JPS639139A - 半導体装置用容器及びその製造方法 - Google Patents
半導体装置用容器及びその製造方法Info
- Publication number
- JPS639139A JPS639139A JP15291386A JP15291386A JPS639139A JP S639139 A JPS639139 A JP S639139A JP 15291386 A JP15291386 A JP 15291386A JP 15291386 A JP15291386 A JP 15291386A JP S639139 A JPS639139 A JP S639139A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- container
- semiconductor device
- pin
- silver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000007747 plating Methods 0.000 claims abstract description 18
- 229910052709 silver Inorganic materials 0.000 claims abstract description 13
- 239000004332 silver Substances 0.000 claims abstract description 13
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000005245 sintering Methods 0.000 claims abstract description 8
- 238000005219 brazing Methods 0.000 claims description 7
- 229910000679 solder Inorganic materials 0.000 abstract description 18
- 238000005476 soldering Methods 0.000 abstract description 9
- 238000009736 wetting Methods 0.000 abstract description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 2
- 239000000919 ceramic Substances 0.000 abstract description 2
- 239000002344 surface layer Substances 0.000 abstract description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052721 tungsten Inorganic materials 0.000 abstract description 2
- 239000010937 tungsten Substances 0.000 abstract description 2
- 239000000463 material Substances 0.000 abstract 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 13
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910000480 nickel oxide Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、複数のピンを有する主としてＰＧＡ（ピング
リッドアレイ）等の半導体装置用容器及びその製造方法
に関するものである。
リッドアレイ）等の半導体装置用容器及びその製造方法
に関するものである。
（従来技術）
従来、一般的な半導体装置用容器は、セラミック材料に
よって形成さｎた基体のピンランド部にＮｉメッキを施
し、「コパール」や「４２合金」等によって形成さｎた
ピンを銀ロー等によって半田付けさｎた構造を有してい
る。
よって形成さｎた基体のピンランド部にＮｉメッキを施
し、「コパール」や「４２合金」等によって形成さｎた
ピンを銀ロー等によって半田付けさｎた構造を有してい
る。
そして、このようにして製作さした容器には。
半導体装置が取付けらｎ、続いてワイヤポンディングに
より配線が施こさｎる。以後、キャップがガラスフリッ
トを用いて基体上に封止さｎる。従って、このようにし
て裏作さｎた半導体装置用容器は最終工程の半田付は工
程での良好な半巴濡ｎ性を有することが必要である。
より配線が施こさｎる。以後、キャップがガラスフリッ
トを用いて基体上に封止さｎる。従って、このようにし
て裏作さｎた半導体装置用容器は最終工程の半田付は工
程での良好な半巴濡ｎ性を有することが必要である。
（発明が解決しようとする問題点）
ところが、従来の半導体ｉｔ用容器では、Ｎｉメッキを
施したピンランド部に０．５〜１． Ｏｖｙｎｇ／−の
銀ロー量でピン５′をロー付けしているため、ロー付時
に銀ロー中の銅にＮｉが固溶して銀ロ一層の薄い部分で
は、 Ｎｉの濃度が高くなり、第３図に示す如（、Ｎｉ
Ｏ３’の一部が銀ロー表面に表出して来る結果となって
いた。
施したピンランド部に０．５〜１． Ｏｖｙｎｇ／−の
銀ロー量でピン５′をロー付けしているため、ロー付時
に銀ロー中の銅にＮｉが固溶して銀ロ一層の薄い部分で
は、 Ｎｉの濃度が高くなり、第３図に示す如（、Ｎｉ
Ｏ３’の一部が銀ロー表面に表出して来る結果となって
いた。
このためこのようにして製作した半導体装置用容器を実
装工程に流すとガラス封止及び半導体装置のマウント時
の熱と酸素の影響によって１表出したＮｉが第４図に示
す如（ＮｉＯ３’ （ニッケルオキサイド）として表面
に付着する。
装工程に流すとガラス封止及び半導体装置のマウント時
の熱と酸素の影響によって１表出したＮｉが第４図に示
す如（ＮｉＯ３’ （ニッケルオキサイド）として表面
に付着する。
このＮｉＯ３’は前処理（Ｈ２Ｓ０４）でも完全に除去
することは難かしいため、 ＮｉＯ３’の残った部分で
は第５図に示す如く半田’ｉｎ性が悪くなる結果となっ
ていた。
することは難かしいため、 ＮｉＯ３’の残った部分で
は第５図に示す如く半田’ｉｎ性が悪くなる結果となっ
ていた。
（発明の目的）
本発明は半田ぬｎ性の良い半導体装置用容器及びその製
造方法を提供することにある。
造方法を提供することにある。
（発明の構成）
本発明は、半導体装置を搭載するための基体と。
該基体に取付けられた複数のピンとを有する半導体容器
において、ピンランド部のＮｉメッキ上に１、５〜５．
０ ｍｍｇ／ｍの銀ローを施した半導体装置用斗 容器及びＮｉメッキを施した後、、ｔｏｏ〜１０００℃
のシンター処理を行なった後、 １．５〜５．０３１ｇ
／ｍ＋ｎの銀ローを施す半導体装置用容器の製造方法に
より半田濡ｎ性の良好な半導体装置用容器が得らｎる。
において、ピンランド部のＮｉメッキ上に１、５〜５．
０ ｍｍｇ／ｍの銀ローを施した半導体装置用斗 容器及びＮｉメッキを施した後、、ｔｏｏ〜１０００℃
のシンター処理を行なった後、 １．５〜５．０３１ｇ
／ｍ＋ｎの銀ローを施す半導体装置用容器の製造方法に
より半田濡ｎ性の良好な半導体装置用容器が得らｎる。
（実施列）
第１図は本発明の一実施例を示すピンランド部の断面図
である。
である。
同図において、半導体装置用容器はアルミナ等のセラミ
ックにより形成さｎた基体１と、該基体１の内部（設け
たタングステン等のメタライズパターン２．このパター
ン２の外側を被うＮｉメッキ３、及びＮｉメッキ３上に
銀ロー４によりロー付けさｎたピン５により講成さｎて
いる。
ックにより形成さｎた基体１と、該基体１の内部（設け
たタングステン等のメタライズパターン２．このパター
ン２の外側を被うＮｉメッキ３、及びＮｉメッキ３上に
銀ロー４によりロー付けさｎたピン５により講成さｎて
いる。
この基本的な構成は従来の半導体装置用容器と同様であ
るが２本発明では前記Ｎｉメッキ３のＮｔが後工程の銀
ロー付けで銀ロー４中に固溶する量を少くするために、
メッキ後に４００〜１０００’Ｃでシンター処理を行な
っている。
るが２本発明では前記Ｎｉメッキ３のＮｔが後工程の銀
ロー付けで銀ロー４中に固溶する量を少くするために、
メッキ後に４００〜１０００’Ｃでシンター処理を行な
っている。
また、ロー付は時にＮｉメッキ３のＮｉが銀ロー４の表
層部に表出しないように銀ローの量を１．５〜５． Ｏ
ｒａｔｒａｚ／ｒｒｖｎとしている。
層部に表出しないように銀ローの量を１．５〜５． Ｏ
ｒａｔｒａｚ／ｒｒｖｎとしている。
第２図はランド部の半田濡ｎ率と銀ロー量及びシンタ一
温度との関係を示すものである。Ｎｉメッキ後、シンタ
ー処理を行なわない場合、 Ａｇローの量がＬ ５ ｒ
ｒａｎｇ／ｗｎを越えても半田濡ｎ性は８０％を包えな
い。一方、４００°Ｃ〜１０００ ’Ｃのシンター処理
を施した場合、Ａｇ０−の量が１．５ ｍｍｇ／−を越
えると、半８３濡汎性は８０％以上となり、十分な半田
濡ｎ性が得らｎる。しかし＋ ５．０ ｍｍｇ／ｍｍ以
上になると銀ローによるストレスによってピ／の強度が
低下することが確認さｎた。
温度との関係を示すものである。Ｎｉメッキ後、シンタ
ー処理を行なわない場合、 Ａｇローの量がＬ ５ ｒ
ｒａｎｇ／ｗｎを越えても半田濡ｎ性は８０％を包えな
い。一方、４００°Ｃ〜１０００ ’Ｃのシンター処理
を施した場合、Ａｇ０−の量が１．５ ｍｍｇ／−を越
えると、半８３濡汎性は８０％以上となり、十分な半田
濡ｎ性が得らｎる。しかし＋ ５．０ ｍｍｇ／ｍｍ以
上になると銀ローによるストレスによってピ／の強度が
低下することが確認さｎた。
（発明の効果）
本発明によｎば、半田濡ｎ、半ＥＥＩ濡ｎ性の良く。
しかも十分なピンの機械的強度を有するＰＣＡ （ピン
グリッドアレイ）等の半導体装置用容器を得ることがで
きる。
グリッドアレイ）等の半導体装置用容器を得ることがで
きる。
第１図は本発明の一実施例を示すピンランド部の断面図
、第２図はランド半田濡ｎ率−銀ロー量線図、第３図〜
第５図は従来の半導体装置用容器のＮｉの表出酸化状態
を示す図である。 １：基体＋ ３ ： Ｎｉメッキ、４：銀ロー、５：ピ
ン。 代理人（７７８３）弁理士池田憲保 月１図 再２図 Ａ％−＋ ＣｍＱｋｍ２） 第３図 ｚ′ 第４図 第５図
、第２図はランド半田濡ｎ率−銀ロー量線図、第３図〜
第５図は従来の半導体装置用容器のＮｉの表出酸化状態
を示す図である。 １：基体＋ ３ ： Ｎｉメッキ、４：銀ロー、５：ピ
ン。 代理人（７７８３）弁理士池田憲保 月１図 再２図 Ａ％−＋ ＣｍＱｋｍ２） 第３図 ｚ′ 第４図 第５図
Claims (2)
- （１）半導体装置を搭載するための基体と該基体に取付
けられた複数のピンとを有する半導体容器において、ピ
ンランド部のＮｉメッキ上に１．５〜５．０ｍｍｇ／ｍ
ｍ＾２の銀ローを施したことを特徴とする半導体装置用
容器。 - （２）半導体装置を搭載するための基体と該基体に取付
けられた複数のピンとを有する半導体容器において、ピ
ンランド部にＮｉメッキを施した後、４００〜１０００
℃のシンター処理を施し、Ｎｉメッキ上に１．５〜５．
０ｍｍｇ／ｍｍ＾２の銀ローを施すことを特徴とする半
導体装置用容器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15291386A JPS639139A (ja) | 1986-06-30 | 1986-06-30 | 半導体装置用容器及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15291386A JPS639139A (ja) | 1986-06-30 | 1986-06-30 | 半導体装置用容器及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS639139A true JPS639139A (ja) | 1988-01-14 |
Family
ID=15550881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15291386A Pending JPS639139A (ja) | 1986-06-30 | 1986-06-30 | 半導体装置用容器及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS639139A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008098566A (ja) * | 2006-10-16 | 2008-04-24 | Shinko Electric Ind Co Ltd | 電子装置および電子装置の製造方法 |
-
1986
- 1986-06-30 JP JP15291386A patent/JPS639139A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008098566A (ja) * | 2006-10-16 | 2008-04-24 | Shinko Electric Ind Co Ltd | 電子装置および電子装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4675243A (en) | Ceramic package for semiconductor devices | |
| US4980239A (en) | Metallization layer structure formed on aluminum nitride ceramics and method of producing the metallization layer structure | |
| KR20010030140A (ko) | 모놀리식 배리스터의 제조 방법 | |
| JPS639139A (ja) | 半導体装置用容器及びその製造方法 | |
| US4765528A (en) | Plating process for an electronic part | |
| JPH01257356A (ja) | 半導体用リードフレーム | |
| JP3049948B2 (ja) | パッケージの製造方法 | |
| JPH07120845B2 (ja) | セラミック配線基板及びその製造方法 | |
| JPS62131526A (ja) | 金めつきされた電子部品 | |
| JPS58100967A (ja) | 金属部品の製造方法 | |
| JPS60107845A (ja) | 半導体用回路基板 | |
| JPS61239651A (ja) | 半導体装置 | |
| JPH06125162A (ja) | セラミックス配線基板の製造方法 | |
| JP2004140249A (ja) | リードピン付き配線基板 | |
| JPH03153058A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH09256163A (ja) | セラミック基板のＮｉめっき処理方法 | |
| JPS6041860B2 (ja) | 気密端子の製造方法 | |
| JPH04596B2 (ja) | ||
| JPH03229448A (ja) | 半導体パッケージ及びその製造方法 | |
| JPS61195991A (ja) | 電子部品の製造方法 | |
| JPS6273648A (ja) | 気密ガラス端子 | |
| JPS60195952A (ja) | 半導体装置 | |
| JP2006148000A (ja) | ガラスセラミック配線基板 | |
| JPH0382067A (ja) | 樹脂封止型半導体装置 | |
| JPH0758743B2 (ja) | 半導体用気密封止金属パッケージの製造方法 |