JPS637030B2 - - Google Patents

Info

Publication number
JPS637030B2
JPS637030B2 JP55030377A JP3037780A JPS637030B2 JP S637030 B2 JPS637030 B2 JP S637030B2 JP 55030377 A JP55030377 A JP 55030377A JP 3037780 A JP3037780 A JP 3037780A JP S637030 B2 JPS637030 B2 JP S637030B2
Authority
JP
Japan
Prior art keywords
metallization
silver
aluminum
semiconductor device
based metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55030377A
Other languages
English (en)
Other versions
JPS56126951A (en
Inventor
Kanji Ootsuka
Tamotsu Usami
Masao Sekihashi
Toshihiro Tsuboi
Takashi Araki
Masahiro Uesawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP3037780A priority Critical patent/JPS56126951A/ja
Publication of JPS56126951A publication Critical patent/JPS56126951A/ja
Publication of JPS637030B2 publication Critical patent/JPS637030B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は高集積化を図つた半導体装置に関する
ものである。
一般に、高集積化を図つた半導体装置（以下
LSIという）では、その高集積化と共に外部導出
ピン数の増大を伴ない、100ゲートの論理素子で
50〜80ピン、500ゲートで80〜130ピン、1000ゲー
トで100〜200ピン、10000ゲートで200〜500ピン
の信号導出入ピン及び電源、グランドピンを必要
とする。したがつて、このようなLSI素子をパツ
ケージに組込む場合、パツケージ側の電極配線も
ピン数の増大と共に微細化が要求されるようにな
る。即ち、内装するLSI素子の電極と接続関係に
おかれるパツケージ内部電極は、LSI素子の電極
数に対応して形成しなければならず、このため
LSI素子の電極の配列ピツチに合わせてパツケー
ジ内部電極ピツチも微細化しなければならない。
例えば、従来の一般的な16〜40ピンパツケージ
の内部電極配列ピツチは0.3〜0.8mm程度であり、
その電極幅は0.2〜0.4程度であるが、これが50〜
500ピンのパツケージになると内部電極の配列ピ
ツチは0.1〜0.3mmとなり、電極幅は0.05〜0.15mm
にしなければならない。
このため、内部電極の形成に際して有効であつ
たセラミツクパツケージ上へのメタライズによる
印刷手法ではこのような微細な内部電極の形成に
は最早対処できず、LSI素子をパツケージする上
での一つの障害となつている。
また、高集積化した半導体素子では、それだけ
高出力となつて発熱が激しくなるため、半導体素
子をパツケージに取着する構造も耐熱性に優れか
つ接合強度の高いものにする必要がある。
したがつて本発明の目的は内部電極の微細化を
実現して高集積回路素子のパツケージを可能にす
ると共に、素子の取付け強度及び放熱性等の信頼
性を高めることができる半導体装置を提供するこ
とにある。
このような目的を達成するために本発明装置
は、印刷手法にて形成し外部導出ピンを接続する
外リード部と、蒸着等によつて形成し半導体素子
電極と接続する内リード部とを互に接続状態に形
成して内部電極を構成すると共に、半導体素子取
付用のメタライズにアルミニウム系または銀系の
金属を使用したことを特徴とするものである。
以下、図面に示す本発明の実施例を説明する。
第１図及び第２図は本発明の半導体装置の封止
部を破断して示す平面図及びその−線断面
図、また第３図は第２の一部拡大図である。図示
のように、この半導体装置は、パツケージ本体と
して、例えばアルミナを主成分としシリカマグネ
シア、カルシア等の材質を用いた通常のグリーン
シートプロセスによつて製造されたセラミツクベ
ース１を有する。そして、このセラミツクベース
１上には半導体素子２を固着するための金属層３
及びこの素子２に形成した微細電極４に対応して
これと接続されるパツケージ内部電極５が形成さ
れる。これら金属層３及び内部電極５は、先ずセ
ラミツクベース１のグリーンシート状態におい
て、各該当箇所にタングステンまたはモリブデン
ペーストを印刷しておき、次にこれを焼成してグ
リーンシート状態から磁器化を達成することによ
り、メタライズペーストの金属化及びセラミツク
ベース１への所望の接合強度を得る。このとき、
本発明にあつては、内部電極５に相当するメタラ
イズは、放射状に形成する電極の外側部分に相当
する部分のみについて行ない、これを外リード部
６とする。但し、スルーホールメタライズ７及び
外部導出ピン接続メタライズ８は同時にこれを行
ない、特にスルーホールメタライズ７は外リード
部６のメタライズ９とピン接続メタライズ８の印
刷以前にグリーンシートに孔を形成しておき、ペ
ーストをこの孔内に注入することにより形成す
る。尚、この印刷手法によるメタライズ形成方法
は既に公知であるので（例えば特公昭40−8458）、
詳細な説明は省略する。
ここで、前記金属層としてのメタライズ３及び
他のメタライズ７，９の表面にはその後の工程を
進め易くするために、めつき等の手法により適切
な金属で膜１０，１１，１２を形成しておく。適
切な金属としては、ニツケル、クロム、鉄その他
900℃の温度に耐え得るニツケル系金属が好まし
い。
そして、前記外部導出ピン接続用メタライズ８
部には、外部導出ピン１３をろう付けする。ろう
材１４としては、充分な接合強度が得られると共
に、その後の加工工程における耐熱性を得るため
に、共晶銀ろうの他銀または銅を主成分とするろ
う材が採用される。
次に、前記した内部電極５の中、半導体素子２
の電極４に接続される中心側の部位（ここでは内
リード部１５とする）が形成される。この内リー
ド部１５は、幅寸法が0.05〜0.15mm程度でかつ配
列ピツチが0.1〜0.3mmと極めて微細に形成されて
おり、その外側の一部が前記メタライズ９の内側
一部に重なつてここで互に導通状態となつてい
る。
この内リード部１５は導電性を有することは勿
論であるが、その外にセラミツクベース１に接合
強度の強い状態で接着でき、また、素子２の電極
４との接続部材（ワイヤ等）と良好な接合がで
き、さらにメタライズ９との接合部で治金学的に
安定でかつ耐蝕性に優れていなければならない。
これには、金または銀を材料とすることが考えら
れるが、先ず高価であるという問題があり、また
これは治金学的にも他の金属と反応しやすくかつ
貴な金属であるため、他の金属との接合部では電
解腐蝕が生じやすく、更にエツチング等の微細加
工がしにくく、融点が高いという種々の問題があ
る。銅系や鉄系の金属はその酸化性のために対象
とはなり得ない。
種々の検討の結果、本発明ではアルミニウム系
金属を材料として採用した。即ち、素子側接続部
材（金またはアルミニウム）との接続が可能であ
り、メタライズ９のめつき層１２のニツケル系金
属と治金学的に問題がなく、微細加工が容易であ
る上に融点が低くて蒸着が容易であり、セラミツ
ク等との接合強度が強く、電気伝導度が良くて安
価であることがその理由である。
このアルミニウム系金属の内リード部１５とし
ての形成方法は、真空蒸着（スパツタリングを含
む）が好ましい。この際、加熱蒸着（100〜300
℃）または蒸着後の水素雰囲気による加熱（300
〜500℃）を行えば、セラミツクとの接合が良好
になることが判明している。また、蒸着後にホト
リソグラフイによつて形状加工を行なうことも可
能であるが、外リード部との重なり部があること
や中央凹部があること等から比較的に繁雑な作業
となることが考えられるので、第４図乃び第５図
に示すようなマスク１６を利用したマスク蒸着が
最も適切な加工法として採用される。
このマスク１６は、モリブデン、コバール、鉄
−ニツケル合金等の板をホトリソグラフイ加工を
行ない、内リード部１５に相当するスリツト１７
を形成したものである。また、外周一部を折曲げ
て舌片１８を形成し、この舌片１８を位置合せ用
のガイドとしかつその弾力性を利用してセラミツ
クベースに嵌着している。セラミツクベース１に
は寸法公差があるために、内リード部１５と外リ
ード部６との間で位置ずれが生じるおそれがある
が、内リード部１５の幅を外リード部６に対して
充分細く設計しておけば多少のずれは吸収でき
る。しかしながら、前記舌片１８の弾性作用によ
りマスク１６を常にセラミツクベース１の中心に
セツトさせ、位置ずれを最少に抑えることもでき
る。このように、ホトリソグラフイにしマスクを
作ることにより、厚さ0.1mmのマスクであれば0.1
mm幅のマスクスリツト加工は容易であり、0.05mm
厚のマスクであれば0.05mm幅のマスクスリツトは
容易である。
なお、アルミニウム蒸着の接合強度をさらに向
上する手法としては、チタンまたはクロムを0.01
〜0.5μｍ厚に下地蒸着すればよく、必要に応じて
採用できる。内リード部の厚さとしては、導体と
して良好な機能を有する厚さ0.5〜4μｍが適当な
範囲である。
次いで、素子２を取り付るメタライズ３の表面
には、前述のように、ニツケル系の金属めつき１
０を施しているので、素子を取り付けるには銀入
りエポキシ樹脂剤か、鉛−錫系半田剤を使用する
ことが考えられるが、前者は熱伝導度が小さいた
めに高出力素子を取り付けるには不適であり、ま
た両者共に耐熱性が低くてガラスやろう材で気密
封止を行なうことができないという欠点がある。
このため、本発明では、ニツケルめつき層１０
のの上に更にアルミニウム系金属膜１９を形成す
るようにしている。このアルミニウム系金属膜１
９の形成に際しては、前記内リード部１５の蒸着
と同時に形成することが工程数の低減上好まし
く、この場合には、第４図に示したマスク１６に
仮想線のような穴２０を形成すればよい。そし
て、素子２の取り付けには、予め素子の裏面に金
の蒸着膜を形成しておき、この膜を前記アルミニ
ウム系金属膜１９に接触させつつ380〜450℃に加
熱すれば、Au−Alの合金反応を起させて接合を
完成させることができる。このとき、素子のシリ
コンと金との反応が接合の障碍となるようなら
ば、素子表面の金蒸着の前にバリア金属層を形成
すればよい。例えば、Cr、Ni、Ti、Mo等が適
切である。また、Au−Alの反応合金量が少ない
場合には、金箔またはアルミニウム箔を素子接合
界面に挾んで加熱接合処裂理を行なうようにして
もよい。
次に、素子取付構造の他の実施例を説明する。
この構造では、メタライズ３の表面のニツケル系
のめつき層１０の上に銀層を形成したことを特徴
としている。即ち、前記内リード部１５の蒸着を
行なう前の工程で外部導出ピン１３を銀ろう付け
する際に銀箔をめつき層１０の表面に置き、この
上に銀と反応することのないカーボン、シリカガ
ラス、サフアイヤ、ボロンナイトライド等の材質
を重しとして載せ、これら銀ろうや銀箔が溶ける
961℃以上の加熱雰囲気（還元雰囲気）で加熱す
ることにより銀層を形成する。この銀層の表面は
重しの平坦度に習うため、良好な平坦度を得るこ
とができ、接合剤の量が少なくても均質でより完
全な接合が期待できる。また、銀は熱伝導度の良
好な材料であり、高出力素子の取り付けが可能で
ある。素子の取付けは、金箔を使用したり或は素
子裏面に金蒸着を行なうなどした後、公知のAu
−Si接合法等を用いて接合すればよいのである。
素子の取着後にはアルミニウムのワイヤ２１に
て素子電極４と内リード部１５との間を接続し、
さらにキヤツプ２２を例えば酸化鉛−酸化硼素系
低融点ガラスを使用して気密封止することにより
半導体装置を完成することができる。
以上のように本発明の半導体装置はパツケージ
内部電極を印刷手法にて形成した外リード部と、
蒸着等によつて形成した内リード部とで構成して
いるので、高集積化された半導体素子の電極の微
細配列ピツチや電極幅に夫々対応した微細電極を
得ることができ、高集積半導体素子のパツケージ
を実現することができると共に、半導体素子の取
付用メタライズにアルミニウム系または銀系の金
属を使用しているので、耐熱性に高くガラスやろ
う材等による封止を可能にすると共に接合強度の
向上を図り、半導体装置全体としての信頼性を高
めることができるのである。
【図面の簡単な説明】
第１図は本発明の半導体装置の一部破断平面
図、第２図は第１図の−線に沿う断面図、第
３図は第２図の一部拡大図、第４図はマスクの平
面図、第５図は第４図の−線に沿う断面図で
ある。 １……セラミツクベース、２……半導体素子、
４……素子電極、５……内部電極、６……外リー
ド部、９……メタライズ、１０，１２……めつき
層、１３……外部導出ピン、１５……内リード
部、１６……マスク、１９……アルミニウム層、
２１……ワイヤ、２２……キヤツプ。

Claims (1)

  1. 【特許請求の範囲】 １ 内部に取着した半導体素子の電極に接続され
    る一方で外部導出ピンと接続される内部電極を備
    えた半導体装置であつて、前記内部電極は、タン
    グステンまたはモリブデン系金属粉末でメタライ
    ズされ、その上にニツケル系金属のめつきを施し
    た外リード部と、この外リード部と一部が接続さ
    れるようにアルミニウム系金属の蒸着等によつて
    形成した内リード部とからなり、一方前記半導体
    素子を取着するメタライズにはアルミニウム系ま
    たは銀系の金属を用いたことを特徴とする半導体
    装置。 ２ アルミニウム系金属を蒸着によつてメタライ
    ズしてなる特許請求の範囲第１項記載の半導体装
    置。 ３ 銀箔を加熱して銀層メタライズを形成してな
    る特許請求の範囲第１項記載の半導体装置。
JP3037780A 1980-03-12 1980-03-12 Semicondutor device Granted JPS56126951A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3037780A JPS56126951A (en) 1980-03-12 1980-03-12 Semicondutor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3037780A JPS56126951A (en) 1980-03-12 1980-03-12 Semicondutor device

Publications (2)

Publication Number Publication Date
JPS56126951A JPS56126951A (en) 1981-10-05
JPS637030B2 true JPS637030B2 (ja) 1988-02-15

Family

ID=12302181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3037780A Granted JPS56126951A (en) 1980-03-12 1980-03-12 Semicondutor device

Country Status (1)

Country Link
JP (1) JPS56126951A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58166746A (ja) * 1982-03-29 1983-10-01 Nec Corp 半導体装置
JPS5958851A (ja) * 1982-09-28 1984-04-04 Fujitsu Ltd 半導体装置
JPS6014457A (ja) * 1983-07-06 1985-01-25 Narumi China Corp 半導体装置用セラミツクパツケ−ジ
JPS6014458A (ja) * 1983-07-06 1985-01-25 Narumi China Corp 半導体装置用セラミツクパツケ−ジ
JPS60100453A (ja) * 1983-11-05 1985-06-04 Mitsubishi Electric Corp 半導体装置用パツケ−ジ
JPS60189954A (ja) * 1984-03-12 1985-09-27 Toshiba Corp 半導体装置
JPH03141662A (ja) * 1989-10-26 1991-06-17 Matsushita Electric Works Ltd セラミック配線回路板の製造方法

Also Published As

Publication number Publication date
JPS56126951A (en) 1981-10-05

Similar Documents

Publication Publication Date Title
JP3009788B2 (ja) 集積回路用パッケージ
US5111277A (en) Surface mount device with high thermal conductivity
US5188985A (en) Surface mount device with high thermal conductivity
JP2915888B1 (ja) 配線基板及びその製造方法
JPH0936186A (ja) パワー半導体モジュール及びその実装方法
JPS637030B2 (ja)
JPS6258533B2 (ja)
JPH0113226B2 (ja)
JPS6258534B2 (ja)
JP4422883B2 (ja) 半導体装置
JPH0258257A (ja) リード付き半導体パッケージ
JPS6083356A (ja) 半導体装置
JP2764340B2 (ja) 半導体素子収納用パッケージ
JP3810335B2 (ja) 配線基板
JP3881542B2 (ja) 配線基板
JPH07211822A (ja) 半導体素子収納用パッケージ
JP3280835B2 (ja) マルチチップモジュールの製造方法
JP3847220B2 (ja) 配線基板
JPH07153866A (ja) セラミック回路基板
JP2670208B2 (ja) 半導体素子収納用パッケージ
JP2510585Y2 (ja) 半導体素子収納用パッケ―ジ
JP3722737B2 (ja) 配線基板
JP2685159B2 (ja) 電子部品収納用パッケージ
JPH0760882B2 (ja) ろう付け方法
JPS58138056A (ja) 半導体装置