JPS6014457A - 半導体装置用セラミツクパツケ−ジ - Google Patents
半導体装置用セラミツクパツケ−ジInfo
- Publication number
- JPS6014457A JPS6014457A JP58122590A JP12259083A JPS6014457A JP S6014457 A JPS6014457 A JP S6014457A JP 58122590 A JP58122590 A JP 58122590A JP 12259083 A JP12259083 A JP 12259083A JP S6014457 A JPS6014457 A JP S6014457A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin
- internal
- ceramic
- internal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、微細化さ第1た内部型面を持つ半導体装61
用セラミツクパツケージであって、高度に災積化された
回路素子を高信頼度に搭載することを可屍にした半導体
装置用セラミツクツくツケージに関する。
用セラミツクパツケージであって、高度に災積化された
回路素子を高信頼度に搭載することを可屍にした半導体
装置用セラミツクツくツケージに関する。
近年、半導体素子(以下素子という)の飛躍的な集積度
向上に伴って、微細な金属剛線接続部(以下内部電極と
いう)を有し、多くの外部導出出金L・北ピンを有する
半導体装t:を用ノ(ツケージが望まれ−その1種とし
てピン・グリッド・アレイ (pin Grid Ar
ray )と称する数十本〜数σ本の外部導出用電極と
して金属ピンを植設した半導体装置が出現している。
向上に伴って、微細な金属剛線接続部(以下内部電極と
いう)を有し、多くの外部導出出金L・北ピンを有する
半導体装t:を用ノ(ツケージが望まれ−その1種とし
てピン・グリッド・アレイ (pin Grid Ar
ray )と称する数十本〜数σ本の外部導出用電極と
して金属ピンを植設した半導体装置が出現している。
従来のか\る半導体装1f4を第1図、第2図。
第3図に示す。第1図は部分破断平面図であり。
第2図は第1図のA−A線によって切断した断面図であ
り、第3図は第2図の要部拡大図である。従来か\る半
導体装置の’tilj成は第1図から第3囚に見られる
とおり、セラミック生テープ上にスクリーン印刷技法を
用いてタングステン等のペーストにより導体金属層5を
形成し+ ir:j=いてスルーホール40Hφ通をと
り、公知皮法により積層し、焼結一体化したセラミック
誘体1をベースとし、該栽jA 1の外表面上の導体金
属11つ5に、ニッケルメッキ6を施した後、該基体1
の裏面における所定!g、置に外部心出用金1.Aピン
8をロー付法により植設し1次にこのロー付F’;II
分及び金属部にニッケルメッキを、ツした後金メッキ法
により金)¥J7で腎っている。その1系外1′帛11
の外端部を露出させた状態で低融点ガラス91こより封
止さイするのが通常である。
り、第3図は第2図の要部拡大図である。従来か\る半
導体装置の’tilj成は第1図から第3囚に見られる
とおり、セラミック生テープ上にスクリーン印刷技法を
用いてタングステン等のペーストにより導体金属層5を
形成し+ ir:j=いてスルーホール40Hφ通をと
り、公知皮法により積層し、焼結一体化したセラミック
誘体1をベースとし、該栽jA 1の外表面上の導体金
属11つ5に、ニッケルメッキ6を施した後、該基体1
の裏面における所定!g、置に外部心出用金1.Aピン
8をロー付法により植設し1次にこのロー付F’;II
分及び金属部にニッケルメッキを、ツした後金メッキ法
により金)¥J7で腎っている。その1系外1′帛11
の外端部を露出させた状態で低融点ガラス91こより封
止さイするのが通常である。
しかるに、最近集猿度が高(なるにっねてVj部配線1
1合及び外部み出用金j山ピン8の致が増加し、特に内
部自己4;;i 11の一乳゛Ii恥である内部1j3
4包3は−1fiifiD化さ11.ソ0)巾1;!
50−=、150μ、又ヒツチは0,1〜0.4 ”r
tvn 請求められスクリーン印刷技法の限度寸法を、
広えようとしている。そのうえ微拙(ヒされた内部電極
をスクリーン印刷により形成した場合は、その断面が半
円形となり平担部が得ら第1ない状態となリー ワイヤ
ボンディング作業を困難にしている。一方安価な半導体
装置の要求によって貴金1.・4等の使用を必要最小限
にとどめたい意向があり、それらの欠点や要求を解決ず
べ(内部電極及び半導体素子搭載部を共にアルミニウム
系金属のR^着又はスパッタリングによって形成する方
法が提案さ第1た。
1合及び外部み出用金j山ピン8の致が増加し、特に内
部自己4;;i 11の一乳゛Ii恥である内部1j3
4包3は−1fiifiD化さ11.ソ0)巾1;!
50−=、150μ、又ヒツチは0,1〜0.4 ”r
tvn 請求められスクリーン印刷技法の限度寸法を、
広えようとしている。そのうえ微拙(ヒされた内部電極
をスクリーン印刷により形成した場合は、その断面が半
円形となり平担部が得ら第1ない状態となリー ワイヤ
ボンディング作業を困難にしている。一方安価な半導体
装置の要求によって貴金1.・4等の使用を必要最小限
にとどめたい意向があり、それらの欠点や要求を解決ず
べ(内部電極及び半導体素子搭載部を共にアルミニウム
系金属のR^着又はスパッタリングによって形成する方
法が提案さ第1た。
しかし、この提案は、アルミニウム系金属表面がh=化
する問題点があり特に半桿体素子搭載部における素子長
着に有効な低融点合金ができにりく、接着強度の低下を
(Bき天川に供することが難しいという欠点をもってい
る。
する問題点があり特に半桿体素子搭載部における素子長
着に有効な低融点合金ができにりく、接着強度の低下を
(Bき天川に供することが難しいという欠点をもってい
る。
不発明はか\る欠点を除去し、素子接着に関する高い信
頼性を付与し、又内部電極の微;;40化を実現して高
信頼度のワイヤポンディング性を兼ね備えた半導体装置
を提供することを目的としている。
頼性を付与し、又内部電極の微;;40化を実現して高
信頼度のワイヤポンディング性を兼ね備えた半導体装置
を提供することを目的としている。
即ち、前記半導体素子搭載部の素子接着jr4を蒸着法
又はスパッタ法を用いた金又は銀の薄層に形成し、又B
ij記内部電栓を一端呂4jとする内部配線をアルミニ
ウム系金属の薄層に形成し、11n記搭載部及び内部配
線の全部を内包するようにセラミック製キャップを封止
したことを特徴とする半博体HPII用セラミックパッ
ケージを提供するものである。
又はスパッタ法を用いた金又は銀の薄層に形成し、又B
ij記内部電栓を一端呂4jとする内部配線をアルミニ
ウム系金属の薄層に形成し、11n記搭載部及び内部配
線の全部を内包するようにセラミック製キャップを封止
したことを特徴とする半博体HPII用セラミックパッ
ケージを提供するものである。
以下に本発明の41M成を図面を用いて実施例に基づき
説明する。
説明する。
実施例1゜
第4図1は本発明の一実施例のうち、キャビティを有す
る半導体装置用セラミックパッケージ断面の要部拡大図
である。セラミック基体13は個々のセラミック生ソー
トにタングステン′9得体金属をスクリーン印刷シ、こ
tly、2公知の漬層法により積層し、スルーホール1
4を第19成し、後焼結一体化したものである。前記ス
ルーホール14の両輪部にはニッケルメッキ層15.1
6が施されており、外部九℃出用金属ビン17かニッケ
ルメッキi;; 15を介してロー付法により植設さ第
1ている。力)5る偕造のパッケージを用意し、素子搭
載部の素子(ジ看層18は蒸着によりj、1↓の〆☆膜
を形成する。その厚みは4〜8μの、厄囲にあればよい
。
る半導体装置用セラミックパッケージ断面の要部拡大図
である。セラミック基体13は個々のセラミック生ソー
トにタングステン′9得体金属をスクリーン印刷シ、こ
tly、2公知の漬層法により積層し、スルーホール1
4を第19成し、後焼結一体化したものである。前記ス
ルーホール14の両輪部にはニッケルメッキ層15.1
6が施されており、外部九℃出用金属ビン17かニッケ
ルメッキi;; 15を介してロー付法により植設さ第
1ている。力)5る偕造のパッケージを用意し、素子搭
載部の素子(ジ看層18は蒸着によりj、1↓の〆☆膜
を形成する。その厚みは4〜8μの、厄囲にあればよい
。
即ち4μではALI Siプリフォームのtn Q i
こより溶f142時に銀の扱着層を溶蝕するため素子の
接着性を悪くし又8μ以上ある場合は勿論接2Δは可能
であるが必要以上の厚みを施すことになりコスト増とな
る。なお必要に応じ銀の下t14 トしてクロム・チタ
ン等の1μ以下の薄層を蒸着する場合もある。次にlり
都電極19を一1!1「li部とする内部配線20を同
時に蒸着(スパッタ法も含む)によってアルミニウム系
釜居薄膜を約4μの厚みに一体に形成し、スルーホール
14との導辿・2とるため、その−i扁にij2 L/
たニッケル層16を榎うようにする。
こより溶f142時に銀の扱着層を溶蝕するため素子の
接着性を悪くし又8μ以上ある場合は勿論接2Δは可能
であるが必要以上の厚みを施すことになりコスト増とな
る。なお必要に応じ銀の下t14 トしてクロム・チタ
ン等の1μ以下の薄層を蒸着する場合もある。次にlり
都電極19を一1!1「li部とする内部配線20を同
時に蒸着(スパッタ法も含む)によってアルミニウム系
釜居薄膜を約4μの厚みに一体に形成し、スルーホール
14との導辿・2とるため、その−i扁にij2 L/
たニッケル層16を榎うようにする。
素子搭載後に取りつけらオ]るセラミックキャップ21
は内部゛電極19及び内部配線20のアルミニウム系金
属膜の融化を防ぐため、そオ]らが完全に内包さ第1る
ように封止部22を低融点ガラスによって形成さ11て
いる。
は内部゛電極19及び内部配線20のアルミニウム系金
属膜の融化を防ぐため、そオ]らが完全に内包さ第1る
ように封止部22を低融点ガラスによって形成さ11て
いる。
実施例2
本実施例は、第5図に示したごとく、キャビティーを有
しない平担な半導体装置用セラミックバツケーユノに関
するものであり、生セラミツクシートにタングステンペ
ーストをスクリーン印刷法によりカ也し公)、口の技法
により積層焼結−V・化してスルーホール部24をイー
するセラミック基体23を得る。次にニッケルメッキに
よりスルーホールの両端をニッケル層25.26で°、
衰う、タト部導出用ピン27がニッケル層25を介して
ロー付法により取り付けらイする。次の段階で素子搭載
部の素子接着IJ 28は蒸着又はスパッタ法により釡
の薄層を形成する。その厚みは1〜5iLの範すであれ
ばよく、限定理由は実施例1と同様である。次に内部1
D゛極29を一端部とする内H1+配線30を実施例1
と同様にアルミニウム系金属の蒸着によって形成し、ス
ルーホール部と接続させるためニッケル層26を)夏う
ようにする。セラミツクキ丁ツブ31は封止部32を樹
j后接着剤を利用して前記内部配線を覆うように封止す
る。
しない平担な半導体装置用セラミックバツケーユノに関
するものであり、生セラミツクシートにタングステンペ
ーストをスクリーン印刷法によりカ也し公)、口の技法
により積層焼結−V・化してスルーホール部24をイー
するセラミック基体23を得る。次にニッケルメッキに
よりスルーホールの両端をニッケル層25.26で°、
衰う、タト部導出用ピン27がニッケル層25を介して
ロー付法により取り付けらイする。次の段階で素子搭載
部の素子接着IJ 28は蒸着又はスパッタ法により釡
の薄層を形成する。その厚みは1〜5iLの範すであれ
ばよく、限定理由は実施例1と同様である。次に内部1
D゛極29を一端部とする内H1+配線30を実施例1
と同様にアルミニウム系金属の蒸着によって形成し、ス
ルーホール部と接続させるためニッケル層26を)夏う
ようにする。セラミツクキ丁ツブ31は封止部32を樹
j后接着剤を利用して前記内部配線を覆うように封止す
る。
実施例3
不実5通例は436図に示したごと(、素子搭載部の他
は実施例2と全く同様な構造である。
は実施例2と全く同様な構造である。
本実施例では、アルミニウム系釜鵬を蒸着又はスパッタ
法により、素子jFr・戒1711の下地a−1(32
及び内部市檻297i−含む内部配線30をスルーホー
ル端部26をidうようにして、厚さ2〜6JLの薄層
を形成する。次に前記ド地層32の上に金を蒸着又はス
パッタ法により厚さ0.5〜1μの薄′iうを波層させ
てズる子j妾着層33を形成する。
法により、素子jFr・戒1711の下地a−1(32
及び内部市檻297i−含む内部配線30をスルーホー
ル端部26をidうようにして、厚さ2〜6JLの薄層
を形成する。次に前記ド地層32の上に金を蒸着又はス
パッタ法により厚さ0.5〜1μの薄′iうを波層させ
てズる子j妾着層33を形成する。
なオ、前記芙施例において、セラミック漬体上にアルミ
ニウム県会)山の薄層を蒸ン1q形我rる場合、必要に
応じチタン又はクロム1μ2以下を下地蒸<ゾすること
ができる。
ニウム県会)山の薄層を蒸ン1q形我rる場合、必要に
応じチタン又はクロム1μ2以下を下地蒸<ゾすること
ができる。
以上説明したように本発明の(44成による半)、゛1
体装置用セラミックパッケージは一半j!メ鉢系子搭戦
ふ;の包着層を霊又は銀の薄層とすることによって、接
着強1度が得られ信頼1生の高い素子搭載を可能とし、
又アルミニウム系金属の蒸着又はスパッタ法昏こよって
従来のシルクスクリーン法では実施国う]でめった内部
電極の微9(1j化を可能にし、又平担化すること1こ
より高度に集漬された半導体素子からの金属ズ田線の+
f、t=lεをも容易にしたものである。更には干ヤッ
プンールを低融点ガラス又は憫tjF 4’&若剤で行
い、シール後に酸化、腐蝕し易いアルミニウム系金属が
外部に露出しないように被覆封止することを可能とした
。
体装置用セラミックパッケージは一半j!メ鉢系子搭戦
ふ;の包着層を霊又は銀の薄層とすることによって、接
着強1度が得られ信頼1生の高い素子搭載を可能とし、
又アルミニウム系金属の蒸着又はスパッタ法昏こよって
従来のシルクスクリーン法では実施国う]でめった内部
電極の微9(1j化を可能にし、又平担化すること1こ
より高度に集漬された半導体素子からの金属ズ田線の+
f、t=lεをも容易にしたものである。更には干ヤッ
プンールを低融点ガラス又は憫tjF 4’&若剤で行
い、シール後に酸化、腐蝕し易いアルミニウム系金属が
外部に露出しないように被覆封止することを可能とした
。
又外部導出用ビンへの金メッキを除くことができコスト
低減に効来が、3)る。
低減に効来が、3)る。
第1は1は従来の半導体装16用セラミックパッケージ
の部分破断平面図、第2区jは第1図のへ−A部で切断
した断面図−d13は1は第2図の要部拡大園、第4図
、第5図、’i4’+6図は木光男の笑、溜例によるパ
ッケージ断面の要部拡大区1である。 1.13.23・・・セラミック基体、2・・−メロ子
搭載r:iL 3. 19.29・・・内1):i電極
−4,14゜24・・・スルーホール+ 6.15,1
6,25゜26・・・ニッケルメッキハ+ 8.17.
27・・・外部導出用ビンピン、9.22.32・・・
封止i7:; −10,21,31・・・ソールmセラ
ミックキャップ、11,20.30・・・内部1記線、
18,213゜33・・・蟲子接着層 出 、願 人 鳴海製陶沫式会社 第1図 第2図 第3図 第4図
の部分破断平面図、第2区jは第1図のへ−A部で切断
した断面図−d13は1は第2図の要部拡大園、第4図
、第5図、’i4’+6図は木光男の笑、溜例によるパ
ッケージ断面の要部拡大区1である。 1.13.23・・・セラミック基体、2・・−メロ子
搭載r:iL 3. 19.29・・・内1):i電極
−4,14゜24・・・スルーホール+ 6.15,1
6,25゜26・・・ニッケルメッキハ+ 8.17.
27・・・外部導出用ビンピン、9.22.32・・・
封止i7:; −10,21,31・・・ソールmセラ
ミックキャップ、11,20.30・・・内部1記線、
18,213゜33・・・蟲子接着層 出 、願 人 鳴海製陶沫式会社 第1図 第2図 第3図 第4図
Claims (1)
- 【特許請求の範囲】 1、半導体素子搭載部と、半導体素子の電極かう金属細
線によって接続されるべき内部電極と。 該内部電極を一端部とする内部配線と、該内部配線と電
気的に接続するスルーホール部とを有し、該スルーホー
ル部の他端にはロー付により外部導出用金属ピンが植設
されてなる半導体装置用セラミックパッケージにおいて
@ 2半導体素子搭載部の素子接着層を蒸着法又はス
パッタ法を用いた金又は銀の薄層に形成し、又前記内部
電極を一9111部とする内部配線をアルミニウム系金
属の薄層に形成し、前記搭載部及び内部配線の全部を内
包するようにセラミック製干ヤツプを刺止したことを特
徴とする半導体装置用セラミックパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58122590A JPS6014457A (ja) | 1983-07-06 | 1983-07-06 | 半導体装置用セラミツクパツケ−ジ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58122590A JPS6014457A (ja) | 1983-07-06 | 1983-07-06 | 半導体装置用セラミツクパツケ−ジ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6014457A true JPS6014457A (ja) | 1985-01-25 |
JPH0221656B2 JPH0221656B2 (ja) | 1990-05-15 |
Family
ID=14839687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58122590A Granted JPS6014457A (ja) | 1983-07-06 | 1983-07-06 | 半導体装置用セラミツクパツケ−ジ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6014457A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0211348U (ja) * | 1988-07-04 | 1990-01-24 | ||
JP2016111246A (ja) * | 2014-12-09 | 2016-06-20 | Ngkエレクトロデバイス株式会社 | 電子部品収納用パッケージ |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56126951A (en) * | 1980-03-12 | 1981-10-05 | Hitachi Ltd | Semicondutor device |
JPS56137659A (en) * | 1980-03-31 | 1981-10-27 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor device and its manufacture |
-
1983
- 1983-07-06 JP JP58122590A patent/JPS6014457A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56126951A (en) * | 1980-03-12 | 1981-10-05 | Hitachi Ltd | Semicondutor device |
JPS56137659A (en) * | 1980-03-31 | 1981-10-27 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor device and its manufacture |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0211348U (ja) * | 1988-07-04 | 1990-01-24 | ||
JP2016111246A (ja) * | 2014-12-09 | 2016-06-20 | Ngkエレクトロデバイス株式会社 | 電子部品収納用パッケージ |
Also Published As
Publication number | Publication date |
---|---|
JPH0221656B2 (ja) | 1990-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8240016B2 (en) | Method for manufacturing multilayer electronic component | |
JPS60257160A (ja) | 半導体装置 | |
US20030151140A1 (en) | Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same | |
JP3444826B2 (ja) | アレイ型多重チップ素子及びその製造方法 | |
US3439231A (en) | Hermetically encapsulated electronic device | |
EP0198354B1 (en) | Method for brazing interconnect pins to metallic pads | |
EP1006535B1 (en) | Ceramic electronic part | |
JP4748317B2 (ja) | 端子電極および電子部品 | |
US4755631A (en) | Apparatus for providing an electrical connection to a metallic pad situated on a brittle dielectric substrate | |
JP3115713B2 (ja) | セラミック電子部品 | |
JPS6014457A (ja) | 半導体装置用セラミツクパツケ−ジ | |
JPS59188147A (ja) | 半導体装置およびその製造方法 | |
US4765528A (en) | Plating process for an electronic part | |
JPH0697663B2 (ja) | 半導体素子の製造方法 | |
US11094436B2 (en) | Resistor component | |
JPS61166144A (ja) | ペレット取付基板の製造方法 | |
JP2959028B2 (ja) | チップ形固体電解コンデンサ | |
JP2587858B2 (ja) | 電子部品用多層構造電極 | |
JPS5943734Y2 (ja) | 半導体装置 | |
JPH0629769A (ja) | チップ型電子部品 | |
JPH04251910A (ja) | チップ部品の外部電極製造方法 | |
JP2968969B2 (ja) | 配線基板 | |
JPS58197861A (ja) | セラミック基板 | |
JPS6020522A (ja) | 半導体装置 | |
JPS6038289Y2 (ja) | 気密端子 |