JPS5958851A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5958851A
JPS5958851A JP57168932A JP16893282A JPS5958851A JP S5958851 A JPS5958851 A JP S5958851A JP 57168932 A JP57168932 A JP 57168932A JP 16893282 A JP16893282 A JP 16893282A JP S5958851 A JPS5958851 A JP S5958851A
Authority
JP
Japan
Prior art keywords
glass
pattern
ceramic
leads
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57168932A
Other languages
English (en)
Other versions
JPS638620B2 (ja
Inventor
Kaoru Tachibana
薫 立花
Masahiro Sugimoto
杉本　正浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57168932A priority Critical patent/JPS5958851A/ja
Publication of JPS5958851A publication Critical patent/JPS5958851A/ja
Publication of JPS638620B2 publication Critical patent/JPS638620B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａＪ　　発明の技術分野 本発明は連続打抜形成されるインナーパターンを信号線
接続用のパターン導体とするいわゆるビングリッドアレ
イ型半導体装置に関する。
（ｂ）　　技術の背景 通常高信和性を要求される半導体装置は外部芥囲気の影
響を受けない耐湿性のハーメチックシール構造とするの
が一般的であり、半導体素子を収容したセラミック容器
の封止Ｖｉ蓋板（キャップ）を金錫（Ａｕ　−Ｓｎ　）
鉛錫半田（Ｐｂ−８ｎ）低融点ガラス、シーム抵抗溶接
等によシ接＞ｔ’して行なわれる。気密封止形パッケー
ジには主としてサイドフＬ／−２形、サーディツプ形、
ピンクリッドアレイ形があシ、何れも一長一短がある。
半々１体素子の向密度高集積化されるに従い外部との信
号ツー接続用端子数は項加しこれに伴い多ピン構成のパ
ッケージが１利となる。更にコスト低減のための封止構
造について研究開発がなされている。
（Ｃ１従来技術と問題点 絹１図は従来のピングリッドアレイ形半導体装置を示す
断面図である。多数開の外部端子３を周辺部に配設した
セミシック基板ｌ上に半導体素子２を搭載し、半導体素
子２の入出力信号端子とセラミック基板１に設けたメタ
ライズ導体とをワイヤボンデング接続した後、金属又は
セラミックキャップ４を金−錫シール５等で刺止する。
半導体素子２の入出力信号端子はワイヤ６及びメタライ
ズ導体を介して外部端子３に厄気Ｈすに結合される。
このように榊敢キれるビングリッドアレイ半導体装置は
部品構成が複雑でるり例えはメタライズ害体を被膜形成
したセミシックを積層して焼成する基板形成及び外部端
子３の埋込固定半導体素子２をセラミック基板ｌへのマ
ウンド実装或いはキャブ４の封止等生産グロ七スも多岐
にわたシ量産化自動化されにくい。これに対して内部配
線にリードフレームを用い、セラミック基板上に半導体
素子をマウントし低傾虫点ガラスでセラミックキャップ
をシールするサーディツプ形がある。
第２図は従来のサーディツプ形半導体装置を示す断面図
である。セラミック基板７に半導体素子８を搭載し、リ
ードフレーム９で構成されるパターン導体と半導体素子
８の信号端子をワイヤボンデング接続し、パターン導体
及びセラミックキャップｌＯを低融ガラス１１でシール
する。このように構成されるサーディツプ形半導体装置
は量産化に有利である反面外部リードピン１２はパター
ン導体をなすリードフレーム９と一体的に形成されるデ
ュアルイン型であるため、多ピン構成が要求される大容
量素子には不向きでおシ、また半導体容器を大型化し多
ピン構成とすることは装置への実装密度を低減させ好ま
しくない。
（ｄ）　　発明の目的 本発明は上記の欠点に鑑み、外部リード端子を打抜成形
されるインナーパターン（リードフレーム）の一端に固
定し、セラミック容器にガラス融着する量産化に有利な
ピングリッドアレイ形半導体装置の提供を目的とする。
（ｅ）　　発明の構成 上記目的は本発明によれば半導体素子を搭載する基板と
該基板上に形成されたガラス層と、該ガンスノー上に配
設され該半導体素子と電気的に接続された導体片と該導
体片と電気的に接続されたリードピンで構成されること
によって達せられる。
（ｆ＋　　発明の実施例 以下本発明の実施例を図面によシ詳述する。
第３図は本発明の一実施例であるインナーパターンを示
す平面図、第４図はインナーパターンに外部リードを取
付けた断面図である。鉄ニツケル合金（Ｆｃ−Ｎ’ｉ）
等でなるフレーム２１に所定のパターン２２をグレ子成
形しその一４２２ａに同一素材又はコバルト合金（Ｆｅ
　−Ｎｉ　−Ｃｏ　）の外部リード２３（第４図）をス
ポット溶接等により固定する。第４図に示すように外部
リード２３に頭部２３ａを設はパターン２２の一端２２
ａに設けたリード挿、入孔２２ｂに係止させ垂直に位置
出し後溶接によシ固定する。またパターン２２の先端２
２ｃ［はアルミ又は金等の膜を形成しワイヤボンデング
を容易にする。
第５図のけ）、（ロ）図は本発明の一実施例であるセラ
ミック基板を示す構成図であり（イ）は構成を説明する
ための分解図、（ロ）は組立断面図である。外部リード
２３を固定したインナーパターン２２と外部リード２３
に対応して貫通孔２４を備えた低融点ガラスのプレフォ
ーム２５及び同様に貫通孔２６を設けたセラミックベー
ス２７によシセラミック基＆２８を購成しプレフォーム
２５を加熱融解させてセラミックベース２７に外部リー
ド２３を固定させるものでめる。
第６図は本発明の一実施例であるピングリッドアレイ形
十碍体装置を示す断面図である。
セラミック基板２８上のプレフォーム２５に図のように
半導体素子２９を搭載しプレフォーム２５よシ更に融点
の低いガラス部材で熱融着固定ブーる。
これは先に融着した外部リード２３の接着強度に影響を
与えないための配慮である。しかる後に半４体素子２９
の信号線接続用パッドとインチパターン２２の先端部２
２ｂ（第２図、第３図参照）をワイヤ３０でボンデング
接続し、内側を凹状に形成したセラミックキャップ３１
でガラス封止し第３図で示すフレーム２１とパターン２
２とを抜角光する接続部２１ａを切断し外部！Ｊ　−）
”　２３を半田ディツプ等で表面処理する。このように
構成する半導体装置であって従来のピングリッドアレイ
形に比しセラミック基板形成及びリードピン埋込は簡素
化されまたサーディツプ形に比し多ビン構成とすること
ができる大きな効果かある。
（ｇ）　　発明の効果 以上詳細に説明したように本発明のピングリッドアレイ
（ａ造とすることによシセラミック基板のメタライズパ
ターン形成、チップ搭載面の表面処理は年女となｐ外’
ａ：”　’）−）埋込処理は簡素化される。
しかもカラス力止が可能となる等経済的で量産化が−ｕ
ｌ能となる大きな効果がある。
【図面の簡単な説明】
第１図は従来のビングリッドアレイ形半導体装置を丞′
ｊ″断面囚、第２図は従来のサーディツプ形半導体装置
を示す断面図、第３図は本発明の一実力視例であるイン
ナーパターンを示す平面図、第４図はインナーパターン
に外部リードを取付けた断面図、第５図の（イ）、（ロ
）図は本発明の一実施例であるセラミック基板を示す構
成図でおシ（イ）図／Ｉｉ構成を説明うるための分解図
、（ロ）は組立萌面図、第６図は本発明の一実施例であ
るビングリッドアレイル半導体装置を示す断面図である
。 図甲、２１ｆｄフレーム、２２はインナーパターン、２
３は外部リード、２４．２６はＲ逃孔、２５ｔニゲレフ
オーム、２７はセラミックベース、２８はセラミック基
板、２９は半尋体素子、３０はワイヤ、３１ｉ１．セラ
ミックキャップを示す。 第１図 第３１　　　　　　　第４図 一９１ζ− 第５図 一グー 第６１￥ｌ

Claims (1)

    【特許請求の範囲】
  1. 半導体素子を搭載する基板と該基板上に形成されたガラ
    スＪｉＪと、該ガラス層上に配設され該半導体素子と電
    気的に接続された害体片と、該樽体片と電気的に接続さ
    れたリードビンを有することを特徴とする半導体装置。
JP57168932A 1982-09-28 1982-09-28 半導体装置 Granted JPS5958851A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57168932A JPS5958851A (ja) 1982-09-28 1982-09-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57168932A JPS5958851A (ja) 1982-09-28 1982-09-28 半導体装置

Publications (2)

Publication Number Publication Date
JPS5958851A true JPS5958851A (ja) 1984-04-04
JPS638620B2 JPS638620B2 (ja) 1988-02-23

Family

ID=15877214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57168932A Granted JPS5958851A (ja) 1982-09-28 1982-09-28 半導体装置

Country Status (1)

Country Link
JP (1) JPS5958851A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6437842A (en) * 1987-08-03 1989-02-08 Shinko Electric Ind Co Package for pga type semiconductor device
JPH01117084A (ja) * 1987-10-29 1989-05-09 Nec Corp プラスチックピングリッドアレイパッケージ
US4890152A (en) * 1986-02-14 1989-12-26 Matsushita Electric Works, Ltd. Plastic molded chip carrier package and method of fabricating the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56126951A (en) * 1980-03-12 1981-10-05 Hitachi Ltd Semicondutor device
JPS56137645A (en) * 1980-03-31 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device
JPS5759454U (ja) * 1980-09-26 1982-04-08

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5335873A (en) * 1976-09-15 1978-04-03 Tokico Ltd Enclosed type cylinder device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56126951A (en) * 1980-03-12 1981-10-05 Hitachi Ltd Semicondutor device
JPS56137645A (en) * 1980-03-31 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device
JPS5759454U (ja) * 1980-09-26 1982-04-08

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4890152A (en) * 1986-02-14 1989-12-26 Matsushita Electric Works, Ltd. Plastic molded chip carrier package and method of fabricating the same
JPS6437842A (en) * 1987-08-03 1989-02-08 Shinko Electric Ind Co Package for pga type semiconductor device
JPH01117084A (ja) * 1987-10-29 1989-05-09 Nec Corp プラスチックピングリッドアレイパッケージ

Also Published As

Publication number Publication date
JPS638620B2 (ja) 1988-02-23

Similar Documents

Publication Publication Date Title
US6080931A (en) Semiconductor package
US6414382B1 (en) Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument
JP2609382B2 (ja) 半導体装置
CA1266725A (en) Integrated circuit chips mounting and packaging assembly
US6028356A (en) Plastic-packaged semiconductor integrated circuit
US6469897B2 (en) Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same
JPH08148603A (ja) ボールグリッドアレイ型半導体装置およびその製造方法
JPH05508259A (ja) 改善された電磁障害抵抗を有する金属電子パッケージ
JP2002135080A (ja) 弾性表面波装置及びその製造方法
JPS5958851A (ja) 半導体装置
JPS6237950A (ja) 電子部品塔載用パツケ−ジ
JP2870533B1 (ja) 半導体装置およびその製造方法
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
JPH03280453A (ja) 半導体装置及びその製造方法
JP3045121B2 (ja) 半導体装置および半導体装置の製造方法
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
JPH06163746A (ja) 混成集積回路装置
JPH0154862B2 (ja)
JPS59195850A (ja) 半導体デバイス
JPS6237949A (ja) 電子部品塔載用パツケ−ジ
JP3440136B2 (ja) 集合電子部品
JP3711669B2 (ja) 電子部品搭載用基板
JPS5927537A (ja) 半導体装置
JPS60242647A (ja) 混成集積回路の実装方法
JPH02129937A (ja) ピングリッドアレイ型半導体装置