JPH05508259A - 改善された電磁障害抵抗を有する金属電子パッケージ - Google Patents

改善された電磁障害抵抗を有する金属電子パッケージ

Info

Publication number
JPH05508259A
JPH05508259A JP91508352A JP50835291A JPH05508259A JP H05508259 A JPH05508259 A JP H05508259A JP 91508352 A JP91508352 A JP 91508352A JP 50835291 A JP50835291 A JP 50835291A JP H05508259 A JPH05508259 A JP H05508259A
Authority
JP
Japan
Prior art keywords
package
cover
base
hole
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP91508352A
Other languages
English (en)
Inventor
マフリカー,ディーパック
ブラデン,ジェフリィ エス.
ノエ,スチーブン ピー.
Original Assignee
オリン コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オリン コーポレイション filed Critical オリン コーポレイション
Publication of JPH05508259A publication Critical patent/JPH05508259A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60Protection against electrostatic charges or discharges, e.g. Faraday shields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01025Manganese [Mn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/15165Monolayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617Cavity coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 改善された電磁障害抵抗を有する金属電子パッケージ本発明は、電子デバイスを 収納するための金属パッケージに係り、さらに詳細に言うと、本発明は電磁障害 (EMI)を減少させるために、ベース部とカバ一部とを電気的に相互連結する ための方法に関するものである。
超小型電子デバイスは、典型的には、シリコンや、ゲルマニウム、あるいはガリ ウム/上化物のような半導体材料から製作される。半導体材料は、1つの表面上 に回路を有した全体的に長方形の構造になったダイの中へ入れられて形成される 。表面の外周に沿って入力/出力パッドか外部部品との電気的相互連結のために 設けられている。デバイスは、脆く、湿気や機械的ショックからの保護が必要で ある。この保護は、デバイスを収納するパッケージによって行われる。前記パッ ケージはさらにデバイスと外部回路との間で信号を移送するために、リードフレ ームのような導電性の装置を収納している。
パッケージ部品はセラミック、プラスチック、金属からできている。セラミック のパッケージの特徴は優れた信頼性にある。セラミックはもろくて高価であり、 熱伝導性に乏しい。作動中は、デバイスは熱を発生する。除熱できなければ、デ バイスは過熱して寿命が減少する。
プラスチックパッケージは、脆(なく、製作費も比較的安価である。プラスチッ クのパッケージの熱特性は、パッケージ本体中に金属性の熱放散部品を埋込むこ とによって改善される。プラスチックのパッケージは、デバイスの回路や接着ワ イヤに対する腐食損傷の原因となる湿分の侵入を受けやすい。
金属パッケージは、セラミックのパッケージに比べて熱特性も良く、費用も安く てすむ。金属のパッケージは、プラスチックのパッケージよ、りも密封性が良く 、信頼性もある。これらの理由から、作動中に多量の熱を発生する高出力の半導 体デバイスを収納するのには金属パッケージか好ましい。
代表的な金属パッケージは、ケルクリ氏他による米国特許第4.796,083 に開示されている。このパッケージは金属あるいは金属合金のベース部とカバ一 部とを有する。ベース部とカバ一部との間にはリードフレームが配置されている 。密封ガラスがリードフレームを両者に接着している。あるいは、この密封ガラ スは、クレーン代地による米国特許第4,888,449に示されているような ポリマー接着剤に置き換えても良い。ガラスと接着密封された金属の電子パッケ ージとの両者は、中心に配置されたダイ取付はパッドをしばしば採用する。
半導体デバイスはパッドに接着される。次にこのパッドが、鑞のような導電体あ るいは密封ガラスあるいは接着剤のような誘電体によって、パッケージのベース 部に接着される。
このようにして金属パッケージは、誘電体の層によって分離された最大4つの平 行な導電平面を有することができ、それらはベース部、カバ一部、リードフレー ム、およびダイ取付はパッドである。この構造の中を磁場が通過すると、相互イ ンダクタンスが結果として生じることかある。インダクタンスは接続回路の中の 電流変化によって、1つの回路の中に起電力を発生させる。金属パッケージの各 々の導電面は回路として機能する。1つの部分に生じた電流は他の部分の特性に 影響を与えるであろう。
磁場は、しばしば電磁障害の形となってくる。電磁障害は、パッケージの外部に おいては電波や、静電気、あるいはその他の発生磁場の形として生じることがあ る。
また電磁障害は内部的には作動中のデバイスの中の電圧変化によって生じること もある。電磁障害は結果的に電子デバイスの中での電圧変動をもたらし、ソフト ウェアのエラーやデバイスの誤作動を招くことがある。リードフレームと他の部 分との間における相互インダクタンスか大きくなると、インダクタンスに係る時 定数によって、論理遷移時間が大きく増加する。切換え速度やノイズ特性にも影 響が生じる。
内部的に生じた電磁障害は外部の電子デバイスとの間に障害をもたらすことがあ り、これは遮蔽しなければならない。
その発明の第2の利点は、接地されたベース部とカバ一部とか、誘電性の低いポ リマー接着剤、すなわち、エポキシシールによってリードフレームから分離され た平行な平面であるという点にある。ベース部とカバ一部とは接地面を形成して いる。接地面はリードフレームの隣接するリード面の相互ギヤバシタンスを減少 させる。これによって1つのリードから他のリードへの放射電磁障害の結合が減 少される。
金属パッケージの特性を最大にするために、パッケージとそれに収納されたデバ イスとを電磁障害から遮蔽することが望ましい。半導体デバイスの遮蔽はデバイ スをパッケージのベース部に対して接地することによって行われている。鑞のよ うな導電性のあるダイ取付はパッドを用いることによってデバイスを接地させる 。デバイスの表面上における入力/出力パッドから接着ワイヤをパッケージのベ ース部へ延在させることもまた行われている。
電子デバイスをパッケージのベース部に接地するのには適していても、リードフ レームとカバ一部とは依然として自由浮動の導電面となっており、相互インダク タンスとそれに関連する問題が依然として存在する。デバイスからパッケージの ベース部へ接着ワイヤを延在させるのには付加的な処理工程が必要であり、また ワイヤを接着させるのに適した材料で被覆する必要もある。同様に、鑞付けも、 鑞によって濡れる材料でベース部を被覆することが必要である。
本発明は、相互インダクタンスの問題のない金属電子パッケージを提供する。さ らに、本発明によるパッケージは付加的な処理工程、あるいはベース表面を特殊 な被覆剤で被覆することを必要としない。有利なことに、インダクタンスの問題 を解決することによって、組立て特性も改善された金属パッケージが得られる。
従って、本発明の目的は、電磁障害の遮蔽を改善した接着的に密封された電子パ ッケージを提供することにある。パッケージのベース部とカバ一部、電子デバイ ス、およびダイ取付はパッド(もし使用されるならば)とが同じ電圧に維持され るということも本発明の特徴である。
デバイスかパッケージのベース部に対して直接的に接地されるということも、あ るいは中心に位置したダイ取付はパッドに接着されるということも本発明の他の 特徴である。本発明の利点は金属電子パッケージが相互インダクタンスを減少さ せ、リードの混信を減少させるという点にある。
本発明の1つの実施例においては、ベース部およびカバ一部から延在した突起部 が接地装置の一部として作用している。本発明の利点は、前記突起部がエポキシ の予形成体を正確に位置決めするという点にある。前記突起部はまた、各々の組 立てられたパッケージが同じ全厚さを確実に有するようにするためのストップオ フとなる。
さらなる利点として、前記ストップオフはベース部とカバ一部とがリードと接触 するのを防いでいる。結果として、より簡素化されかつ容易に自動化された処理 が行われる。前記突起部のさらに他の利点は、ベース部とカバ一部とを陽極処理 あるいはメッキをしている間の電気的な接点のために利用できるという点にある 。
本発明によると、電子デバイスを受留めるようになったパッケージが提供される 。前記パッケージは金属あるいは金属合金でできたベース部とカバ一部とを有し 、それらの間にリードフレームが配置されている。誘電体シーラントがリードフ レームをベース部とカバ一部との両方に接着している。ベース部とカバ一部とを 電気的に相互連結するための装置がこれら両者を同一の電圧に維持する。
上述してきた本発明の目的、特徴、利点は、以下の詳細説明と図面とからさらに 明らかになるだろう。
第1図は当業界において知られている金属電子パッケージの断面図である。
第2図は当業界において知られている中心に位置したチップ取付はパッドを有し たカッドリードフレームの頂部平面図である。
・ 第3図は本発明の第1の実施例による接地ピンを存した金属電子パッケージ の断面図である。
第4図は本発明の第2の実施例によるパッケージのベース部とカバ一部とを貫通 した導電路の断面図である。
第5図は本発明の第3の実施例によるパッケージ部分を電気的に相互連結する導 電性のビードの断面図である。
第6図は本発明の第4の実施例による接地ストラップの側部平面図である。
第7図は本発明の第5の実施例によるベース部とカバ一部とから延在した突起部 の断面図である。
第8図は本発明の突起部上における整列された接着剤の予形成体の底部平面図で ある。
第1図は、当業界で知られている金属電子パッケージ10の断面図である。前記 パッケージは、電子デバイスを収納するための密封キャビティー42からなるも のによって、電子デバイス34を受留めるようになっている。
パッケージlOは、金属あるいは金属合金でできたベース部12と、金属あるい は合金製のカバ一部14とからなっている。どのような適当な金属あるいは合金 を用いてもよい。金属パッケージの1つの利点は熱伝導度が大きいことであり、 従って、大きな熱伝導度を有した金属や合金が好ましい。最も好ましいのは銅や アルミニウムおよびそれらの合金である。
前記ベース部12とカバ一部14には接着力強化層16で覆われていてもよい。
この接着力強化層16は、加熱および選択的な酸化によって本来の位置、すなわ ち、内部的に形成してもよい。あるいは、接着力強化層16を形成することので きる第2の金属あるいは合金が、クラッド法あるいは電気メッキなどによってベ ース部12やカバ一部14の表面上に付される。接着力強化層16は、誘電体シ ーラント18に接触する表面上に、最小限析出される。
最も好ましい実施例においては、ベース部12とカバ一部14とは、アルミニウ ム合金3003 (公称組成、0.05〜0.2重量%の銅と、1−1.5%の マンガンと、残部としてのアルミニウム)のようなアルミニウム合金でできてい る。接着力強化層16は陽極処理層である。この陽極処理層は、シーラント18 と接触するベース部12とカバ一部14との表面を被覆したり、あるいは、外部 環境に対して露出されている。被覆しようとしているベース部12とカバ一部1 4との全ての表面に関し、この陽極処理層は本発明の範囲内に入る。
ベース部12とカバ一部14との間にはリードフレーム20が配置されている。
このリードフレームは銅、銅合金、あるいは鉄とニッケルの合金のような導電製 材料でできている。リードフレームがベース部やカバ一部の熱膨張率にほぼ等し い熱膨張率を有していることが望ましい。好ましいリードフレーム20は銅でで きているか、あるいは、強度や、熱軟化抵抗を改善するためには、鋼合金が望ま しい。
第2図は、当業界で知られているカッドリードフレーム20の頂部平面図である 。前記リードフレーム20は内側のリード端24と外側のリード端26とを備え た複数個のり一ド22を有している。内側のリード端24は中心に位置したチッ プ取付はパッド28の周囲に配置されている。タイバー30は外側のリード端2 6によってリード22を保持し、パッド支持体32によって中心に位置したチッ プ取付はパッド28を保持している。ノ(ツケージを組立てた後は、タイt<− 3Qはリードを電気的に絶縁するために切断される。
第1図を再度参照すると、リードフレーム20を)<ツケージの中に位置付ける ことが示されている。リード22は、ベース部12とカバ一部14との間に配置 されている。前記リードは誘電体シーラント18によって金属部から電気的に絶 縁されている。ノ(ラド支持体32は下方に傾斜していて、電子デバイス34を 支えるチップ取付はパッド28を位置付けている。接着剤36がチップ取付はパ ッド28をベース部12に接着している。好ましくは、接着層36は大きな熱伝 導度を有している。熱伝導度は接着剤に銀粉のような伝導性材料を充填すること によって増大される。
電気伝導性のないシーラント18がリードフレーム20をベース部12およびカ バ一部14の両方に接着している。シーラントはこれらの部分間を電気的に絶縁 維持するために大きな固有抵抗を有している。1つの適当なシーラントとしては 、ホウ酸鉛ガラスあるいはホウケイ酸鉛ガラスのような密封ガラスがある。フッ 化カルシウムのような粒子状の添加剤がガラスに加えられ、ベース部およびカバ 一部の熱膨張率に合致するように熱膨張率を増大させる。また、熱硬化性のある エポキシのようなポリマー接着剤も好ましい。
密封加工を行っている間は、ガラスあるいはポリマーは接着剤の流れが結果とし て生じるのに十分な温度にまで加熱される。この流れは、これらの部分間の間隙 を適正に維持するために制御しなければならない。今までは流量の制御は、密封 温度を厳しく制御したり、密封中にパッケージに係る重さを制御することによっ て行われていた。以下に詳細に述べるように、本発明の好ましい実施例において は、半導体デバ、イスを電磁障害から遮蔽するための装置は、接着剤の正確な位 置決めを行い、望みの部分間の間隙を維持確保する。
ダイアタッチ38は半導体デバイス34をチップ取付はパッド28に接着させる 。前記ダイアタッチは接着剤あるいは鑞であってもよい。もし電子デバイス34 がパッケージ部分と同じ電圧であるとするならば、ダイアタッチ38は電気的に 導電性があるであろう。導電性のあるダイアタッチは銀を充填したエポキシと、 錫と鉛の合金のような低温溶融性の鑞とを含む。
第1図はチップ取付はパッド28に接着されたデバイス34を示している。前記 パッド28は全てのパッケージに対して必要というわけではない。デバイス34 もベース部12に直接接着してもよい。
ボンドワイヤ4oは、電子デバイス34の電気的に活性な面上に位置した入力/ 出力バッドをリード22に対して電気的に相互連結している。ボンドワイヤの他 に、テープ自動接着で用いられるようなテープを採用してもよい。テープ自動接 着の場合では、内側のリード端24はキャビティー42の中へ片持ちばり状にな って延在し、デバイス34に対して直接接着される。
電気的な設備と電子的な部品とは、操作中に電磁波を発生させる。パッケージの 内部あるいは外部において生じる電磁障害は金属パッケージ部分に中で相互イン ダクタンスになる。このインダクタンスは操作速度を減少させ、デバイスの誤動 作に到ることがある。本発明者は金属的な部分を同じ電圧に保持するための装置 を開発してきている。全ての部分を電気的に相互連結することによって、相互イ ンダクタンスは大きく減少される。
第3図は、パッケージ1oの1つのコーナーの断面図である。孔44か誘電体シ ーラント18の中を貫通しており、またベース部12とカバ一部14とを少なく とも部分的に貫通しており、その末端は盲穴46.47になっている。この盲穴 はパッケージ組立て後には整列される対状になって位置している。接触ピン48 が各々の盲穴の中へ圧入される。前記接触ビン48は一対物である。
各々のピンは盲穴から内側へ延在している。各々の接触ビンの長さは、各々の対 を相互連結するために十分な長さである。相互連結は直接的なピンとピンとの連 結の形をとっても、あるいは、第3図に示したように、両方の接触ビンがパッド 支持体32と電気的に接触していてもよい。
もし盲穴が接着力強化層16を沈積させる前に形成されているならば、この層を 内部に沈積させてもよい。前記層16は普通は酸化物を含んでおり、電気的には 弱い導電体である。好ましくは、接触ビン48は盲穴の中へ挿入された頭部に沿 って鋸歯状物50を存している。この鋸歯状部の直径は盲穴46,47の直径よ り少し大きい。工大作業の間に、前記鋸歯状物が酸化物あるいは陽極処理膜を壊 し、良好な電気接触を確保する。
導電性を最大にするために、接触ビン48は銅、アルミニウム、あるいはそれら の合金から製作される。ガルバニック腐食を防ぐために、ピンはベース部おヨヒ カバ一部と同じ基礎金属で作らなければならない。同じ金属の各種合金は許容で きる。ピン48は、腐食を最少にし、接着性を強化するために、銅ベースのピン に対してはニッケルのような第2の金属を被覆しても、またアルミニウムベース のピンに対しては陽極処理してもよい。
好ましい実施例においては、アルミニウム合金のベース部およびカバ一部の場合 では、これらの部分は約230 X l O−7/”Cの熱膨張率を育する。こ の値は、銅のリードフレーム20の熱膨張率よりも極めて大きい。接触ビン48 はリードフレーム20に対して単なる物理的な接触によって電気的に接触するこ とができる。接着的に強化された電気的な接着剤を使用することが好ましい。
アブレスティク84−1 (アブレスティク ラブ ガーデンア社、カリフォル ニア州、米国)のような導電性のある接着剤52が接触ビン48の端部を取付は パッド28に接着している。もしパッケージか中心に位置したチップ取付はパッ ドを存していない場合には、接触ビンは互いに他に接着される。前記接着剤52 は誘電体接着剤18と同じ硬化サイクルを有するように選択される。両方の接着 剤の層は同一の硬化サイクルの間に接着される。
第4図に示したように、孔44′はベース部12とカバ一部14とを貫通してい てもよい。第3図に示された接触ビンを貫通孔44′に用いてもよい。パッケー ジの組立てに続いて、エポキシのプラグが孔の外端を密封する。低温溶融性の鑞 や、ポリマー接着剤、あるいはガラス鑞のような、パッケージ部分に接着するど んなものでも適当な材料が前記プラグを形成してもよい。
もし貫通孔44′が接着力強化層で被覆されていない場合には、前記貫通孔には 銀を充填したエポキシのような導電性材料を充填してもよい。この銀を充填した エポキシは十分に低い硬化サイクル温度を育しており、従って、接着の完全な接 着剤18は減少しない。貫通孔44′はプラグによって両方の外端を密封されて いるので、孔を充填するための接着材料は必要でない。銀を充填したガラス鑞あ るいは低温溶融性の鑞のようなどのような導電性媒体を採用してもよい。
第5図に示したように、孔44′は誘電体シーラント18の中だけを延在してい てもよい。アブレスティク84−1のような導電性エポキシ52がリードフレー ム20をベース部12とカバ一部14とに接着している。導電性を最大にするた めに、導電性接着剤52に接触した部分56は接着力強化層16とは離れている 。誘電体シーラント18は充分な接着強度を有している。前記部分56において 接着力強化層が欠けるために接着強度は減少するかパッケージの信頼性を減少さ せることはない。
第6図は、ベース部12と、カバ一部14と、リードフレーム20とを同一の電 圧に維持するためのさらに他の装置を示している。接地ストラップ58がパッケ ージ部分と電気的に接触している。接着は導電性接着剤あるいは低温溶融性の鑞 によって行われる。前記接地ストラップ58は銅あるいは銅合金のような導電性 材料で出来ている。接地ストラップは酸化や腐食を最少にするために第2の金属 で被覆してもよい。最適な導電性を得るために、ベース部とカバ一部との部分6 0は接着力強化層から離れている。接地ストラップ58が前記部分60において パッケージ部分に接着されている。
第7図は、ベース部12とカバ一部14とリードフレーム20との間で電気的な 接触を得るための他の装置を示している。ベース部およびカバ一部には合致した 対状の突起部62か形成されており、それから内側へ延在している。前記突起部 はパッケージの密封後におけるシーラント18の厚さにほぼ等しい長さを存して いる。その長さは約0.13mm(0,005インチ)から約0.51mm(0 ,020インチ)のオーダーである。前記突起部はベース部とカバ一部とを打抜 き加工している間に形成しても、あるいは分離的な工程で形成してもよい。この 突起部に対応したベース部とカバ一部との上にはわずかなくぼみが現れてもよい 。しかしながら、パッケージの平坦性や機能には影響がない。突起部62は、導 電性を改善するために、接着力強化材料から離されている。
好ましくは導電性接着剤52が突起部62をタイバー32に接着させている。
突起部62と接触ビンとか本発明の好ましい実施例である。これらは相互インダ クタンスをな(すためにパッケージ部分の間に電気的な相互連結を提供するだけ でなく、パッケージの組立てを容易にする。第8図は各々のコーナーにおいて突 起部62を収納したカバ一部14の底部平面図である。厚さが約0− 25mm (0,01インチ)から約0.38mm(0,015インチ)のエポキシ膜の形 をした誘電体シーラント18がカバ一部14と接触して位置している。接着膜の コーナーには孔64が形成されている。前記孔64は突起部62の直径よりも大 きな直径を有し、エポキシの予形成物が適正に整列されたときに、孔64が突起 部を取囲むように位置されている。突起部は膜と整列し、組立て中も、膜を所定 位置に保持している。整列の目的のためにカバ一部14の対角線上のコーナーに 位置した少なくとも2つの接触ビンあるいは突起部が必要である。これらに合致 した接触ビンあるいは突起部の組がベース部にも設けられている。好ましくは、 第8図に示したように、ベース部とカバ一部との両方の各々のコーナーに突起部 か位置している。
前記突起部は、また、陽極処理の間、あるいはメッキのような他の電気化学的処 理をしている間の接触点として有効である。陽極処理している間は、その部分は 0゜05から1.0重量%の硫酸のような適当な電解液の中に浸される。パッケ ージ部分は陰極性にされている。この部分は負の電圧が印加される。クリップに まで延在したワイヤを存した電源によって電流が供給される。前記クリップは! あるいはそれ以上の突起部62に取付けられる。クリップは、好ましくは、円筒 形状をしており、突起部62の上を滑り、従って、突起部においては陽極処理は 行われない。クリップによって遮蔽されていない突起部は、陽極処理を防ぐため に、プラスチックテープのような適当な抵抗体で被覆される。
接着層18の陽極処理と整列とに続いて、組立体は誘電体シーラント18が流れ て接着するのに十分な温度にまでに熱される。流れを強くするために、その部分 は重量あるいはクランプによって全体的に圧力を受ける。過剰な流れは好ましく ない。密封温度や、重量と接着剤の調合物との全てか、硬化サイクル中の接着剤 の流動特性に影響を与える。存利なことに、突起部はストップオフとして作用す る。全ての組立てられたパッケージは同じ全厚さを有している。さらに、突起部 62はベース部とカバ一部とかエポキシあるいは密封ガラスの中へあまり深く沈 み込んでリードを短絡させることがないようにするために効果的である。突起部 はまた、エポキシの厚さにおける変動を補正する。全体的なパッケージの厚さは 、エポキシの厚さよりもむしろ合致した突起部の対の高さによって画定される。
説明してきた本発明の実施例はパッド支持体32と組み合わされるが、このパッ ド支持体32は任意のものである。全ての実施例はベース部12とカバ一部14 とを同じ電圧に維持するために用いられる。半導体デバイスを中心に位置した取 付はパッド上に取付けるよりもむしろ、前記デバイスはベース部12の上に直接 的に取付けられる。
本発明によると、ベース部とカバ一部と電子デバイスとを同じ電圧に維持して、 相互インダクタンスをなくす金属電子パッケージが提供され、前述した目的、意 味、利点を十分満足するものである。
JFIG−1(PRIORART) JFIG−2(PRIORART) IG−4 JFIG−5 JFIG−7 JFIG−8 要 約 書 電磁障害の遮蔽を改善した金属電子パッケージが提供される。金属製のベース部 とカバ一部とは同じ電圧に維持するために電気的に相互連結されており、それに よって電磁障害で誘起される相互キャパシタンスを減少させる。電子デバイスか チップ取付はパッド上に取付けられると、導電性のある接触ビンもまたチップ取 付はパッドのパッド支持体と接触する。
国際調査報告

Claims (1)

  1. 【特許請求の範囲】 1.電子デバイス(34)を受留るようになったパッケージ(10)において、 金属あるいは合金で出来たベース部(12)と、金属あるいは合金で出来たカバ ー部(14)と、前記ベース部(12)とカバー部(14)との間に配置された リードフレーム(20)と、 前記ベース部(12)を前記カバー部(14)に接着している誘電体シーラント (18)と、前記ベース部(12)と前記カバー部(14)とを電気的に相互連 結するための装置(48)、(52)、(58)、(62)とを含むことを特徴 とするパッケージ。 2.請求の範囲第1項記載のパッケージ(10)において、前記ベース部(12 )とカバー部(14)とは両方とも、少なくとも前記誘電体シーラント(18) と接触するこれらの部分において、接着力強化層(16)を有しているパッケー ジ。 3.請求の範囲第2項記載のパッケージ(10)において、前記リードフレーム (20)はさらに中心に位置したチップ取付けパッド(28)とパッド支持体( 32)とを有しているパッケージ。 4.請求の範囲第2項記載のパッケージ(10)において、電気的な相互連結の ための前記装置(48)は、前記ベース部(12)と前記カバー部(14)との 前記部分から前記誘電体シーラント(18)を通って内側へ延在した、合致的な 対状の接触ピン(48)を含み、前記各接触ピン(48)の末端は前記合致的な 接触ピン(48)の頂部と電気的に相互連結された先端部になっているパッケー ジ。 5.請求の範囲第4項記載のパッケージ(10)において、前記各先端部が導電 性のある接着剤(52)で被覆されているパッケージ。 6.請求の範囲第5項記載のパッケージ(10)において、前記各接触ピン(4 8)が、前記ベース部(12)あるいは前記カバー部(14)に形成された孔( 44)の中へ延在しており、前記孔(44)は前記誘電体シーラント(18)か ら前記ベース部(12)あるいは前記カバー部(14)を少なくとも部分的に貫 通して延在しており、従って、前記ベース部(12)あるいは前記カバー部(1 4)の中に貫通孔(44′)を形成するかあるいは外端のところで終わるのかの いずれかとなるパッケージ。 7.請求の範囲第6項記載のパッケージ(10)において、前記各接触ピン(4 8)が、前記孔(44)の直径よりも大きな直径を有する鋸歯状物の頭部(50 )を有するパッケージ。 8.請求の範囲第7項記載のパッケージ(10)において、前記接触ピン(48 )が、前記ベース部(12)および前記カバー部(14)と同じベースメタルで 出来ているパッケージ。 9.請求の範囲第7項記載のパッケージ(10)において、前記孔(44′)が 、前記ベース部(12)あるいは前記カバー部(14)を貫通し、前記孔(44 ′)の外端がプラグで密封されているパッケージ。 10.請求の範囲第9項記載のパッケージ(10)において、前記プラグが、低 温溶融性鑞や、ポリマー接着剤、および密封ガラスから成る群から選択されるパ ッケージ。 11.請求の範囲第5項記載のパッケージ(10)において、前記接触ピン(4 8)が、前記ベース部(12)および前記カバー部(14)から延在した合致的 な対になった突起部(62)を有するパッケージ。 12.請求の範囲第3項記載のパッケージ(10)において、電気的な相互連結 のための前記装置(48)が、前記パッド支持体(32)と電気的に接触するた めの接触ピン(48)から成るパッケージ。 13.請求の範囲第12項記載のパッケージ(10)において、前記各接触ピン (48)の先端部が、導電性接着剤(52)で被覆されているパッケージ。 14.請求の範囲第13項記載のパッケージ(10)において、前記各接触ピン (48)が、前記ベース部(12)あるいは前記カバー部(14)に形成された 孔(44)の中へ延在しており、前記孔(44)が、前記誘電体シーラント(1 8)から前記ベース部(12)あるいは前記カバー部(14)を少なくとも部分 的に貫通して延在しており、従って、前記ベース部(12)あるいは前記カバー 部(14)の中に貫通孔(44′)を形成するか、あるいは外端のところで終わ るのかのいずれかとなるパッケージ。 15.請求の範囲第14項記載のパッケージ(10)において、前記各接触ピン (48)が、前記孔(44)の直径よりも大きな直径を有する鋸歯状物の頭部( 50)を有するパッケージ。 16.請求の範囲第15項記載のパッケージ(10)において、前記孔(44′ )が、前記ベース部(12)あるいは前記カバー部(14)を貫通し、前記孔( 44′)の外端がプラグで密封されているパッケージ。 17.請求の範囲第16項記載のパッケージ(10)において、前記プラグが、 低温溶融性鑞や、ポリマー接着剤、および密封ガラスからなる群から選択される パッケージ。 18.請求の範囲第13項記載のパッケージ(10)において、前記接触ピン( 48)が、前記ベース部(12)および前記カバー部(14)から延在した合致 的な対になった突起部(62)を有するパッケージ。 19.請求の範囲第2項記載のパッケージ(10)において、電気的な相互連結 のための前記装置(44′′)が、前記ベース部(12)と前記カバー部(14 )と、誘電体シーラント(18)とを貫通した孔(44′′)を含み、前記シー ラントには銀を充填したエポキシや、銀を充填した鑞付けガラスや、低温溶融性 鑞から成る群から選択された導電性材料(52)が充填されているパッケージ。 20.請求の範囲第19項記載のパッケージ(10)において、前記導電性材料 (52)が、銀を充填したエポキシであるパッケージ。 21.請求の範囲第3項記載のパッケージ(10)において、電気的な相互連結 のための前記装置(44′′)が、前記ベース部(12)と前記カバー部(14 )と、誘電体シーラント(18)とを貫通した孔(44′′)を含み、前記シー ラントには、銀を充填したエポキシや、銀を充填した鑞付けガラスや、低温溶融 性鑞から成る群から選択された導電性材料(52)が充填されているパッケージ 。 22.請求の範囲第21項記載のパッケージ(10)において、前記導電性材料 (52)が、銀を充填したエポキシであるパッケージ。 23.請求の範囲第21項記載のパッケージ(10)において、前記孔(44′ ′)が、さらに少なくとも1つの前記パッド支持体(32)の中を貫通するパッ ケージ。 24.請求の範囲第2項記載のパッケージ(10)において、電気的な相互連結 のための前記装置(44′′)が、前記誘電体シーラント(18)を貫通した孔 (44′′)を含み、該孔には銀を充填したエポキシや、銀を充填した鑞付けガ ラスや、低温溶融性鑞から成る群から選択された導電性材料(52)が充填され ているパッケージ。 25.請求の範囲第24項記載のパッケージ(10)において、前記導電性材料 (52)が銀を充填したエポキシであるパッケージ。 26.請求の範囲第3項記載のパッケージ(10)において、電気的な相互連結 のための前記装置(44′′)が、前記誘電体シーラント(18)を貫通した孔 (44′′)を含み、前記シーラントには銀を充填したエポキシや、銀を充填し た鑞付けガラスや、低温溶融性鑞から成る群から選択された導電性材料(52) が充填されているパッケージ。 27.請求の範囲第26項記載のパッケージ(10)において、前記導電性材料 (52)が、銀を充填したエポキシであるパッケージ。 28.請求の範囲第2項記載のパッケージ(10)において、電気的な相互連結 のための前記装置(58)が、前記ベース部(12)および前記カバー部(14 )の両方と電気的に接触した導電性ストラップ(58)を含むパッケージ。 29.請求の範囲第28項記載のパッケージ(10)において、前記導電性スト ラップ(58)が、導電性のある接着剤で前記ベース部(12)および前記カバ ー部(14)に接着されているパッケージ。 30.請求の範囲第3項記載のパッケージ(10)において、電気的な相互連結 のための前記装置(58)が、前記ベース部(12)および前記カバー部(14 )とパッド支持体(32)と電気的に接触した導電性ストラップ(58)を含む パッケージ。 31.請求の範囲第30項記載のパッケージ(10)において、前記導電性スト ラップ(58)が、導電性のある接着剤で前記ベース部(12)、前記カバー部 (14)およびパッド支持体(32)に接着されているパッケージ。 32.電子デバイス(34)を受留めるようになったパッケージ(10)におい て、 アルミニウムあるいはアルミニウム合金でできたベース部(12)と、 アルミニウムあるいはアルミニウム合金でできたカバー部(14)と、 前記ベース部(12)とカバー部(14)との間に配置されているリードフレー ム(20)であって、前記リードフレーム(20)は中心に位置したチップ取付 けパッド(28)とパッド支持体(32)との周りにおいて複数個のリード(2 2)を有する、該リード(22)と、前記ベース部(12)を前記カバー部(1 4)に接着するための誘電体接着膜(18)と、 前記誘電体接着膜(18)と接触しているか、あるいは前記パッケージの外面を 形成している前記ベース部(12)と前記カバー部(14)の少なくともこれら の部分の上を被覆した陽極処理層(16)と、前記ベース部(12)から、また 前記カバー部(14)から延在した少なくとも2本の接触ピン(48)であって 、前記接触ピン(48)の末端は前記パッド支持体(32)に対して電気的に接 触した先端のところになっている、該接触ピンとを含むことを特徴とするパッケ ージ。 33.請求の範囲第32項記載のパッケージ(10)において、導電性のある接 着剤(52)が、前記接触ピン(48)の先端を前記パッド支持体(32)に接 着しているパッケージ。 34.請求の範囲第33項記載のパッケージ(10)において、前記接触ピン( 48)が、前記誘電体接着膜(18)と整列するのに有効な直径と、前記パッケ ージ(10)の厚さを画定する上で有効な長さとを有する突起部(62)を具備 するパッケージ。 35.請求の範囲第34項記載のパッケージ(10)において、前記誘電体接着 膜(18)が、突起部(62)を受留めるようになった孔(64)を有し、前記 孔(64)が、前記突起部(62)の直径よりも少し大きい直径を有するパッケ ージ。 36.請求の範囲第35項記載のパッケージ(10)において、前記突起部(6 2)は約0.13mmから約0.51mm(0.005〜0.020インチ)の 長さを有するパッケージ。 37.請求の範囲第34項記載のパッケージ(10)において、前記ベース部( 12)と前記カバー部(14)との西方が、各コーナーに位置した突起部(62 )を有するパッケージ。 38.請求の範囲第32項記載のパッケージ(10)において、前記中心に位置 したチップ取付けパッド(28)に接着され、かつ前記複数個のリード(22) に相互連結された前記電子デバイス(34)を含むパッケージ。
JP91508352A 1990-07-02 1991-04-12 改善された電磁障害抵抗を有する金属電子パッケージ Pending JPH05508259A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/548,322 US5043534A (en) 1990-07-02 1990-07-02 Metal electronic package having improved resistance to electromagnetic interference
PCT/US1991/002497 WO1992000605A1 (en) 1990-07-02 1991-04-12 Metal electronic package having improved resistance to electromagnetic interference
US548,322 1995-11-01

Publications (1)

Publication Number Publication Date
JPH05508259A true JPH05508259A (ja) 1993-11-18

Family

ID=24188341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP91508352A Pending JPH05508259A (ja) 1990-07-02 1991-04-12 改善された電磁障害抵抗を有する金属電子パッケージ

Country Status (5)

Country Link
US (1) US5043534A (ja)
EP (1) EP0537162A4 (ja)
JP (1) JPH05508259A (ja)
AU (1) AU7761191A (ja)
WO (1) WO1992000605A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007529888A (ja) * 2004-03-16 2007-10-25 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電子回路のためのケーシングおよび該ケーシングをシールするための方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521655A (ja) * 1990-11-28 1993-01-29 Mitsubishi Electric Corp 半導体装置および半導体装置用パツケージ
US5066368A (en) * 1990-08-17 1991-11-19 Olin Corporation Process for producing black integrally colored anodized aluminum components
US5175613A (en) * 1991-01-18 1992-12-29 Digital Equipment Corporation Package for EMI, ESD, thermal, and mechanical shock protection of circuit chips
US5820721A (en) * 1991-07-17 1998-10-13 Beane; Alan F. Manufacturing particles and articles having engineered properties
US5453293A (en) * 1991-07-17 1995-09-26 Beane; Alan F. Methods of manufacturing coated particles having desired values of intrinsic properties and methods of applying the coated particles to objects
US5307012A (en) * 1991-12-03 1994-04-26 Intel Corporation Test substation for testing semi-conductor packages
US5317107A (en) * 1992-09-24 1994-05-31 Motorola, Inc. Shielded stripline configuration semiconductor device and method for making the same
US5539151A (en) * 1992-09-25 1996-07-23 Vlsi Technology, Inc. Reinforced sealing technique for an integrated-circuit package
AU5616194A (en) * 1992-12-09 1994-07-04 Olin Corporation Electronic package sealed with a dispensable adhesive
CA2092371C (en) * 1993-03-24 1999-06-29 Boris L. Livshits Integrated circuit packaging
US5414219A (en) * 1994-04-22 1995-05-09 At&T Corp. Printed circuit board circuit control device
WO1995031826A1 (en) * 1994-05-17 1995-11-23 Olin Corporation Electronic packages with improved electrical performance
US5486720A (en) * 1994-05-26 1996-01-23 Analog Devices, Inc. EMF shielding of an integrated circuit package
US5436407A (en) * 1994-06-13 1995-07-25 Integrated Packaging Assembly Corporation Metal semiconductor package with an external plastic seal
US5629835A (en) * 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
JP3359745B2 (ja) * 1994-07-29 2002-12-24 シャープ株式会社 動画像再生装置、及び動画像記録装置
JP2594762B2 (ja) * 1994-08-16 1997-03-26 九州日本電気株式会社 フラットパッケージ
KR19990028493A (ko) * 1995-06-30 1999-04-15 니시무로 타이죠 전자부품 및 그 제조방법
TW443717U (en) 1996-06-28 2001-06-23 Sharp Kk Tuner structure and cable modem tuner using the same
US6046905A (en) 1996-09-30 2000-04-04 Intel Corporation Dual spring clip attachment mechanism for controlled pressure interface thermal solution on processor cartridges
US5838542A (en) * 1996-09-30 1998-11-17 Intel Corporation Processor card assembly including a heat sink attachment plate and an EMI/ESD shielding cage
US6515871B1 (en) 1998-02-17 2003-02-04 Intel Corporation Protection shield for an electronic cartridge
US6002165A (en) * 1998-02-23 1999-12-14 Micron Technology, Inc. Multilayered lead frame for semiconductor packages
US6634538B2 (en) 1998-04-02 2003-10-21 Micron Technology, Inc. Non-conductive and self-leveling leadframe clamp insert for wirebonding integrated circuits
US6126062A (en) * 1998-04-02 2000-10-03 Micron Technology, Inc. Non-conductive and self-leveling leadframe clamp insert for wirebonding integrated circuits
US6449163B1 (en) 1998-06-08 2002-09-10 Intel Corporation Inboard retention system for processor enclosure assemblies with substrate alignment
FR2788323B1 (fr) * 1999-01-11 2001-03-30 Valeo Systemes Dessuyage Motoreducteur pour essuie-glace de vehicule automobile a socle et carcasse
US6052045A (en) * 1999-03-12 2000-04-18 Kearney-National, Inc. Electromechanical switching device package with controlled impedance environment
USRE38381E1 (en) 2000-07-21 2004-01-13 Kearney-National Inc. Inverted board mounted electromechanical device
US6659655B2 (en) 2001-02-12 2003-12-09 E20 Communications, Inc. Fiber-optic modules with housing/shielding
US6607308B2 (en) 2001-02-12 2003-08-19 E20 Communications, Inc. Fiber-optic modules with shielded housing/covers having mixed finger types
US6740959B2 (en) 2001-08-01 2004-05-25 International Business Machines Corporation EMI shielding for semiconductor chip carriers
ES2294279T3 (es) * 2002-03-08 2008-04-01 Kearney-National, Inc. Rele moldeado de montaje superficial y el metodo de fabricacion del mismo.
EP1501756B1 (en) * 2002-04-11 2007-02-21 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic device in a cavity with a cover
US6900525B2 (en) * 2003-05-21 2005-05-31 Kyocera America, Inc. Semiconductor package having filler metal of gold/silver/copper alloy
US7529095B2 (en) * 2007-09-28 2009-05-05 Visteon Global Technologies, Inc. Integrated electrical shield in a heat sink
KR101030990B1 (ko) * 2008-12-31 2011-04-22 삼성에스디아이 주식회사 반도체 패키지 및 이를 구비하는 플라즈마 디스플레이 장치
EP2204848A1 (en) * 2008-12-31 2010-07-07 Samsung SDI Co., Ltd. Semiconductor Package and Plasma Display Device including the same
KR101030991B1 (ko) * 2008-12-31 2011-04-22 삼성에스디아이 주식회사 반도체 패키지의 장착구조 및 이를 적용한 플라즈마 디스플레이 장치
US9153543B1 (en) * 2012-01-23 2015-10-06 Amkor Technology, Inc. Shielding technique for semiconductor package including metal lid and metalized contact area
CN102779811B (zh) 2012-07-20 2015-02-04 华为技术有限公司 一种芯片封装及封装方法
KR102497577B1 (ko) 2015-12-18 2023-02-10 삼성전자주식회사 반도체 패키지의 제조방법
KR101815754B1 (ko) 2016-03-10 2018-01-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US20180374798A1 (en) 2017-06-24 2018-12-27 Amkor Technology, Inc. Semiconductor device having emi shielding structure and related methods
US11342276B2 (en) 2019-05-24 2022-05-24 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing semiconductor device
DE102019130937A1 (de) * 2019-11-15 2021-05-20 Valeo Schalter Und Sensoren Gmbh Steuergerät mit Kühlung durch Abstrahlung von Wärme

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3469017A (en) * 1967-12-12 1969-09-23 Rca Corp Encapsulated semiconductor device having internal shielding
US3614546A (en) * 1970-01-07 1971-10-19 Rca Corp Shielded semiconductor device
US3825876A (en) * 1971-08-12 1974-07-23 Augat Inc Electrical component mounting
US3747829A (en) * 1971-12-13 1973-07-24 Raytheon Co Semiconductor lead bonding machine
US3801728A (en) * 1972-10-20 1974-04-02 Bell Telephone Labor Inc Microelectronic packages
US4035046A (en) * 1976-01-15 1977-07-12 Amp Incorporated Miniature electrical connector for parallel panel members
US4390220A (en) * 1981-04-02 1983-06-28 Burroughs Corporation Electrical connector assembly for an integrated circuit package
US4461924A (en) * 1982-01-21 1984-07-24 Olin Corporation Semiconductor casing
US4410927A (en) * 1982-01-21 1983-10-18 Olin Corporation Casing for an electrical component having improved strength and heat transfer characteristics
US4866571A (en) * 1982-06-21 1989-09-12 Olin Corporation Semiconductor package
US4480262A (en) * 1982-07-15 1984-10-30 Olin Corporation Semiconductor casing
JPS5961998A (ja) * 1982-09-30 1984-04-09 富士通株式会社 集積回路基板収納筐体構造
US4582556A (en) * 1982-11-22 1986-04-15 Olin Corporation Adhesion primers for encapsulating epoxies
US4525422A (en) * 1982-11-22 1985-06-25 Olin Corporation Adhesion primers for encapsulating epoxies
US4521469A (en) * 1982-11-22 1985-06-04 Olin Corporation Casing for electronic components
US4498121A (en) * 1983-01-13 1985-02-05 Olin Corporation Copper alloys for suppressing growth of Cu-Al intermetallic compounds
US4889960A (en) * 1983-03-21 1989-12-26 Olin Corporation Sealed semiconductor casing
JPS60109362U (ja) * 1983-12-28 1985-07-25 アルプス電気株式会社 多層プリント基板のア−ス構造
US4658334A (en) * 1986-03-19 1987-04-14 Rca Corporation RF signal shielding enclosure of electronic systems
US4831212A (en) * 1986-05-09 1989-05-16 Nissin Electric Company, Limited Package for packing semiconductor devices and process for producing the same
US4812896A (en) * 1986-11-13 1989-03-14 Olin Corporation Metal electronic package sealed with thermoplastic having a grafted metal deactivator and antioxidant
US4806704A (en) * 1987-06-08 1989-02-21 General Electric Company Metal matrix composite and structure using metal matrix composites for electronic applications
US4796083A (en) * 1987-07-02 1989-01-03 Olin Corporation Semiconductor casing
JPS6427298A (en) * 1987-07-23 1989-01-30 Uniden Kk Shielding structure for circuit device on substrate
US4849857A (en) * 1987-10-05 1989-07-18 Olin Corporation Heat dissipating interconnect tape for use in tape automated bonding
US4827376A (en) * 1987-10-05 1989-05-02 Olin Corporation Heat dissipating interconnect tape for use in tape automated bonding
US4888449A (en) * 1988-01-04 1989-12-19 Olin Corporation Semiconductor package
US4800464A (en) * 1988-02-05 1989-01-24 Eip Microwave, Inc. Modular shielding assembly for electronic devices
US4897508A (en) * 1988-02-10 1990-01-30 Olin Corporation Metal electronic package
US4831211A (en) * 1988-06-08 1989-05-16 Rockwell International Corporation EMI/RFI sealed microphonics isolation apparatus and methods
US4939316A (en) * 1988-10-05 1990-07-03 Olin Corporation Aluminum alloy semiconductor packages

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007529888A (ja) * 2004-03-16 2007-10-25 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電子回路のためのケーシングおよび該ケーシングをシールするための方法

Also Published As

Publication number Publication date
WO1992000605A1 (en) 1992-01-09
US5043534A (en) 1991-08-27
AU7761191A (en) 1992-01-23
EP0537162A1 (en) 1993-04-21
EP0537162A4 (en) 1993-06-16

Similar Documents

Publication Publication Date Title
JPH05508259A (ja) 改善された電磁障害抵抗を有する金属電子パッケージ
JP3425202B2 (ja) 電子装置パッケージ・アセンブリー
US5578869A (en) Components for housing an integrated circuit device
US4897508A (en) Metal electronic package
US4835120A (en) Method of making a multilayer molded plastic IC package
US4891687A (en) Multi-layer molded plastic IC package
US5202288A (en) Method of manufacturing an electronic circuit component incorporating a heat sink
JP2920523B2 (ja) ボトムリード半導体パッケージ
JPS6043851A (ja) 被覆金属リ−ドフレ−ム基板
JPH04137551A (ja) 半導体装置
KR20020095053A (ko) 열방출 능력이 개선된 전력용 모듈 패키지 및 그 제조 방법
JP3169781B2 (ja) 半導体装置用のリードフレーム
GB2199988A (en) Multi-layer molded plastic ic package
WO1996030942A1 (en) Components for housing an integrated circuit device
CN110729199A (zh) 半导体封装引线的选择性镀敷
JPS6084845A (ja) 封止半導体装置
JPH0412028B2 (ja)
JPH0817870A (ja) 半導体装置
JP3314574B2 (ja) 半導体装置の製造方法
JPH0846084A (ja) 表面実装型半導体パッケージ及びその製造方法並びに半導体装置
JP2000031194A (ja) ボンディングワイヤおよび半導体装置
JP2002076183A (ja) 半導体素子収納用パッケージ
JP3446829B2 (ja) 半導体装置
JP3070929B2 (ja) パッケージの組立方法とパッケージ
JP2785917B2 (ja) 半導体チップモジュール