JPH0113226B2 - - Google Patents
Info
- Publication number
- JPH0113226B2 JPH0113226B2 JP3159080A JP3159080A JPH0113226B2 JP H0113226 B2 JPH0113226 B2 JP H0113226B2 JP 3159080 A JP3159080 A JP 3159080A JP 3159080 A JP3159080 A JP 3159080A JP H0113226 B2 JPH0113226 B2 JP H0113226B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic base
- semiconductor device
- vapor
- semiconductor
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000919 ceramic Substances 0.000 claims description 34
- 239000004065 semiconductor Substances 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 239000008188 pellet Substances 0.000 claims description 8
- 150000002739 metals Chemical class 0.000 claims description 6
- 230000017525 heat dissipation Effects 0.000 claims description 5
- 238000001465 metallisation Methods 0.000 description 18
- 238000000034 method Methods 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical group [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 210000002105 tongue Anatomy 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000007767 bonding agent Substances 0.000 description 2
- 238000005219 brazing Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- ODINCKMPIJJUCX-UHFFFAOYSA-N Calcium oxide Chemical compound [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000292 calcium oxide Substances 0.000 description 1
- 235000012255 calcium oxide Nutrition 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052573 porcelain Inorganic materials 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000012945 sealing adhesive Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は高集積化を図つた半導体装置に関する
ものである。
ものである。
一般に、高集積化を図つた半導体装置（以下
LSIという）では、その高集積化と共に外部導出
ピン数の増大を伴ない、100ゲートの論理素子で
50〜80ピン、500ゲートで80〜130ピン、1000ゲー
トで100〜200ピン、10000ゲートで200〜500ピン
の信号導出入ピン及び電源、グランドピンを必要
とする。したがつて、このようなLSI素子をパツ
ケージに組込む場合、パツケージ側の電極配線も
ピン数の増大と共に微細化が要求されるようにな
る。即ち、内装するLSI素子の電極と接続関係に
おかれるパツケージ内部電極は、LSI素子の電極
数に対応して形成しなければならず、このため
LSI素子の電極の配列ピツチに合わせてパツケー
ジ内部電極ピツチも微細化しなければならない。
LSIという）では、その高集積化と共に外部導出
ピン数の増大を伴ない、100ゲートの論理素子で
50〜80ピン、500ゲートで80〜130ピン、1000ゲー
トで100〜200ピン、10000ゲートで200〜500ピン
の信号導出入ピン及び電源、グランドピンを必要
とする。したがつて、このようなLSI素子をパツ
ケージに組込む場合、パツケージ側の電極配線も
ピン数の増大と共に微細化が要求されるようにな
る。即ち、内装するLSI素子の電極と接続関係に
おかれるパツケージ内部電極は、LSI素子の電極
数に対応して形成しなければならず、このため
LSI素子の電極の配列ピツチに合わせてパツケー
ジ内部電極ピツチも微細化しなければならない。
例えば、従来の一般的な16〜40ピンパツケージ
の内部電極配列ピツチは0.3〜0.8mm程度であり、
その電極幅は0.2〜0.4mm程度であるが、これを50
〜500ピンのパツケージになると内部電極の配列
ピツチは0.1〜0.3mmとなり、電極幅は0.05〜0.15
mmにしなければならない。
の内部電極配列ピツチは0.3〜0.8mm程度であり、
その電極幅は0.2〜0.4mm程度であるが、これを50
〜500ピンのパツケージになると内部電極の配列
ピツチは0.1〜0.3mmとなり、電極幅は0.05〜0.15
mmにしなければならない。
このため、内部電極の形成に際して有効であつ
たセラミツクパツケージ上へのメタライズインク
による印刷手法ではこのような微細な内部電極の
形成には最早対処できず、LSI素子をパツケージ
する上での一つの障害となつている。
たセラミツクパツケージ上へのメタライズインク
による印刷手法ではこのような微細な内部電極の
形成には最早対処できず、LSI素子をパツケージ
する上での一つの障害となつている。
また、半導体素子の高集積化に伴なつて素子か
らの発熱も激しくなるため、パツケージを通して
の放熱を促進させる必要があり、これには半導体
素子を取着したパツケージのベース側表面をでき
るだけ露呈することが好ましく、このための対策
も必要とされている。
らの発熱も激しくなるため、パツケージを通して
の放熱を促進させる必要があり、これには半導体
素子を取着したパツケージのベース側表面をでき
るだけ露呈することが好ましく、このための対策
も必要とされている。
したがつて本発明の目的は内部電極の微細化を
実現して高集積回路素子のパツケージを可能にす
ると共に、半導体素子から発生される熱の放散効
率を向上することができる半導体装置を提供する
ことにある。
実現して高集積回路素子のパツケージを可能にす
ると共に、半導体素子から発生される熱の放散効
率を向上することができる半導体装置を提供する
ことにある。
このような目的を達成するために本発明装置
は、印刷手法にて形成し外部導出ピンを接続する
外リード部を、蒸着等によつて形成し半導体素子
電極と接続する内リード部とを互に接続して内部
電極を構成すると共に、前記外部導出ピンをこの
内部電極を形成した側のパツケージベース面に突
設するように取着する一方、反対側のパツケージ
ベース面を放熱効果の高い構造にしたことを特徴
とするものである。
は、印刷手法にて形成し外部導出ピンを接続する
外リード部を、蒸着等によつて形成し半導体素子
電極と接続する内リード部とを互に接続して内部
電極を構成すると共に、前記外部導出ピンをこの
内部電極を形成した側のパツケージベース面に突
設するように取着する一方、反対側のパツケージ
ベース面を放熱効果の高い構造にしたことを特徴
とするものである。
本発明の要旨は、対向する２つの主面を有し、
その平面形状が略正方形のセラミツクベースと、
前記セラミツクベースの前記略正方形の前記主面
の一方の主面の中央部に固定された半導体ペレツ
トと、前記一方の主面において前記半導体ペレツ
トの周辺部近傍から前記平面の外周に向かつて略
放射状に形成された蒸着リード配線であつて、前
記蒸着リード配線の材料はアルミニウム系金属か
らなり、前記セラミツクベースの前記一方の主面
の外周部には前記セラミツクベースに対して起立
して設けられる外部導出ピンと電気的接続するた
めのメタライズ層が形成され、前記蒸着リード配
線の外周側端部は前記メタライズ層上に重なるよ
うに形成され、前記蒸着リード配線のペレツト側
端部は前記半導体ペレツトの素子電極とアルミニ
ウム材料よりなるワイヤにより電気的接続されて
いることを特徴とする半導体装置にある。
その平面形状が略正方形のセラミツクベースと、
前記セラミツクベースの前記略正方形の前記主面
の一方の主面の中央部に固定された半導体ペレツ
トと、前記一方の主面において前記半導体ペレツ
トの周辺部近傍から前記平面の外周に向かつて略
放射状に形成された蒸着リード配線であつて、前
記蒸着リード配線の材料はアルミニウム系金属か
らなり、前記セラミツクベースの前記一方の主面
の外周部には前記セラミツクベースに対して起立
して設けられる外部導出ピンと電気的接続するた
めのメタライズ層が形成され、前記蒸着リード配
線の外周側端部は前記メタライズ層上に重なるよ
うに形成され、前記蒸着リード配線のペレツト側
端部は前記半導体ペレツトの素子電極とアルミニ
ウム材料よりなるワイヤにより電気的接続されて
いることを特徴とする半導体装置にある。
以下、図面に示す本発明の実施例を説明する。
第１図及び第２図は本発明の半導体装置の封止
部を破断して示す平面図及びその―線断面
図、また第３図は第２図の一部拡大図である。図
示のように、この半導体装置は、パツケージ本体
として、例えばアルミナを主成分としシリカマグ
ネシア、カルシア等の材質を用いた通常のグリー
ンシートプロセスによつて製造されたセラミツク
ベース１を有する。そして、このセラミツクベー
ス１上には半導体素子２を固着するための金属層
３及びこの素子２に形成した微細電極４に対応し
てこれと接続されるパツケージ内部電極５が形成
される。これら金属層３及び内部電極５は、先ず
セラミツクベース１のグリーンシート状態におい
て、各該当箇所にタングステンまたはモリブデン
ペーストを印刷しておき、次にこれを焼成してグ
リーンシート状態から磁器化を達成することによ
り、メタライズペーストの金属化及びセラミツク
ベース１への所望の接合強度を得る。このとき、
本発明にあつては、内部電極５に相当するメタラ
イズは、放射状に形成する電極の外側半分に相当
する部分のみについて行ない、これを外リード部
６とする。外リード部のメタライズ９の外端部は
外部導出ピン７接続用メタライズ８とするが、実
際上両者が区別されるものではない。
部を破断して示す平面図及びその―線断面
図、また第３図は第２図の一部拡大図である。図
示のように、この半導体装置は、パツケージ本体
として、例えばアルミナを主成分としシリカマグ
ネシア、カルシア等の材質を用いた通常のグリー
ンシートプロセスによつて製造されたセラミツク
ベース１を有する。そして、このセラミツクベー
ス１上には半導体素子２を固着するための金属層
３及びこの素子２に形成した微細電極４に対応し
てこれと接続されるパツケージ内部電極５が形成
される。これら金属層３及び内部電極５は、先ず
セラミツクベース１のグリーンシート状態におい
て、各該当箇所にタングステンまたはモリブデン
ペーストを印刷しておき、次にこれを焼成してグ
リーンシート状態から磁器化を達成することによ
り、メタライズペーストの金属化及びセラミツク
ベース１への所望の接合強度を得る。このとき、
本発明にあつては、内部電極５に相当するメタラ
イズは、放射状に形成する電極の外側半分に相当
する部分のみについて行ない、これを外リード部
６とする。外リード部のメタライズ９の外端部は
外部導出ピン７接続用メタライズ８とするが、実
際上両者が区別されるものではない。
尚、このような印刷手法によるメタライズ形成
方法は既に公知であるので（例えば特公昭40−
8458）、ここでは詳細な説明を省略する。
方法は既に公知であるので（例えば特公昭40−
8458）、ここでは詳細な説明を省略する。
ここで、前記金属層としてのメタライズ３及び
他のメタライズ３，８，９の表面にはその後の工
程を進め易くするために、めつき等の手法により
適切な金属で膜１０，１１を形成しておく。適切
な金属としては、ニツケル、クロム、鉄その他
900℃の温度に耐え得るニツケル系金属が好まし
い。
他のメタライズ３，８，９の表面にはその後の工
程を進め易くするために、めつき等の手法により
適切な金属で膜１０，１１を形成しておく。適切
な金属としては、ニツケル、クロム、鉄その他
900℃の温度に耐え得るニツケル系金属が好まし
い。
そして、前記外部導出ピン接続用メタライズ８
部には、外部導出ピン７をベース１上面に起立す
るようにろう付けする。ろう材１２としては、充
分な接合強度が得られると共に、その後の加工工
程における耐熱性を得るために、共晶銀ろうの他
銀または銅を主成分とするろう材が採用される。
部には、外部導出ピン７をベース１上面に起立す
るようにろう付けする。ろう材１２としては、充
分な接合強度が得られると共に、その後の加工工
程における耐熱性を得るために、共晶銀ろうの他
銀または銅を主成分とするろう材が採用される。
次に、前記した内部電極５の中、半導体素子２
の電極４に接続される中心側の部位（ここでは内
リード部１３とする）が形成される。この内リー
ド部１３は、幅寸法が0.05〜0.15mm程度でかつ配
列ピツチが0.1〜0.3mmと極めて微細に形成されて
おり、その外側の一部が前記メタライズ９の内側
一部に重なつてここで互に導通状態となつてい
る。
の電極４に接続される中心側の部位（ここでは内
リード部１３とする）が形成される。この内リー
ド部１３は、幅寸法が0.05〜0.15mm程度でかつ配
列ピツチが0.1〜0.3mmと極めて微細に形成されて
おり、その外側の一部が前記メタライズ９の内側
一部に重なつてここで互に導通状態となつてい
る。
この内リード部１３は導電性を有することは勿
論であるが、その外にセラミツクベース１に接合
強度の強い状態で接着でき、また、素子２の電極
４との接続部材（ワイヤ等）と良好な接合がで
き、さらにメタライズ９との接合部で冶金学的に
安定でかつ耐蝕性に優れていなければならない。
これには、金または銀を材料とすることが考えら
れるが、先ず高価であるという問題があり、また
これは冶金学的にも他の金属と反応しやすくかつ
貴な金属であるため、他の金属との接合部では電
解腐蝕が生じやすく、更にエツチング等の微細加
工がしにくく、融点が高いという種々の問題があ
る。銅系や鉄系の金属はその酸化性のために対象
とはなり得ない。
論であるが、その外にセラミツクベース１に接合
強度の強い状態で接着でき、また、素子２の電極
４との接続部材（ワイヤ等）と良好な接合がで
き、さらにメタライズ９との接合部で冶金学的に
安定でかつ耐蝕性に優れていなければならない。
これには、金または銀を材料とすることが考えら
れるが、先ず高価であるという問題があり、また
これは冶金学的にも他の金属と反応しやすくかつ
貴な金属であるため、他の金属との接合部では電
解腐蝕が生じやすく、更にエツチング等の微細加
工がしにくく、融点が高いという種々の問題があ
る。銅系や鉄系の金属はその酸化性のために対象
とはなり得ない。
種々の検討の結果、本発明ではアルミニウム系
金属を材料として採用した。即ち、素子側接続部
材（金またはアルミニウム）との接続が可能であ
り、メタライズ９のめつき層１１のニツケル系金
属と冶金学的に問題がなく、微細加工が容易であ
る上に融点が低くて蒸着が容易であり、セラミツ
ク等との接合強度が強く、電気伝導度が良くて安
価であることがその理由である。
金属を材料として採用した。即ち、素子側接続部
材（金またはアルミニウム）との接続が可能であ
り、メタライズ９のめつき層１１のニツケル系金
属と冶金学的に問題がなく、微細加工が容易であ
る上に融点が低くて蒸着が容易であり、セラミツ
ク等との接合強度が強く、電気伝導度が良くて安
価であることがその理由である。
このアルミニウム系金属の内リード部１３とし
ての形成方法は、真空蒸着（スパツタリングを含
む）が好ましい。この際、加熱蒸着（100〜300
℃）または蒸着後の水素雰囲気による加熱（300
〜500℃）を行えば、セラミツクとの接合が良好
になることが判明している。また、蒸着後にホト
リソグラフイによつて形状加工を行なうことも可
能であるが、外リード部６との重なり部があるこ
と等から比較的に繁雑な作業となることが考えら
れるので、第４図、第５図に示すようなマスク１
４を利用したマスク蒸着が最も適切な加工法とし
て採用される。
ての形成方法は、真空蒸着（スパツタリングを含
む）が好ましい。この際、加熱蒸着（100〜300
℃）または蒸着後の水素雰囲気による加熱（300
〜500℃）を行えば、セラミツクとの接合が良好
になることが判明している。また、蒸着後にホト
リソグラフイによつて形状加工を行なうことも可
能であるが、外リード部６との重なり部があるこ
と等から比較的に繁雑な作業となることが考えら
れるので、第４図、第５図に示すようなマスク１
４を利用したマスク蒸着が最も適切な加工法とし
て採用される。
このマスク１４は、モリブデン、コバール、鉄
―ニツケル合金等の板をホトリソグラフイ加工を
行ない、内リード部１３に相当するスリツト１５
を形成したものである。また外周一部を折り曲げ
て舌片１６を形成し、この舌片１６を位置合せ用
のガイドとしかつその弾力性を利用してセラミツ
クベースに嵌着している。セラミツクベース１に
は寸法公差があるために、内リード部１３と外リ
ード部６との間で位置ずれが生じるおそれがある
が、内リード部１３の幅を外リード部に対して充
分細く設計しておけば多少のずれは吸収できる。
しかしながら、前記舌片１６の弾性作用によりマ
スク１４を常にセラミツクベース１の中心にセツ
トさせ、位置ずれを最少に抑えることもできる。
このように、ホトリソグラフイにてマスクを作る
ことにより、厚さ0.1mmのマスクであれば0.1mm幅
のマスクスリツト加工は容易であり、0.05mm厚の
マスクであれば0.05mm幅のマスクスリツトは容易
である。
―ニツケル合金等の板をホトリソグラフイ加工を
行ない、内リード部１３に相当するスリツト１５
を形成したものである。また外周一部を折り曲げ
て舌片１６を形成し、この舌片１６を位置合せ用
のガイドとしかつその弾力性を利用してセラミツ
クベースに嵌着している。セラミツクベース１に
は寸法公差があるために、内リード部１３と外リ
ード部６との間で位置ずれが生じるおそれがある
が、内リード部１３の幅を外リード部に対して充
分細く設計しておけば多少のずれは吸収できる。
しかしながら、前記舌片１６の弾性作用によりマ
スク１４を常にセラミツクベース１の中心にセツ
トさせ、位置ずれを最少に抑えることもできる。
このように、ホトリソグラフイにてマスクを作る
ことにより、厚さ0.1mmのマスクであれば0.1mm幅
のマスクスリツト加工は容易であり、0.05mm厚の
マスクであれば0.05mm幅のマスクスリツトは容易
である。
そして、このマスク１４を、第６図に示すよう
に、外部導出ピン７を覆うラツパ状のマスク１７
と組合わせて蒸着を行なうのである。
に、外部導出ピン７を覆うラツパ状のマスク１７
と組合わせて蒸着を行なうのである。
なお、アルミニウム蒸着の接合強度をさらに向
上する手法としては、チタン又はクロムを0.01〜
0.5μm厚に下地蒸着すればよく、必要に応じて採
用できる。内リード部１３の厚さとしては、導体
として良好な機能を有する厚さ0.5〜4μmが適当
な範囲である。
上する手法としては、チタン又はクロムを0.01〜
0.5μm厚に下地蒸着すればよく、必要に応じて採
用できる。内リード部１３の厚さとしては、導体
として良好な機能を有する厚さ0.5〜4μmが適当
な範囲である。
以上でペースが完成されるのであり、半導体素
子２はペース中央に形成したメタライズ３に接合
され、ワイヤ１８によつて素子電極４と内部電極
５の内リード部１３の間が接続される。さらに、
素子２を保護すべくセラミツクキヤツプ１９を接
合剤にてセラミツクベース１上面に接着封止して
いるのである。例えば、素子の接合剤としてはエ
ポキシペースト、ワイヤの材質にはアルミニウム
線、そして封止接合剤にはエポキシ等が最適であ
る。
子２はペース中央に形成したメタライズ３に接合
され、ワイヤ１８によつて素子電極４と内部電極
５の内リード部１３の間が接続される。さらに、
素子２を保護すべくセラミツクキヤツプ１９を接
合剤にてセラミツクベース１上面に接着封止して
いるのである。例えば、素子の接合剤としてはエ
ポキシペースト、ワイヤの材質にはアルミニウム
線、そして封止接合剤にはエポキシ等が最適であ
る。
したがつて、このように構成した半導体装置で
は、外部導出ピンを利用して装置を図外の基板に
実装すると、素子２を直接取着したセラミツクベ
ース１の下面が、これまでのように実装基板に近
接することなく露呈されるので、この下面からの
熱放散の効果が極めて優れたものになる。この場
合、第２図に仮想線で示すようにセラミツクベー
ス下面に放熱体２０や放熱フインを一体に形成す
れば、効果は更に向上する。
は、外部導出ピンを利用して装置を図外の基板に
実装すると、素子２を直接取着したセラミツクベ
ース１の下面が、これまでのように実装基板に近
接することなく露呈されるので、この下面からの
熱放散の効果が極めて優れたものになる。この場
合、第２図に仮想線で示すようにセラミツクベー
ス下面に放熱体２０や放熱フインを一体に形成す
れば、効果は更に向上する。
第７図乃至第９図は他の実施例を示している。
この実施例は、素子２を取着するセラミツクベー
ス１の中央部１ａの厚さを薄く形成し、素子２か
らの発熱をセラミツクベースを通してすみやかに
ベース下面に伝達させ、下面や放熱フイン２０か
ら放散させようとするものである。
この実施例は、素子２を取着するセラミツクベー
ス１の中央部１ａの厚さを薄く形成し、素子２か
らの発熱をセラミツクベースを通してすみやかに
ベース下面に伝達させ、下面や放熱フイン２０か
ら放散させようとするものである。
なお、この実施例ではセラミツクベース１の周
辺を厚肉に形成して外部導出ピン７を立設してい
るため、第９図に示すように、外リード部６はセ
ラミツクベース１の積層形成時に部位１ｂと１ｃ
の間にメタライズ形成している。このとき、外部
導出ピン７の接続用メタライズ８と外リード部６
とは、部位１ｃに形成したスルーホールメタライ
ズ２２によつて接続している。スルーホールメタ
ライズ２２は、部位１ｃがグリーンシートの状態
のときに孔を形成し、ペーストをこの孔内に注入
することによつて行なつている。
辺を厚肉に形成して外部導出ピン７を立設してい
るため、第９図に示すように、外リード部６はセ
ラミツクベース１の積層形成時に部位１ｂと１ｃ
の間にメタライズ形成している。このとき、外部
導出ピン７の接続用メタライズ８と外リード部６
とは、部位１ｃに形成したスルーホールメタライ
ズ２２によつて接続している。スルーホールメタ
ライズ２２は、部位１ｃがグリーンシートの状態
のときに孔を形成し、ペーストをこの孔内に注入
することによつて行なつている。
さらに他の実施例としては、外リード部をセラ
ミツクベースの側面にまで延長形成した上で、こ
れを外部導出ピン接続用メタライズとし、外部導
出ピンをセラミツクベースの側面においてこのメ
タライズに接続するようにしてもよい。勿論、外
部導出ピンはベースの上面側に向けて接続する。
ミツクベースの側面にまで延長形成した上で、こ
れを外部導出ピン接続用メタライズとし、外部導
出ピンをセラミツクベースの側面においてこのメ
タライズに接続するようにしてもよい。勿論、外
部導出ピンはベースの上面側に向けて接続する。
以上のように本発明の半導体装置はパツケージ
内部電極を印刷手法にて形成した外リード部と、
蒸着等によつて形成した内リード部とで構成して
いるので、高集積化された半導体素子の電極の微
細配列ピツチや電極幅に夫々対応した微細電極を
得ることができ、高集積半導体素子のパツケージ
を実現できると共に、外部導出ピンをセラミツク
パツケージの上面方向に突設しているので、素子
を直接取着しているパツケージ下面を露呈でき、
特に高集積化に伴なつて増大する発熱を有効に放
散させることができる。
内部電極を印刷手法にて形成した外リード部と、
蒸着等によつて形成した内リード部とで構成して
いるので、高集積化された半導体素子の電極の微
細配列ピツチや電極幅に夫々対応した微細電極を
得ることができ、高集積半導体素子のパツケージ
を実現できると共に、外部導出ピンをセラミツク
パツケージの上面方向に突設しているので、素子
を直接取着しているパツケージ下面を露呈でき、
特に高集積化に伴なつて増大する発熱を有効に放
散させることができる。
第１図は本発明の半導体装置の一部破断平面
図、第２図は第１図の―線に沿う断面図、第
３図は第２図の一部拡大図、第４図はマスクの平
面図、第５図は第４図の―線に沿う断面図、
第６図はマスクの使用状態を示す断面図、第７図
は他の実施例のキヤツプを外した状態の平面図、
第８図は第７図の―線断面図、第９図は第８
図の一部拡大図である。 １……セラミツクベース、２……半導体素子、
４……素子電極、５……内部電極、６……外リー
ド部、７……外部導出ピン、８，９……メタライ
ズ、１３……内リード部、１４……マスク、１９
……キヤツプ、２０……冷却フイン。
図、第２図は第１図の―線に沿う断面図、第
３図は第２図の一部拡大図、第４図はマスクの平
面図、第５図は第４図の―線に沿う断面図、
第６図はマスクの使用状態を示す断面図、第７図
は他の実施例のキヤツプを外した状態の平面図、
第８図は第７図の―線断面図、第９図は第８
図の一部拡大図である。 １……セラミツクベース、２……半導体素子、
４……素子電極、５……内部電極、６……外リー
ド部、７……外部導出ピン、８，９……メタライ
ズ、１３……内リード部、１４……マスク、１９
……キヤツプ、２０……冷却フイン。
Claims (1)
- 【特許請求の範囲】 １ 対向する２つの主面を有し、その平面形状が
略正方形のセラミツクベースと、前記セラミツク
ベースの前記略正方形の前記主面の一方の主面の
中央部に固定された半導体ペレツトと、前記一方
の主面において前記半導体ペレツトの周辺部近傍
から前記一方の主面の外周に向かつて略放射状に
形成された蒸着リード配線であつて、前記蒸着リ
ード配線の材料はアルミニウム系金属からなり、
前記セラミツクベースの前記一方の主面の外周部
には前記セラミツクベースに対して起立して設け
られる外部導出ピンと電気的接続するためのメタ
ライズ層が形成されてなり、前記蒸着リード配線
の外周側端部は前記メタライズ層上に重なるよう
に形成され、前記蒸着リード配線のペレツト側端
部は前記半導体ペレツトの素子電極とアルミニウ
ム材料よりなるワイヤにより電気的接続されてな
ることを特徴とする半導体装置。 ２ 前記外部導出ピンは前記セラミツクパツケー
ジの前記一方の主面に対して起立してろう付され
ていることを特徴とする特許請求の範囲第１項記
載の半導体装置。 ３ 前記一方の主面の中央部には半導体ペレツト
を載置するための窪みが形成されてなることを特
徴とする特許請求の範囲第１項記載の半導体装
置。 ４ 前記主面の他方の主面には放熱手段が設けら
れてなることを特徴とする特許請求の範囲第１項
乃至第３項のいずれか１つに記載された半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3159080A JPS56129354A (en) | 1980-03-14 | 1980-03-14 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3159080A JPS56129354A (en) | 1980-03-14 | 1980-03-14 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56129354A JPS56129354A (en) | 1981-10-09 |
| JPH0113226B2 true JPH0113226B2 (ja) | 1989-03-03 |
Family
ID=12335397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3159080A Granted JPS56129354A (en) | 1980-03-14 | 1980-03-14 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56129354A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010762A (ja) * | 1983-06-30 | 1985-01-19 | Sumitomo Special Metals Co Ltd | 複合ピン |
| JPS6477150A (en) * | 1988-07-25 | 1989-03-23 | Hitachi Ltd | Manufacture of semiconductor device |
-
1980
- 1980-03-14 JP JP3159080A patent/JPS56129354A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56129354A (en) | 1981-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0294532A (ja) | 半導体パッケージ及びそれを用いたコンピュータ | |
| JPH0936186A (ja) | パワー半導体モジュール及びその実装方法 | |
| JPS6337496B2 (ja) | ||
| JP6423141B2 (ja) | 発光素子搭載用部品および発光装置 | |
| JPS637030B2 (ja) | ||
| JPH0113226B2 (ja) | ||
| JPS6318648A (ja) | 窒化アルミニウム回路基板 | |
| JPH083009Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH08148647A (ja) | 半導体装置 | |
| JPS5819385B2 (ja) | ロウヅケホウホウ | |
| JPS6258533B2 (ja) | ||
| JPS6220701B2 (ja) | ||
| JP2735920B2 (ja) | インバータ装置 | |
| JPS6258534B2 (ja) | ||
| JPS6318335B2 (ja) | ||
| JPH0610695Y2 (ja) | 半導体素子収納用パッケージ | |
| JPS595977Y2 (ja) | 集積回路の塔載装置 | |
| JP3847220B2 (ja) | 配線基板 | |
| JPS60178655A (ja) | リ−ドフレ−ム | |
| JP2764340B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0258257A (ja) | リード付き半導体パッケージ | |
| JPH08181001A (ja) | 面実装用チップ抵抗器とその面実装方法 | |
| JP3881542B2 (ja) | 配線基板 | |
| JP2515051Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH0427172Y2 (ja) |