JPH03213826A

JPH03213826A - 液晶表示素子およびその製造方法

Info

Publication number: JPH03213826A
Application number: JP2261322A
Authority: JP
Inventors: Eiji Mizobata; 英司溝端
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-11-27
Filing date: 1990-09-28
Publication date: 1991-09-19
Anticipated expiration: 2012-12-03
Also published as: JP2684835B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、非線形抵抗素子を用いた薄膜二端子素子型ア
クティブマトリクス液晶表示素子におよびその製造方法
に関する。

（従来の技術）近年ツィステッド・ネマチック型（ＴＮ型）を中心とし
た液晶表示素子（ＬＣＤ）の応用が発展し、腕時計や電
卓の分野で大量に用いられている。それに加え、文字図
形等の任意の表示が可能なマトリクス型も使われ始めて
いる。この画素をマトリクス状に配したマトリクス型Ｌ
ＣＤの応用分野を広げるためには、表示容量の増大が必
要である。しかし、従来のＬＣＤの電圧−透過率特性の
立上がりはあまり急峻ではないので、表示容量を増加さ
せるためにマルチプレックス駆動の走査本数を増加させ
ると、選択画素と非選択画素との各々にかかる実効電圧
比は低下し、選択がその透過率低下と非選択画素の透過
率増加というクロストークが生じる（偏光板をパラレル
に配置したノーマリブラックの場合）。その結果、表示
コントラストが著しく低下し、ある程度のコントラスト
が得られる視野角も狭くなり、従来のＬＣＤでは、走査
本数は６０本ぐらいが高画質の限界である。最近、スー
パー・ツィステッド・ネマチック型（ＳＴＮ型）といわ
れるものがあるが、コントラストはＴＮ型よりも優れて
いるものの応答が遅いという大きな欠点がある。

このマトリクス型ＬＣＤの表示容量を大幅に増加させる
ために、ＬＣＤの各画素にスイッチング画素を直列に配
置したアクティブマトリクスＬＣＤが提案されている。

これまでに発表されたアクティブマトリクスＬＣＤの試
作品のスイッチング素子には、アモルファスＳｉやポリ
Ｓｉを半導体材料とした薄膜トランジスタ素子（ＴＰＴ
）が多く用いられている。

また一方では、製造及び構造が比較的簡単であるため、
製造工程が簡略化でき、高歩留り、低コスト化が期待さ
れる薄膜二端子素子（以下ＴＦＤと略す）を用いたアク
ティブマトリクスも注目されている。このＴＦＤは回路
的には非線形抵抗素子である。

このような薄膜二端子素子型アクティブマトリクスＬＣ
］）（以下ＴＦＤ−ＬＣＤと略す）において−香臭用化
に近いと考えられているＬＣＤはＴＦＤに金属−非線形
抵抗体−金属構造を有する素子（以下ＭＩＭ素子または
ＭＩＭど略す）を用いたＬＣＤ（以下ＭＩＭ−ＬＣＤと
略す）である。ＭＩＭのようなＴＦＤを液晶と直列に接
続することにより、ＴＦＤの電圧−電流特性の高非線形
により、ＴＦＤ−液晶の電圧−透過率変化特性の立上が
りは急峻になり、液晶表示素子の走査本数を大幅に増や
すことが可能になる。このＴＦＤ−ＬＣＤの等価回路を
第１３図に示す。

ＭＩＭ素子において、最も重要な材料は非線形抵抗体の
材料である。最も知られている非線形抵抗体材料として
は酸化タンタルが知られている。このようなＭＩＭを用
いたＬＣＤの従来例は、論文では、例えば、Ｄ、Ｒ，Ｂ
ａｒａｆｆ、　ｅｔ　ａｌ、、　”Ｔｈｅ　Ｏｐｔｉｍ
ｉｚａｔｉｏｎＥｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ、ｖ
ｏｌ、ＥＤ−２８，ｐｐ７３６−７３９　（１９８１）
、及び、両角伸冶、他、著２５０Ｘ２５４０画素のラテ
ラルＭＩＭ−ＬＣＤテレビジョン学会技術報告（ＩＰＤ
８３−８）、ｐ３９−４４．１９８３年１２月発行）に
代表的に示される。

このようなＭＩＭ素子を大容量のデイスプレィに適用す
るときに要求される特性は、素子を流れる電流（Ｉ）と
印加電圧（■）をＩ＝Ａ−Ｖａ（ａは定数）と表したと
きの非線形係数ａが大きいこと、電流電圧特性が印加電
圧の極性に無関係に正負対称であること及びＭＩＭ素子
の容量が小さいことである。ところが、非線形抵抗体と
して酸化タンタルを用いたＭＩＭ素子は対称性は良いが
非線形係数が５〜６とそれほど大きくなく、また誘電率
も大きいため素子容量が大きい等の欠点を有している。

そこで、誘電率の小さい窒化シリコンがＭＩＭ素子用非
線形抵抗体として開発・されている。例えば、Ｍ、　５
ｕｚｕｋｉ　ｅｔ　ａｌ“Ａ　Ｎｅｗ　Ａｃｔｉｖｅ　
Ｄｉｏｄｅ　ＭａｔｒｉｘＬＣＤ　ｕｓｉｎｇ　Ｏｆｆ
−ｓｔｏｉｃｈｉｏｍｅｔｒｉｃ　ＳｉＮｘ　Ｌａｙｅ
ｒ”Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　ｔｈｅ　ＳＩＤ、
　Ｖｏｌ、２８　ｐｌｏｌ−１０４，１９８７を参照。

これらの文献に示された従来型のＭＩＭ−ＬＣＤの構造
を次に示す。窒化シリコン系ＭＩＭ素子を用いた構造の
断面図を第１４図に示し、ＭＩＭ素子が形成されている
基板の平面図を第１５図に示し、ＭＩＭ−ＬＣＤの一部
の透視構造平面図を第１６図に示す。

第１４図は、画素接続電極１１を下部電極とし、その上
に非線形抵抗体３の窒化シリコンが成膜され、リード電
極４が上部電極として成膜されている。また、画素電極
５は画素接続電極１１と接続されている。一方、第１６
図に示すようにリード電極４は液晶セルの外まで引出さ
れ、駆動回路に接続される。

対向透明電極９は、リード電極４と直交し、画素電極５
にほぼ対応する幅でストライプ状にパターン化され、駆
動回路に接続される。リード電極４は第１３図に示ずデ
ータ電極１２または走査電極１５のいずれか一方に対応
し、対向透明電極９はデータ電極１２または走査電極１
５の残りに対応する。詳細は上記の文献に記載されてい
る。

（発明が解決しようとする）本発明の分野である薄膜二端子型アクティブマトリクス
液晶表示素子はＴＦＴ型アクティブマトリクス液晶表示
素子に比べ構造が簡単なため作製が容易であり、さらに
単純マトリクス液晶表示素子に比べ大容景の表示ができ
ることで注目されている。

しかし、従来の薄膜二端子素子では非線形抵抗体の深さ
方向で膜質が異なっていたり、上部電極と下部電極とで
非線形抵抗体との界面の状態が異なっていることにより
印加電圧の正と負で電流値が異なり、電流−電圧特性が
対称でないという課題があった。このことは、フリッカ
及び液晶の劣化の原因の一つとなっていた。特に工程数
を減らすために上下の電極のどちらかを画素電極の形成
と同時に形成すると、非線形抵抗体と上部電極、下部電
極との界面状態が異なるため、電流−電圧特性の対称性
は著しく失われるという課題があった。

本発明の目的は、工程数を少なくしても電流−電圧特性
を対称にし、前記フリッカ及び液晶の劣化の原因をなく
した薄膜二端子素子型液晶表示素子とその製造方法を提
供することにある。

（課題を解決するための手段）本願発明は、上記課題を解決するために以下の（１）〜
（４）の構成をとる。

（１）非線形抵抗素子を介してリード電極を画素電極と
が接続されてなる下部基板と、前記画素電極と対応して
対向透明電極を設けた上部基板と、この上下部基板に挾
まれた液晶とからなる液晶表示素子において、同一の前
記非線形抵抗素子を２個同一平面上に設け、かつその非
線形抵抗素子の上部電極または下部電極どうしを接続し
、他端をリード電極と画素電極にそれぞれ接続すること
により２個の非線形抵抗素子を直列に設けたことを特徴
とする液晶表示素子。

（２）請求項１記載の液晶表示素子の製造方法であって
、下部絶縁性基板上に前記リード電極と前記非線形抵抗
素子の下部電極とを同時に成膜パターン化し、前記下部
電極上に非線形抵抗体を形成し、前記画素電極と前記非
線形抵抗素子の上部電極とを同時に成膜パターン化して
前記下部基板を形成する工程と、前記下部基板と前記上
部基板とを対向して張合わせ、液晶を注入する工程とか
らなることを特徴とする液晶表示素子の製造方法。

（３）請求項１記載の液晶表示素子の製造方法であって
、下部絶縁性基板上に前記画素電極と前記非線形抵抗素
子の下部電極とを同時に成膜パターン化し、前記下部電
極上に非線形抵抗体を形成し、前記リード電極と、前記
非線形抵抗素子の上部電極とを同時に成膜パターン化し
て前記下部基板を形成する工程と、前記下部基板と前記
上部基板とを対向して張合わせ、液晶を注入する工程と
からなることを特徴とする液晶表示素子の製造方法。

（４）同一の、非線形抵抗体を上下２つの電極で挟んだ
２端子の非線形抵抗素子を２個同一平面上に設け、かつ
その非線形抵抗素子の上部電極どうしを接続し、下部電
極をリード電極と画素電極にそれぞれ接続することによ
り２個の非線形抵抗素子及び画素電極を直列に設けた下
部基板と、前記画素電極と対応して対向透明電極を設け
た上部基板と、この上下部基板に挟まれた液晶とからな
る液晶表示素子の製造方法であって、前記下部絶縁性基
板上に前記非線形抵抗素子の下部電極と前記リード電極
と前記画素電極とを同時に成膜パターン化し、その上に
非線形抵抗体と前記上部電極用膜とを成膜し、上部電極
をパターン形成した後その上部電極のパターンを用いて
前記非線形抵抗体をパターン化して前記下部基板を形成
する工程と、前記下部基板と前記上部基板とを対向して
張合わせ、液晶を注入する工程とからなることを特徴と
する液晶表示素子の製造方法。

（作用）本発明における薄膜二端子素子型アクティブマトリクス
液晶素子をその１画素の一例を示した第１図及び第２図
に基づいて説明する。

薄膜二端子素子の構造は下部電極として薄膜二端子素子
接続電極２を用いている。この薄膜二端子素子接続電極
２の上に非線形抵抗体３を設け、その上に下部電極と直
交する形で下部電極の両端にリード電極４と画素電極５
を下部電極との交差面積を同一にするように形成してい
る。さらにリード線接続電極６はリード電極４と接続し
ている。これにより、２つの薄膜二端子素子と画素電極
が直列に接続された構造になっている。しかも、電流の
流れが正負どちらの場合でも、上部電極、非線形下部電
極、非線形抵抗体、上部電極となり電流−電圧特性が対
称となる。

このように本薄膜二端子素子型アクティブマトノクス液
晶表示素子は、１つずつの薄膜二端子素子では非線形抵
抗体の深さ方向で膜質が異なっていたり、」二部電極と
下部電極とで非線形抵抗体との界面の状態が異なってい
たとしても、前記のようにして２つの薄膜二端子素子を
接続することにより印加電圧の正と負で電流値が異なる
ことはないので、電流−電圧特性の非対称が原因で起こ
るフリッカ及び液晶の劣化をなくすことができる。

以上のように電極と非線形抵抗体との界面状態によらず
対称な特性が得られるので、上下の電極のどちらかを画
素電極と同時に形成しても電流・電圧特性は対称に保た
れる。したがって、従来は４回必要であった成膜回数を
３回と減らすことができる。

（実施例）以下に本発明の実施例について図面を参照して詳細に説
明する。

実施例１第１図および第２図は、本実施例により得られる薄膜二
端子素子を用いたアクティブマトリクスＬＣＤの１画素
の断面図およびその下部基板面上の平面図である。下部
ガラス基板１を５ｉ０２等のガラス保護膜で被膜するこ
とも多いが、不可欠なものではないので省略することも
でき、本実施例では、省略している。まず下部電極とし
てＣｒを３００から６００Ａ程度形成し、通常のフォト
リソグラフィ法により、薄膜二端子素子の下部電極とな
る薄膜二端子素子接続電極２を形成する（第２図参照）
。

次に非線形抵抗体３としてＳｉＨ４ガスとＮ２ガスを用
いてグロー放電分解法により窒化シリコン層を８００人
から２０００人程度形成する。続いて上部電極としてＣ
ｒを１００ＯＡ形成し、フォトリソグラフィ法によりパ
ターン化し、リード電極４と画素接続電極５となる。そ
の後窒化シリコンをフォトリソグラフィ法により第２図
３に示す非線形抵抗体の形状にパターン化する。

さらに画素電極６として酸化インジウム−スズ（通常Ｉ
ＴＯとよばれている）とパターン化形成する。

上部ガラス基板上にＩＴＯ膜を形成、パターン化し、対
向透明電極９とした。これは第１４図に示した従来例の
薄膜二端子素子型アクティブマトリクス液晶パネルと同
様であり、また通常の単純マトリクスＬＣＩ）ともほと
んど同一である。下部ガラス基板１と上部ガラス基板１
０とは配向処理をほどこした後ガラスファイバ等のスペ
ーサを介して張合わされ、通常のエポキシ系接着剤によ
りシールした。

セル厚は５μｍとした。

その後ＴＮ型液晶を注入し液晶層８とした。これを封止
して薄膜二端子素子型アクティブマトリクス液晶素子を
完成した。

実施例２下部電極としてＴａを用い、パターン化後さらにＴａを
３００〜８００人スパッタし、その後陽極酸化法により
酸化タンタルとして非線形抵抗体３とした以外は、実施
例１と同様に試作した。

実施例３第１７図に示したように、下部電極をリード電極４と画
素接続電極５、上部電極を薄膜二端子接続電極２とした
以外は実施例１と同様に試作した。これにより実施例１
とまったく同じ効果が得られた。

実施例４第１７図に示したように、下部電極をリード電極４と画
素接続電極５、上部電極を薄膜二端子素子接続電極２と
した以外は実施例２と同様に試作した。これにより実施
例２とまったく同じ効果が得られた。

実施例１．３では非線形抵抗体を窒化シリコンに限った
が、この他シリコンカーバイトや酸化シリコンなどでも
同様な効果が得られた。

実施例Ｃ第３図および第４図により説明する。実施例１と同様に
下部電極としてＣｒを３００から１００ＯＡ程度形成し
、通常のフォトリソグラフィ法により、薄膜二端子素子
の下部電極となる薄膜二端子素子接続電極２及びリード
電極４になる。

次に実施例１と同様に非線形抵抗体３として窒化シリコ
ン層を形成し、フォトリソグラフィ法によりパターン化
する。続いて上部電極として酸化インジウム−スズ（通
常ＩＴＯとよばれている）をａｏｏＡから６０ＯＡ形成
し、フォトリソグラフィ法によりパターン化し、画素電
極５及びリード線接続電極６とする。

実施例１と同様に上部ガラス基板１０を形成し、下部ガ
ラス基板１と上部ガラス基板１０とを張合わし、通常の
エポキシ系接着剤によりシールした。セル厚は５□ｎｌ
とした。

実施例６第５図および第６図は、発明の第６の実施例により得ら
れる薄膜二端子素子を用いたアクティブマトリクスＬＣ
Ｄの１画素の断面図およびその下部基板面上の平面図で
ある。実施例１同様に５ｉ０２等のガラス保護層は省略
している。まず下部電極としてＣｒを３００から１００
ＯＡ程度形成し、通常のフォトリソグラフィ法により、
薄膜二端子素子の下部電極となるリード電極４及び画素
接続電極１１になる。

次に非線形抵抗体３としてＳｉＨ４ガスとＮ２ガスを用
いてグロー放電分解法により窒化シリコン層を８００人
から２０００Ａ程度形成し、フォトリソグラフィ法によ
りパターン化する。続いて上部電極としてＩＴＯを３０
ＯＡから６０ＯＡ形成し、フォトリソグラフィ法により
パターン化し、薄膜二端子素子接続電極２及び画素電極
５となる。

前記下部ガラス基板１上のパターン以外は実施例１と同
様に試作した。

実施例７第７図および第８図は、本発明の第７の実施例により得
られる薄膜二端子素子を用いたアクティブマトリクスＬ
ＣＤの１画素の断面図およびその下部基板面上の平面図
である。実施例１同様に５ｉ０２等のガラス保護層は省
略している。まず下部電極としてＩＴＯを３００から６
００Ａ程度形成し、通常のフォトリソグラフィ法により
、薄膜二端子素子の下部電極となる薄膜二端子素子接続
電極２及び画素電極５になる。

次に非線形抵抗体３としてＳｉＨ４ガスとＮ２ガスを用
いてグロー放電分解法により窒化シリコン層を８００人
から２０００Ａ程度形成し、フォトリングラフィ法によ
りパターン化する。続いて上部電極としてＣｒを５０Ｏ
Ａか１ｏｏｏＡ形成し、フォトリソグラフィ法によりパ
ターン化し、リード電極４及び画素接続電極１１となる
。

実施例８第９図および第１０図は、本発明の実施例８により得ら
れる薄膜二端子素子を用いたアクティブマトリクスＬＣ
Ｄの１画素の断面図およびその下部基板面上の平面図で
ある。実施例１同様に５ｉ０２等のガラス保護層は省略
している。まず下部電極としてＩＴＯを３００から６０
０人程変形成し、通常のフォトリソグラフィ法により、
薄膜二端子素子の下部電極となる画素電極５及びリード
線接続電極６になる。

次に非線形抵抗体３としてＳｉＨ４ガスとＮ２ガスを用
いてグロー放電分解法により窒化シリコン層を８００人
から２０００Ａ程度形成し、フォトリソグラフィ法によ
りパターン化する。続いて上部電極としてＣｒを５０Ｏ
Ａか１ｏｏｏＡ形成し、フォトリソグラフィ法によりパ
ターン化し、薄膜二端子素子接続電極２及びリード電極
４となる。

実施例９第１１図および第１２図は、本発明の実施例９により得
られる薄膜二端子素子を用いたアクティブマトリクスＬ
ＣＤの１画素の断面図およびその下部基板面上の平面図
である。実施例１同様に５ｉ０２等のガラス保護層は省
略している。まず下部電極としてＩＴＯを３００から６
００人程変形成し、通常のフォトリソグラフィ法により
、薄膜二端子素子の下部電極となる画素電極５及びリー
ド電極４になる。

次に非線形抵抗体３としてＳｉＨ４ガスとＮ２ガスを用
いてグロー放電分解法により窒化シリコン層を８００人
から２０００Ａ程度形成する。続いて上部電極としてＣ
ｒを５０ＯＡから１ｏｏｏＡ形成し、フォトリソグラフ
ィ法によりＣｒ及び窒化シリコン層を同一マスクで連続
してパターン化し、薄膜二端子素子接続電極２及びリー
ド電極４となる。

以上の実施例では非線形抵抗体として窒化シリコン、酸
化タンタルを用いたが、この他シリコンカーバイドや酸
化シリコンなどでも同様な効果が得られた。

（発明の効果）本発明を適用するならば３回の成膜で画素電極とノード
電極に挾まれた２つの薄膜二端子素子の電流−電圧特性
を対称にすることができた。これにより、薄膜二端子素
子の電球−電圧特性の非対称が原因で起こるフリッカが
起こらなくなり、さらに、液晶にＤＣバイアスがかかる
ことがなくなり、液晶の劣化をふせぐことができた。

【図面の簡単な説明】

第１図、第３図、第５図、第７図、第９図、第１１図、
第１７図は本発明による薄膜二端子素子型アクティブマ
トリクス液晶素子の実施例の断面図であり、第２図、第
４図、第６図、第８図、第１０図、第１２図は本発明の
実施例の平面図である。第１３図はＴＦＤ−ＬＣＤの一
般的な等価回路を示す図である。第１４図、第１５図、
第１６図は従来の薄膜二端子素子型アクティブマトリク
ス液晶素子の例を示した図である。ｌ・・・下部ガラス電極、２・・・薄膜二端子素子接続
電極、３・・・非線形抵抗体、４．・・リード電極、５
・・・画素電極、６・・・リード線接続電極、７・・・
配向膜、８・・・液晶層、９・・・対向透明電極、１０
・・・上部ガラス電極、１１・・・画素接続電極、１２
・・・データ電極、１３・・・非線形抵抗素子、１４・
、。

Claims

【特許請求の範囲】

（１）非線形抵抗素子を介してリード電極と画素電極と
が接続されてなる下部基板と、前記画素電極と対応して
対向透明電極を設けた上部基板と、この上下部基板に挟
まれた液晶とからなる液晶表示素子において、同一の前
記非線形抵抗素子を２個同一平面上に設け、かつその非
線形抵抗素子の上部電極または下部電極どうしを接続し
、他端をリード電極と画素電極にそれぞれ接続すること
により２個の非線形抵抗素子を直列に設けたことを特徴
とする液晶表示素子。
（２）請求項１記載の液晶表示素子の製造方法であって
、下部絶縁性基板上に前記リード電極と前記非線形抵抗
素子の下部電極とを同時に成膜パターン化し、前記下部
電極上に非線形抵抗体を形成し、前記画素電極と前記非
線形抵抗素子の上部電極とを同時に成膜パターン化して
前記下部基板を形成する工程と、前記下部基板と前記上
部基板とを対向して張合わせ、液晶を注入する工程とか
らなることを特徴とする液晶表示素子の製造方法。
（３）請求項１記載の液晶表示素子の製造方法であって
、下部絶縁性基板上に前記画素電極と前記非線形抵抗素
子の下部電極とを同時に成膜パターン化し、前記下部電
極上に非線形抵抗体を形成し、前記リード電極と、前記
非線形抵抗素子の上部電極とを同時に成膜パターン化し
て前記下部基板を形成する工程と、前記下部基板と前記
上部基板とを対向して張合わせ、液晶を注入する工程と
からなることを特徴とする液晶表示素子の製造方法。
（４）同一の、非線形抵抗体を上下２つの電極で挟んだ
２端子の非線形抵抗素子を２個同一平面上に設け、かつ
その非線形抵抗素子の上部電極どうしを接続し、下部電
極をリード電極と画素電極にそれぞれ接続することによ
り２個の非線形抵抗素子及び画素電極を直列に設けた下
部基板と、前記画素電極と対応して対向透明電極を設け
た上部基板と、この上下部基板に挟まれた液晶とからな
る液晶表示素子の製造方法であって、前記下部絶縁性基
板上に前記非線形抵抗素子の下部電極と前記リード電極
と前記画素電極とを同時に成膜パターン化し、その上に
非線形抵抗体と前記上部電極用膜とを成膜し、上部電極
をパターン形成した後その上部電極のパターンを用いて
前記非線形抵抗体をパターン化して前記下部基板を形成
する工程と、前記下部基板と前記上部基板とを対向して
張合わせ、液晶を注入する工程とからなることを特徴と
する液晶表示素子の製造方法。