JP2684835B2 - 液晶表示素子およびその製造方法 - Google Patents
液晶表示素子およびその製造方法Info
- Publication number
- JP2684835B2 JP2684835B2 JP26132290A JP26132290A JP2684835B2 JP 2684835 B2 JP2684835 B2 JP 2684835B2 JP 26132290 A JP26132290 A JP 26132290A JP 26132290 A JP26132290 A JP 26132290A JP 2684835 B2 JP2684835 B2 JP 2684835B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- linear resistance
- substrate
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、非線形抵抗素子を用いた薄膜二端子素子型
アクティブマトリスク液晶表示素子におよびその製造方
法に関する。
アクティブマトリスク液晶表示素子におよびその製造方
法に関する。
（従来の技術） 近年ツイステッド・ネマチック型（TN型）を中心とし
た液晶表示素子（LCD）の応用が発展し、腕時計や電卓
の分野で大量に用いられている。それに加え、文字図形
等の任意の表示が可能なマトリクス型も使われ始めてい
る。この画素をマトリクス状に配したマトリスク型LCD
の応用分野を広げるためには、表示容量の増大が必要で
ある。しかし、従来のLCDの電圧−透過率特性の立上が
りはあまり急峻ではないので、表示容量を増加させるた
めにマルチプレックス駆動の走査本数を増加させると、
選択画素と非選択画素との各々にかかる実効電圧比は低
下し、選択がその透過率低下と非選択画素の透過率増加
というクロストークが生じる（偏光板をパラレルに配置
したノーマリブラックの場合）。その結果、表示コント
ラストが著しく低下し、ある程度のコントラストが得ら
れる視野角も狭くなり、従来のLCDでは、走査本数は60
本ぐらいが高画質の限界である。最近、スーパー・ツイ
ステッド・ネマチック型（STN型）といわれるものがあ
るが、コントラストはTN型よりも優れているものの応答
が遅いという大きな欠点がある。
た液晶表示素子（LCD）の応用が発展し、腕時計や電卓
の分野で大量に用いられている。それに加え、文字図形
等の任意の表示が可能なマトリクス型も使われ始めてい
る。この画素をマトリクス状に配したマトリスク型LCD
の応用分野を広げるためには、表示容量の増大が必要で
ある。しかし、従来のLCDの電圧−透過率特性の立上が
りはあまり急峻ではないので、表示容量を増加させるた
めにマルチプレックス駆動の走査本数を増加させると、
選択画素と非選択画素との各々にかかる実効電圧比は低
下し、選択がその透過率低下と非選択画素の透過率増加
というクロストークが生じる（偏光板をパラレルに配置
したノーマリブラックの場合）。その結果、表示コント
ラストが著しく低下し、ある程度のコントラストが得ら
れる視野角も狭くなり、従来のLCDでは、走査本数は60
本ぐらいが高画質の限界である。最近、スーパー・ツイ
ステッド・ネマチック型（STN型）といわれるものがあ
るが、コントラストはTN型よりも優れているものの応答
が遅いという大きな欠点がある。
このマトリクス型LCDの表示容量を大幅に増加させる
ために、LCDの各画素にスイッチング画素を直列に配置
したアクティブマトリクスLCDが提案されている。これ
までに発表されたアクティブマトリクスLCDの試作品の
スイッチング素子には、アモルファスSiやポリSiを半導
体材料とした薄膜トランジスタ素子（TFT）が多く用い
られている。また一方では、製造及び構造が比較的簡単
であるため、製造工程が簡略化でき、高歩留り、低コス
ト化が期待される薄膜二端子素子（以下TFDと略す）を
用いたアクティブマトリクスも注目されている。このTF
Dは回路的には非線形抵抗素子である。
ために、LCDの各画素にスイッチング画素を直列に配置
したアクティブマトリクスLCDが提案されている。これ
までに発表されたアクティブマトリクスLCDの試作品の
スイッチング素子には、アモルファスSiやポリSiを半導
体材料とした薄膜トランジスタ素子（TFT）が多く用い
られている。また一方では、製造及び構造が比較的簡単
であるため、製造工程が簡略化でき、高歩留り、低コス
ト化が期待される薄膜二端子素子（以下TFDと略す）を
用いたアクティブマトリクスも注目されている。このTF
Dは回路的には非線形抵抗素子である。
このような薄膜二端子素子型アクティブマトリクスLC
D（以下TFD−LCDと略す）において一番実用化に近いと
考えられているLCDはTFDに金属−非線形抵抗体−金属構
造を有する素子（以下MIM素子またはMIMと略す）を用い
たLCD（以下MIM−LCDと略す）である。MIMのようなTFD
を液晶と直列に接続することにより、TFDの電圧−電流
特性の高非線形により、TFD−液晶の電圧−透過率変化
特性の立上がりは急峻になり、液晶表示素子の走査本数
を大幅に増やすことが可能になる。このTFD−LCDの等価
回路を第13図に示す。
D（以下TFD−LCDと略す）において一番実用化に近いと
考えられているLCDはTFDに金属−非線形抵抗体−金属構
造を有する素子（以下MIM素子またはMIMと略す）を用い
たLCD（以下MIM−LCDと略す）である。MIMのようなTFD
を液晶と直列に接続することにより、TFDの電圧−電流
特性の高非線形により、TFD−液晶の電圧−透過率変化
特性の立上がりは急峻になり、液晶表示素子の走査本数
を大幅に増やすことが可能になる。このTFD−LCDの等価
回路を第13図に示す。
MIM素子において、最も重要な材料は非線形抵抗体の
材料である。最も知られている非線形抵抗体材料として
は酸化タンタルが知られている。このようなMIMを用い
たLCDの従来例は、論文では、例えば、D.R.Baraff,et a
l.,“The Optimization of Metal−Insulator−Metal N
on−linear Devices for Use in Multiplexed Liquid C
rystal Display" IEEE Trans.Electron Devices,vol.ED
−28,pp736−739（1981），及び、両角伸冶、他、著250
×2540画素のラテラルMIM−LCDテレビジョン学会技術報
告（IPD83−８）、p39−44,1983年12月発行）に代表的
に示される。
材料である。最も知られている非線形抵抗体材料として
は酸化タンタルが知られている。このようなMIMを用い
たLCDの従来例は、論文では、例えば、D.R.Baraff,et a
l.,“The Optimization of Metal−Insulator−Metal N
on−linear Devices for Use in Multiplexed Liquid C
rystal Display" IEEE Trans.Electron Devices,vol.ED
−28,pp736−739（1981），及び、両角伸冶、他、著250
×2540画素のラテラルMIM−LCDテレビジョン学会技術報
告（IPD83−８）、p39−44,1983年12月発行）に代表的
に示される。
このようなMIM素子を大容量のディスプレイに適用す
るときに要求される特性は、素子を流れる電流（Ｉ）と
印加電圧（Ｖ）をＩ＝Ａ・Va（ａは定数）と表したとき
の非線形係数ａが大きいこと、電流電圧特性が印加電圧
の極性に無関係に正負対称であること及びMIM素子の容
量が小さいことである。ところが、非線形抵抗体として
酸化タンタルを用いたMIM素子は対称性は良いが非線形
係数が５〜６とそれほど大きくなく、また誘電率も大き
いため素子容量が大きい等の欠点を有している。
るときに要求される特性は、素子を流れる電流（Ｉ）と
印加電圧（Ｖ）をＩ＝Ａ・Va（ａは定数）と表したとき
の非線形係数ａが大きいこと、電流電圧特性が印加電圧
の極性に無関係に正負対称であること及びMIM素子の容
量が小さいことである。ところが、非線形抵抗体として
酸化タンタルを用いたMIM素子は対称性は良いが非線形
係数が５〜６とそれほど大きくなく、また誘電率も大き
いため素子容量が大きい等の欠点を有している。
そこで、誘電率の小さい窒化シリコンがMIM素子用非
線形抵抗体として開発されている。例えば、M.Suzuki e
t al “A New Active Diode Matrix LCD using Off−st
oichiometric SiNx Layer" Proceedings of the SID,Vo
l.28 p101−104,1987を参照。
線形抵抗体として開発されている。例えば、M.Suzuki e
t al “A New Active Diode Matrix LCD using Off−st
oichiometric SiNx Layer" Proceedings of the SID,Vo
l.28 p101−104,1987を参照。
これらの文献に示された従来型のMIM−LCDの構造を次
に示す。窒化シリコン系MIM素子を用いた構造の断面図
を第14図に示し、MIM素子が形成されている基板の平面
図を第15図に示し、MIM−LCDの一部の透視構造平面図を
第16図に示す。
に示す。窒化シリコン系MIM素子を用いた構造の断面図
を第14図に示し、MIM素子が形成されている基板の平面
図を第15図に示し、MIM−LCDの一部の透視構造平面図を
第16図に示す。
第14図は、画素接続電極11を下部電極とし、その上に
非線形抵抗体３の窒化シリコンが成膜され、リード電極
４が上部電極として成膜されている。また、画素電極５
は画素接続電極11と接続されている。一方、第16図に示
すようにリード電極４は液晶セルの外まで引出され、駆
動回路に接続される。対向透明電極９は、リード電極４
と直交し、画素電極５にほぼ対応する幅でストライプ状
にパターン化され、駆動回路に接続される。リード電極
４は第13図に示すデータ電極12または走査電極15のいず
れか一方に対応し、対向透明電極９はデータ電極12また
は走査電極15の残りに対応する。詳細は上記の文献に記
載されている。
非線形抵抗体３の窒化シリコンが成膜され、リード電極
４が上部電極として成膜されている。また、画素電極５
は画素接続電極11と接続されている。一方、第16図に示
すようにリード電極４は液晶セルの外まで引出され、駆
動回路に接続される。対向透明電極９は、リード電極４
と直交し、画素電極５にほぼ対応する幅でストライプ状
にパターン化され、駆動回路に接続される。リード電極
４は第13図に示すデータ電極12または走査電極15のいず
れか一方に対応し、対向透明電極９はデータ電極12また
は走査電極15の残りに対応する。詳細は上記の文献に記
載されている。
（発明が解決しようとする課題） 本発明の分野である薄膜二端子型アクティブマトリク
ス液晶表示素子はTFT型アクティブマトリクス液晶表示
素子に比べ構造が簡単なため作製が容易であり、さらに
単純マトリクス液晶表示素子に比べ大容量の表示ができ
ることで注目されている。
ス液晶表示素子はTFT型アクティブマトリクス液晶表示
素子に比べ構造が簡単なため作製が容易であり、さらに
単純マトリクス液晶表示素子に比べ大容量の表示ができ
ることで注目されている。
しかし、従来の薄膜二端子素子では非線形抵抗体の深
さ方向で膜質が異なっていたり、上部電極と下部電極と
で非線形抵抗体との界面の状態が異なっていることによ
り印加電圧の正と負で電流値が異なり、電流−電圧特性
が対称でないという課題があった。このことは、フリッ
カ及び液晶の劣化の原因の一つとなっていた。特に工程
数を減らすために上下の電極のどちらかを画素電極の形
成と同時に形成すると、非線形抵抗体と上部電極、下部
電極との界面状態が異なるため、電流−電圧特性の対称
性は著しく失われるという課題があった。
さ方向で膜質が異なっていたり、上部電極と下部電極と
で非線形抵抗体との界面の状態が異なっていることによ
り印加電圧の正と負で電流値が異なり、電流−電圧特性
が対称でないという課題があった。このことは、フリッ
カ及び液晶の劣化の原因の一つとなっていた。特に工程
数を減らすために上下の電極のどちらかを画素電極の形
成と同時に形成すると、非線形抵抗体と上部電極、下部
電極との界面状態が異なるため、電流−電圧特性の対称
性は著しく失われるという課題があった。
本発明の目的は、工程数を少なくしても電流−電圧特
性を対称にし、前記フリッカ及び液晶の劣化の原因をな
くした薄膜二端子素子型液晶表示素子とその製造方法を
提供することにある。
性を対称にし、前記フリッカ及び液晶の劣化の原因をな
くした薄膜二端子素子型液晶表示素子とその製造方法を
提供することにある。
（課題を解決するための手段） 本願発明は、上記課題を解決するために以下の（１）
〜（４）の構成をとる。
〜（４）の構成をとる。
（１）非線形抵抗素子を介してリード電極と画素電極と
が接続されてなる下部基板と、前記画素電極と対応して
対向透明電極を設けた上部基板と、この上下部基板に挟
まれた液晶とからなる液晶表示素子において、同一の前
記非線形抵抗素子を２個同一平面上に設け、かつその非
線形抵抗素子の上部電極または下部電極同士を接続し、
他端をリード電極と画素電極にそれぞれ接続することに
より２個の非線形抵抗素子を直列に設けたことを特徴と
する液晶表示素子の製造方法であって、下部絶縁性基板
上に前記リード電極と前記非線形抵抗素子の下部電極と
を同時に成膜パターン化し、前記下部電極上に非線形抵
抗体を形成し、前記画素電極と前記非線形抵抗素子の上
部電極とを同時に成膜パターン化して前記下部基板を形
成する工程と、前記下部基板と前記上部基板とを対向し
て張り合わせ、液晶を注入する工程とからなることを特
徴とする液晶表示素子の製造方法。
が接続されてなる下部基板と、前記画素電極と対応して
対向透明電極を設けた上部基板と、この上下部基板に挟
まれた液晶とからなる液晶表示素子において、同一の前
記非線形抵抗素子を２個同一平面上に設け、かつその非
線形抵抗素子の上部電極または下部電極同士を接続し、
他端をリード電極と画素電極にそれぞれ接続することに
より２個の非線形抵抗素子を直列に設けたことを特徴と
する液晶表示素子の製造方法であって、下部絶縁性基板
上に前記リード電極と前記非線形抵抗素子の下部電極と
を同時に成膜パターン化し、前記下部電極上に非線形抵
抗体を形成し、前記画素電極と前記非線形抵抗素子の上
部電極とを同時に成膜パターン化して前記下部基板を形
成する工程と、前記下部基板と前記上部基板とを対向し
て張り合わせ、液晶を注入する工程とからなることを特
徴とする液晶表示素子の製造方法。
（２）非線形抵抗素子を介してリード電極と画素電極と
が接続されてなる下部基板と、前記画素電極と対応して
対向透明電極を設けた上部基板と、この上下部基板に挟
まれた液晶とからなる液晶表示素子において、同一の前
記非線形抵抗素子を２個同一平面上に設け、かつその非
線形抵抗素子の上部電極または下部電極同士を接続し、
他端をリード電極と画素電極にそれぞれ接続することに
より２個の非線形抵抗素子を直列に設けたことを特徴と
する液晶表示素子の製造方法であって、下部絶縁性基板
上に前記画素電極と前記非線形抵抗素子の下部電極とを
同時に成膜パターン化し、前記下部電極上に非線形抵抗
体を形成し、前記リード電極と前記非線形抵抗素子の上
部電極とを同時に成膜パターン化して前記下部基板を形
成する工程と、前記下部基板と前記上部基板とを対向し
て張り合わせ、液晶を注入する工程とからなることを特
徴とする液晶表示素子の製造方法。
が接続されてなる下部基板と、前記画素電極と対応して
対向透明電極を設けた上部基板と、この上下部基板に挟
まれた液晶とからなる液晶表示素子において、同一の前
記非線形抵抗素子を２個同一平面上に設け、かつその非
線形抵抗素子の上部電極または下部電極同士を接続し、
他端をリード電極と画素電極にそれぞれ接続することに
より２個の非線形抵抗素子を直列に設けたことを特徴と
する液晶表示素子の製造方法であって、下部絶縁性基板
上に前記画素電極と前記非線形抵抗素子の下部電極とを
同時に成膜パターン化し、前記下部電極上に非線形抵抗
体を形成し、前記リード電極と前記非線形抵抗素子の上
部電極とを同時に成膜パターン化して前記下部基板を形
成する工程と、前記下部基板と前記上部基板とを対向し
て張り合わせ、液晶を注入する工程とからなることを特
徴とする液晶表示素子の製造方法。
（３）同一の、非線形抵抗体を上下２つの電極を挟んだ
２端子の非線形抵抗素子を２個同一平面上に設け、かつ
その非線形抵抗素子の上部電極同士を接続し、下部電極
をリード電極と画素電極にそれぞれ接続することにより
２個の非線形抵抗素子および画素電極を直列に設けた下
部基板と、前記画素電極と対応して対向透明電極を設け
た上部基板と、この上下部基板に挟まれた液晶とからな
る液晶表示素子の製造方法であって、前記下部絶縁性基
板上に前記非線形抵抗素子の下部電極と前記リード電極
と前記画素電極とを同時に成膜パターン化し、その上に
非線形抵抗体と前記上部電極用膜とを成膜し、上部電極
をパターン形成した後その上部電極のパターンを用いて
前記非線形抵抗体をパターン化して前記下部基板を形成
する工程と、前記下部基板と前記上部基板とを対向して
張り合わせ、液晶を注入する工程とからなることを特徴
とする液晶表示素子の製造方法。
２端子の非線形抵抗素子を２個同一平面上に設け、かつ
その非線形抵抗素子の上部電極同士を接続し、下部電極
をリード電極と画素電極にそれぞれ接続することにより
２個の非線形抵抗素子および画素電極を直列に設けた下
部基板と、前記画素電極と対応して対向透明電極を設け
た上部基板と、この上下部基板に挟まれた液晶とからな
る液晶表示素子の製造方法であって、前記下部絶縁性基
板上に前記非線形抵抗素子の下部電極と前記リード電極
と前記画素電極とを同時に成膜パターン化し、その上に
非線形抵抗体と前記上部電極用膜とを成膜し、上部電極
をパターン形成した後その上部電極のパターンを用いて
前記非線形抵抗体をパターン化して前記下部基板を形成
する工程と、前記下部基板と前記上部基板とを対向して
張り合わせ、液晶を注入する工程とからなることを特徴
とする液晶表示素子の製造方法。
（４）同一の、非線形抵抗体を上下２つの電極を挟んだ
２端子の非線形抵抗素子を２個同一平面上に設け、かつ
その非線形抵抗素子の上部電極同士を接続し、下部電極
をリード電極と画素電極にそれぞれ接続することにより
２個の非線形抵抗素子および画素電極を直列に設けた下
部基板と、前記画素電極と対応して対向透明電極を設け
た上部基板と、この上下部基板に挟まれた液晶とからな
る液晶表示素子において、前記上部電極と前記非線形抵
抗体の形状が同じであることを特徴とする液晶表示素
子。
２端子の非線形抵抗素子を２個同一平面上に設け、かつ
その非線形抵抗素子の上部電極同士を接続し、下部電極
をリード電極と画素電極にそれぞれ接続することにより
２個の非線形抵抗素子および画素電極を直列に設けた下
部基板と、前記画素電極と対応して対向透明電極を設け
た上部基板と、この上下部基板に挟まれた液晶とからな
る液晶表示素子において、前記上部電極と前記非線形抵
抗体の形状が同じであることを特徴とする液晶表示素
子。
（作用） 本発明における薄膜二端子素子型アクティブマトリク
ス液晶素子をその１画素の一例を示した第１図及び第２
図に基づいて説明する。
ス液晶素子をその１画素の一例を示した第１図及び第２
図に基づいて説明する。
薄膜二端子素子の構造は下部電極として薄膜二端子素
子接続電極２を用いている。この薄膜二端子素子接続電
極２の上に非線形抵抗体３を設け、その上に下部電極と
直交する形で下部電極の両端にリード電極４と画素電極
５を下部電極との交差面積を同一にするように形成して
いる。さらにリード線接続電極６はリード電極４と接続
している。これにより、２つの薄膜二端子素子と画素電
極が直列に接続された構造になっている。しかも、電流
の流れが正負どちらの場合でも、上部電極、非線形下部
電極、非線形抵抗体、上部電極となり電流−電圧特性が
対称となる。
子接続電極２を用いている。この薄膜二端子素子接続電
極２の上に非線形抵抗体３を設け、その上に下部電極と
直交する形で下部電極の両端にリード電極４と画素電極
５を下部電極との交差面積を同一にするように形成して
いる。さらにリード線接続電極６はリード電極４と接続
している。これにより、２つの薄膜二端子素子と画素電
極が直列に接続された構造になっている。しかも、電流
の流れが正負どちらの場合でも、上部電極、非線形下部
電極、非線形抵抗体、上部電極となり電流−電圧特性が
対称となる。
このように本薄膜二端子素子型アクティブマトリクス
液晶表示素子は、１つずつの薄膜二端子素子では非線形
抵抗体の深さ方向で膜質が異なっていたり、上部電極と
下部電極とで非線形抵抗体との界面の状態が異なってい
たとしても、前記のようにして２つの薄膜二端子素子を
接続することにより印加電圧の正と負で電流値が異なる
ことはないので、電流−電圧特性の非対称が原因で起こ
るフリッカ及び液晶の劣化をなくすことができる。
液晶表示素子は、１つずつの薄膜二端子素子では非線形
抵抗体の深さ方向で膜質が異なっていたり、上部電極と
下部電極とで非線形抵抗体との界面の状態が異なってい
たとしても、前記のようにして２つの薄膜二端子素子を
接続することにより印加電圧の正と負で電流値が異なる
ことはないので、電流−電圧特性の非対称が原因で起こ
るフリッカ及び液晶の劣化をなくすことができる。
以上のように電極と非線形抵抗体との界面状態によら
ず対称な特性が得られるので、上下の電極のどちらかを
画素電極と同時に形成しても電流・電圧特性は対称に保
たれる。したがって、従来は４回必要であった成膜回数
を３回と減らすことができる。
ず対称な特性が得られるので、上下の電極のどちらかを
画素電極と同時に形成しても電流・電圧特性は対称に保
たれる。したがって、従来は４回必要であった成膜回数
を３回と減らすことができる。
（実施例） 以下に本発明の実施例について図面を参照して詳細に
説明する。
説明する。
実施例１ 第１図および第２図は、本実施例により得られる薄膜
二端子素子を用いたアクティブマトリクスLCDの１画素
の断面図およびその下部基板面上の平面図である。下部
ガラス基板１をSiO2等のガラス保護膜で被膜することも
多いが、不可欠なものではないので省略することもで
き、本実施例では、省略している。まず下部電極として
Crを300から600Å程度形成し、通常のフォトリソグラフ
ィ法により、薄膜二端子素子の下部電極となる薄膜二端
子素子接続電極２を形成する（第２図参照）。
二端子素子を用いたアクティブマトリクスLCDの１画素
の断面図およびその下部基板面上の平面図である。下部
ガラス基板１をSiO2等のガラス保護膜で被膜することも
多いが、不可欠なものではないので省略することもで
き、本実施例では、省略している。まず下部電極として
Crを300から600Å程度形成し、通常のフォトリソグラフ
ィ法により、薄膜二端子素子の下部電極となる薄膜二端
子素子接続電極２を形成する（第２図参照）。
次に非線形抵抗体３としてSiH4ガスとN2ガスを用いて
グロー放電分解法により窒化シリコン層を800Åから200
0Å程度形成する。続いて上部電極としてCrを1000Å形
成し、フォトリソグラフィ法によりパターン化し、リー
ド電極４と画素接続電極５となる。その後窒化シリコン
をフォトリソグラフィ法により第２図３に示す非線形抵
抗体の形状にパターン化する。
グロー放電分解法により窒化シリコン層を800Åから200
0Å程度形成する。続いて上部電極としてCrを1000Å形
成し、フォトリソグラフィ法によりパターン化し、リー
ド電極４と画素接続電極５となる。その後窒化シリコン
をフォトリソグラフィ法により第２図３に示す非線形抵
抗体の形状にパターン化する。
さらに画素電極６として酸化インジウム−スズ（通常
ITOとよばれている）とパターン化形成する。
ITOとよばれている）とパターン化形成する。
上部ガラス基板上にITO膜を形成、パターン化し、対
向透明電極９とした。これは第14図に示した従来例の薄
膜二端子素子型アクティブマトリクス液晶パネルと同様
であり、また通常の単純マトリクスLCDともほとんど同
一である。下部ガラス基板１と上部ガラス基板10とは配
向処理をほどこした後ガラスファイバ等のスペーサを介
して張合わされ、通常のエポキシ系接着剤によりシール
した。セル厚は５μｍとした。
向透明電極９とした。これは第14図に示した従来例の薄
膜二端子素子型アクティブマトリクス液晶パネルと同様
であり、また通常の単純マトリクスLCDともほとんど同
一である。下部ガラス基板１と上部ガラス基板10とは配
向処理をほどこした後ガラスファイバ等のスペーサを介
して張合わされ、通常のエポキシ系接着剤によりシール
した。セル厚は５μｍとした。
その後TN型液晶を注入し液晶層８とした。これを封止
して薄膜二端子素子型アクティブマトリクス液晶素子を
完成した。
して薄膜二端子素子型アクティブマトリクス液晶素子を
完成した。
実施例２ 下部電極としてTaを用い、パターン化後さらにTaを30
0〜800Åスパッタし、その後陽極酸化法により酸化タン
タルとして非線形抵抗体３とした以外は、実施例１と同
様に試作した。
0〜800Åスパッタし、その後陽極酸化法により酸化タン
タルとして非線形抵抗体３とした以外は、実施例１と同
様に試作した。
実施例３ 第17図に示したように、下部電極をリード電極４と画
素接続電極５、上部電極を薄膜二端子接続電極２とした
以外は実施例１と同様に試作した。これにより実施例１
とまったく同じ効果が得られた。
素接続電極５、上部電極を薄膜二端子接続電極２とした
以外は実施例１と同様に試作した。これにより実施例１
とまったく同じ効果が得られた。
実施例４ 第17図に示したように、下部電極をリード電極４と画
素接続電極５、上部電極を薄膜二端子素子接続電極２と
した以外は実施例２と同様に試作した。これにより実施
例２とまったく同じ効果が得られた。
素接続電極５、上部電極を薄膜二端子素子接続電極２と
した以外は実施例２と同様に試作した。これにより実施
例２とまったく同じ効果が得られた。
実施例１、３では非線形抵抗体を窒化シリコンに限っ
たが、この他シリコンカーバイトや酸化シリコンなどで
も同様な効果が得られた。
たが、この他シリコンカーバイトや酸化シリコンなどで
も同様な効果が得られた。
実施例５ 第３図および第４図により説明する。実施例１と同様
に下部電極としてCrを300から1000Å程度形成し、通常
のフォトリソグラフィ法により、薄膜二端子素子の下部
電極となる薄膜二端子素子接続電極２及びリード電極４
になる。
に下部電極としてCrを300から1000Å程度形成し、通常
のフォトリソグラフィ法により、薄膜二端子素子の下部
電極となる薄膜二端子素子接続電極２及びリード電極４
になる。
次に実施例１と同様に非線形抵抗体３として窒化シリ
コン層を形成し、フォトリソグラフィ法によりパターン
化する。続いて上部電極として酸化インジウム−スズ
（通常ITOとよばれている）を300Åから600Å形成し、
フォトリソグラフィ法によりパターン化し、画素電極５
及びリード線接続電極６とする。
コン層を形成し、フォトリソグラフィ法によりパターン
化する。続いて上部電極として酸化インジウム−スズ
（通常ITOとよばれている）を300Åから600Å形成し、
フォトリソグラフィ法によりパターン化し、画素電極５
及びリード線接続電極６とする。
実施例１と同様に上部ガラス基板10を形成し、下部ガ
ラス基板１と上部ガラス基板10とを張合わし、通常のエ
ポキシ系接着剤によりシールした。セル厚は５μｍとし
た。
ラス基板１と上部ガラス基板10とを張合わし、通常のエ
ポキシ系接着剤によりシールした。セル厚は５μｍとし
た。
その後TN型液晶を注入し液晶層８とした。これを封止
して薄膜二端子素子型アクティブマトリクス液晶素子を
完成した。
して薄膜二端子素子型アクティブマトリクス液晶素子を
完成した。
実施例６ 第５図および第６図は、発明の第６の実施例により得
られる薄膜二端子素子を用いたアクティブマトリクスLC
Dの１画素の断面図および下部基板面上の平面図であ
る。実施例１同様にSiO2等のガラス保護層は省略してい
る。まず下部電極としてCrを300から1000Å程度形成
し、通常のフォトリソグラフィ法により、薄膜二端子素
子の下部電極となるリード電極４及び画素接続電極11に
なる。
られる薄膜二端子素子を用いたアクティブマトリクスLC
Dの１画素の断面図および下部基板面上の平面図であ
る。実施例１同様にSiO2等のガラス保護層は省略してい
る。まず下部電極としてCrを300から1000Å程度形成
し、通常のフォトリソグラフィ法により、薄膜二端子素
子の下部電極となるリード電極４及び画素接続電極11に
なる。
次に非線形抵抗体３としてSiH4ガスとN2ガスを用いて
グロー放電分解法により窒化シリコン層を800Åから200
0Å程度形成し、フォトリソグラフィ法によりパターン
化する。続いて上部電極としてITOを300Åから600Å形
成し、フォトリソグラフィ法によりパターン化し、薄膜
二端子素子接続電極２及び画素電極５となる。
グロー放電分解法により窒化シリコン層を800Åから200
0Å程度形成し、フォトリソグラフィ法によりパターン
化する。続いて上部電極としてITOを300Åから600Å形
成し、フォトリソグラフィ法によりパターン化し、薄膜
二端子素子接続電極２及び画素電極５となる。
前記下部ガラス基板１上のパターン以外は実施例１と
同様に試作した。
同様に試作した。
実施例７ 第７図および第８図は、本発明の第７の実施例により
得られる薄膜二端子素子を用いたアクティブマトリクス
LCDの１画素の断面図および下部基板面上の平面図であ
る。実施例１同様にSiO2等のガラス保護層は省略してい
る。まず下部電極としてITOを300から600Å程度形成
し、通常のフォトリソグラフィ法により、薄膜二端子素
子の下部電極となる薄膜二端子素子接続電極２及び画素
電極５になる。
得られる薄膜二端子素子を用いたアクティブマトリクス
LCDの１画素の断面図および下部基板面上の平面図であ
る。実施例１同様にSiO2等のガラス保護層は省略してい
る。まず下部電極としてITOを300から600Å程度形成
し、通常のフォトリソグラフィ法により、薄膜二端子素
子の下部電極となる薄膜二端子素子接続電極２及び画素
電極５になる。
次に非線形抵抗体３としてSiH4ガスとN2ガスを用いて
グロー放電分解法により窒化シリコン層を800Åから200
0Å程度形成し、フォトリソグラフィ法によりパターン
化する。続いて上部電極としてCrを500Åか1000Å形成
し、フォトリソグラフィ法によりパターン化し、リード
電極４及び画素接続電極11となる。
グロー放電分解法により窒化シリコン層を800Åから200
0Å程度形成し、フォトリソグラフィ法によりパターン
化する。続いて上部電極としてCrを500Åか1000Å形成
し、フォトリソグラフィ法によりパターン化し、リード
電極４及び画素接続電極11となる。
前記下部ガラス基板１上のパターン以外は実施例１と
同様に試作した。
同様に試作した。
実施例８ 第９図および第10図は、本発明の実施例８により得ら
れる薄膜二端子素子を用いたアクティブマトリクスLCD
の１画素の断面図および下部基板面上の平面図である。
実施例１同様にSiO2等のガラス保護層は省略している。
まず下部電極としてITOを300から600Å程度形成し、通
常のフォトリソグラフィ法により、薄膜二端子素子の下
部電極となる画素電極５及びリード線接続電極６にな
る。
れる薄膜二端子素子を用いたアクティブマトリクスLCD
の１画素の断面図および下部基板面上の平面図である。
実施例１同様にSiO2等のガラス保護層は省略している。
まず下部電極としてITOを300から600Å程度形成し、通
常のフォトリソグラフィ法により、薄膜二端子素子の下
部電極となる画素電極５及びリード線接続電極６にな
る。
次に非線形抵抗体３としてSiH4ガスとN2ガスを用いて
グロー放電分解法により窒化シリコン層を800Åから200
0Å程度形成し、フォトリソグラフィ法によりパターン
化する。続いて上部電極としてCrを500Åか1000Å形成
し、フォトリソグラフィ法によりパターン化し、薄膜二
端子素子接続電極２及びリード電極４となる。
グロー放電分解法により窒化シリコン層を800Åから200
0Å程度形成し、フォトリソグラフィ法によりパターン
化する。続いて上部電極としてCrを500Åか1000Å形成
し、フォトリソグラフィ法によりパターン化し、薄膜二
端子素子接続電極２及びリード電極４となる。
前記下部ガラス基板１上のパターン以外は実施例１と
同様に試作した。
同様に試作した。
実施例９ 第11図および第12図は、本発明の実施例９により得ら
れる薄膜二端子素子を用いたアクティブマトリクスLCD
の１画素の断面図およびその下部基板面上の平面図であ
る。実施例１同様にSiO2等のガラス保護層は省略してい
る。まず下部電極としてITOを300から600Å程度形成
し、通常のフォトリソグラフィ法により、薄膜二端子素
子の下部電極となる画素電極５及びリード電極４にな
る。
れる薄膜二端子素子を用いたアクティブマトリクスLCD
の１画素の断面図およびその下部基板面上の平面図であ
る。実施例１同様にSiO2等のガラス保護層は省略してい
る。まず下部電極としてITOを300から600Å程度形成
し、通常のフォトリソグラフィ法により、薄膜二端子素
子の下部電極となる画素電極５及びリード電極４にな
る。
次に非線形抵抗体３としてSiH4ガスとN2ガスを用いて
グロー放電分解法により窒化シリコン層を800Åから200
0Å程度形成する。続いて上部電極としてCrを500Åから
1000Å形成し、フォトリソグラフィ法によりCr及び窒化
シリコン層を同一マスクで連続してパターン化し、薄膜
二端子素子接続電極２及びリード電極４となる。
グロー放電分解法により窒化シリコン層を800Åから200
0Å程度形成する。続いて上部電極としてCrを500Åから
1000Å形成し、フォトリソグラフィ法によりCr及び窒化
シリコン層を同一マスクで連続してパターン化し、薄膜
二端子素子接続電極２及びリード電極４となる。
前記下部ガラス基板１上のパターン以外は実施例１と
同様に試作した。
同様に試作した。
以上の実施例では非線形抵抗体として窒化シリコン、
酸化タンタルを用いたが、この他シリコンカーバイドや
酸化シリコンなどでも同様な効果が得られた。
酸化タンタルを用いたが、この他シリコンカーバイドや
酸化シリコンなどでも同様な効果が得られた。
（発明の効果） 本発明を適用するならば３回の成膜で画素電極とリー
ド電極に挟まれた２つの薄膜二端子素子の電流−電圧特
性を対称にすることができた。これにより、薄膜二端子
素子の電球−電圧特性の非対称が原因で起こるフリッカ
が起こらなくなり、さらに、液晶にDCバイアスがかかる
ことがなくなり、液晶の劣化をふせぐことができた。
ド電極に挟まれた２つの薄膜二端子素子の電流−電圧特
性を対称にすることができた。これにより、薄膜二端子
素子の電球−電圧特性の非対称が原因で起こるフリッカ
が起こらなくなり、さらに、液晶にDCバイアスがかかる
ことがなくなり、液晶の劣化をふせぐことができた。
第１図、第３図、第５図、第７図、第９図、第11図、第
17図は本発明による薄膜二端子素子型アクティブマトリ
クス液晶素子の実施例の断面図であり、第２図、第４
図、第６図、第８図、第10図、第12図は本発明の実施例
の平面図である。第13図はTFD−LCDの一般的な等価回路
を示す図である。第14図、第15図、第16図は従来の薄膜
二端子素子型アクティブマトリクス液晶素子の例を示し
た図である。 １……下部ガラス電極、２……薄膜二端子素子接続電
極、３……非線形抵抗体、４……リード電極、５……画
素電極、６……リード線接続電極、７……配向膜、８…
…液晶層、９……対向透明電極、10……上部ガラス電
極、11……画素接続電極、12……データ電極、13……非
線形抵抗素子、14……液晶素子、15……走査電極、16…
…端子部
17図は本発明による薄膜二端子素子型アクティブマトリ
クス液晶素子の実施例の断面図であり、第２図、第４
図、第６図、第８図、第10図、第12図は本発明の実施例
の平面図である。第13図はTFD−LCDの一般的な等価回路
を示す図である。第14図、第15図、第16図は従来の薄膜
二端子素子型アクティブマトリクス液晶素子の例を示し
た図である。 １……下部ガラス電極、２……薄膜二端子素子接続電
極、３……非線形抵抗体、４……リード電極、５……画
素電極、６……リード線接続電極、７……配向膜、８…
…液晶層、９……対向透明電極、10……上部ガラス電
極、11……画素接続電極、12……データ電極、13……非
線形抵抗素子、14……液晶素子、15……走査電極、16…
…端子部
Claims (4)
- 【請求項１】非線形抵抗素子を介してリード電極と画素
電極とが接続されてなる下部基板と、前記画素電極と対
応して対向透明電極を設けた上部基板と、この上下部基
板に挟まれた液晶とからなる液晶表示素子において、同
一の前記非線形抵抗素子を２個同一平面上に設け、かつ
その非線形抵抗素子の上部電極または下部電極同士を接
続し、他端をリード電極と画素電極にそれぞれ接続する
ことにより２個の非線形抵抗素子を直列に設けたことを
特徴とする液晶表示素子の製造方法であって、下部絶縁
性基板上に前記リード電極と前記非線形抵抗素子の下部
電極とを同時に成膜パターン化し、前記下部電極上に非
線形抵抗体を形成し、前記画素電極と前記非線形抵抗素
子の上部電極とを同時に成膜パターン化して前記下部基
板を形成する工程と、前記下部基板と前記上部基板とを
対向して張り合わせ、液晶を注入する工程とからなるこ
とを特徴とする液晶表示素子の製造方法。 - 【請求項２】非線形抵抗素子を介してリード電極と画素
電極とが接続されてなる下部基板と、前記画素電極と対
応して対向透明電極を設けた上部基板と、この上下部基
板に挟まれた液晶とからなる液晶表示素子において、同
一の前記非線形抵抗素子を２個同一平面上に設け、かつ
その非線形抵抗素子の上部電極または下部電極同士を接
続し、他端をリード電極と画素電極にそれぞれ接続する
ことにより２個の非線形抵抗素子を直列に設けたことを
特徴とする液晶表示素子の製造方法であって、下部絶縁
性基板上に前記画素電極と前記非線形抵抗素子の下部電
極とを同時に成膜パターン化し、前記下部電極上に非線
形抵抗体を形成し、前記リード電極と前記非線形抵抗素
子の上部電極とを同時に成膜パターン化して前記下部基
板を形成する工程と、前記下部基板と前記上部基板とを
対向して張り合わせ、液晶を注入する工程とからなるこ
とを特徴とする液晶表示素子の製造方法。 - 【請求項３】同一の、非線形抵抗体を上下２つの電極を
挟んだ２端子の非線形抵抗素子を２個同一平面上に設
け、かつその非線形抵抗素子の上部電極同士を接続し、
下部電極をリード電極と画素電極にそれぞれ接続するこ
とにより２個の非線形抵抗素子および画素電極を直列に
設けた下部基板と、前記画素電極と対応して対向透明電
極を設けた上部基板と、この上下部基板に挟まれた液晶
とからなる液晶表示素子の製造方法であって、前記下部
絶縁性基板上に前記非線形抵抗素子の下部電極と前記リ
ード電極と前記画素電極とを同時に成膜パターン化し、
その上に非線形抵抗体と前記上部電極用膜とを成膜し、
上部電極をパターン形成した後その上部電極のパターン
を用いて前記非線形抵抗体をパターン化して前記下部基
板を形成する工程と、前記下部基板と前記上部基板とを
対向して張り合わせ、液晶を注入する工程とからなるこ
とを特徴とする液晶表示素子の製造方法。 - 【請求項４】同一の、非線形抵抗体を上下２つの電極で
挟んだ２端子の非線形抵抗素子を２個同一平面上に設
け、かつその非線形抵抗素子の上部電極同士を接続し、
下部電極をリード電極と画素電極にそれぞれ接続するこ
とにより２個の非線形抵抗素子および画素電極を直列に
設けた下部基板と、前記画素電極と対応して対向透明電
極を設けた上部基板と、この上下部基板に挟まれた液晶
とからなる液晶表示素子において、前記上部電極と前記
非線形抵抗体の形状が同じであることを特徴とする液晶
表示素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-307948 | 1989-11-27 | ||
| JP30794889 | 1989-11-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03213826A JPH03213826A (ja) | 1991-09-19 |
| JP2684835B2 true JP2684835B2 (ja) | 1997-12-03 |
Family
ID=17975099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26132290A Expired - Lifetime JP2684835B2 (ja) | 1989-11-27 | 1990-09-28 | 液晶表示素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2684835B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02158719A (ja) * | 1988-12-13 | 1990-06-19 | Ricoh Co Ltd | 非線形抵抗素子 |
-
1990
- 1990-09-28 JP JP26132290A patent/JP2684835B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03213826A (ja) | 1991-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4523811A (en) | Liquid crystal display matrix including a non-linear device | |
| JP2518388B2 (ja) | アクティブマトリクス液晶表示素子 | |
| JP2745880B2 (ja) | カラー液晶表示パネル | |
| JPH0557569B2 (ja) | ||
| JPH06230414A (ja) | 液晶表示素子 | |
| JP2684835B2 (ja) | 液晶表示素子およびその製造方法 | |
| EP0461648B1 (en) | Metal-insulator-metal type matrix liquid cristal display free from image sticking | |
| JP2540957B2 (ja) | 薄膜二端子素子型アクティブマトリクス液晶表示装置及びその製造方法 | |
| JP2743612B2 (ja) | 液晶表示素子 | |
| JP3052361B2 (ja) | アクティブマトリクス液晶表示装置とその製造方法 | |
| JP2578942B2 (ja) | アクティブマトリクス液晶表示装置の駆動方法 | |
| JP2871245B2 (ja) | 液晶表示パネル | |
| JP2737975B2 (ja) | 薄膜二端子素子型アクティブマトリクス液晶表示装置 | |
| JPH02168239A (ja) | 薄膜二端子素子型アクティブマトリクス液晶表示装置 | |
| JP3359250B2 (ja) | 液晶表示装置 | |
| JP2578941B2 (ja) | アクティブマトリクス液晶表示装置の駆動方法 | |
| JP2654661B2 (ja) | 電気光学表示装置 | |
| JPH02168238A (ja) | 薄膜二端子素子型アクティブマトリクス液晶表示装置 | |
| JPH03122618A (ja) | 薄膜二端子素子型アクティブマトリクス液晶表示装置 | |
| JPH02168237A (ja) | 薄膜二端子素子型アクティブマトリクス液晶表示装置 | |
| JPH0311318A (ja) | 液晶表示素子 | |
| JPH02170136A (ja) | 薄膜二端子素子型アクティブマトリクス液晶表示装置 | |
| JPH05188404A (ja) | 液晶表示パネル | |
| JPS6262333A (ja) | 薄膜二端子素子型アクテイブマトリツクス液晶表示装置の製造方法 | |
| JPH0445427A (ja) | 液晶表示素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 14 |