JP2743612B2 - 液晶表示素子 - Google Patents
液晶表示素子Info
- Publication number
- JP2743612B2 JP2743612B2 JP10326091A JP10326091A JP2743612B2 JP 2743612 B2 JP2743612 B2 JP 2743612B2 JP 10326091 A JP10326091 A JP 10326091A JP 10326091 A JP10326091 A JP 10326091A JP 2743612 B2 JP2743612 B2 JP 2743612B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- electrode
- liquid crystal
- film
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 45
- 239000000758 substrate Substances 0.000 claims description 31
- 239000010409 thin film Substances 0.000 description 35
- 239000011159 matrix material Substances 0.000 description 32
- 239000011521 glass Substances 0.000 description 23
- 238000000206 photolithography Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 14
- 239000010408 film Substances 0.000 description 13
- 239000010410 layer Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 239000004593 Epoxy Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 210000004027 cell Anatomy 0.000 description 4
- 238000000354 decomposition reaction Methods 0.000 description 4
- 239000003365 glass fiber Substances 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、非線形抵抗素子を用い
た薄膜二端子素子型アクティブマトリクス液晶表示素子
に関する。
た薄膜二端子素子型アクティブマトリクス液晶表示素子
に関する。
【０００２】
【従来の技術】ＬＣＤの各画素にスイッチング画素を直
列に配置したアクティブマトリクスＬＣＤは、その表示
容量の大きさ，応答速度の速さ，コントラストの高さか
ら急激な進歩がみられる。これまでに発表されたアクテ
ィブマトリクスＬＣＤの試作品のスイッチング素子に
は、アモルファスＳｉやポリＳｉを半導体材料とした薄
膜トランジスタ素子（ＴＦＴ）が多く用いられている。
また一方では、製造及び構造が比較的簡単であるため、
製造工程が簡略化でき、高歩留り，低コスト化が期待さ
れる薄膜二端子素子（以下ＴＦＤと略す）を用いたアク
ティブマトリクスも注目されている。このＴＦＤは回路
的には非線形抵抗素子である。
列に配置したアクティブマトリクスＬＣＤは、その表示
容量の大きさ，応答速度の速さ，コントラストの高さか
ら急激な進歩がみられる。これまでに発表されたアクテ
ィブマトリクスＬＣＤの試作品のスイッチング素子に
は、アモルファスＳｉやポリＳｉを半導体材料とした薄
膜トランジスタ素子（ＴＦＴ）が多く用いられている。
また一方では、製造及び構造が比較的簡単であるため、
製造工程が簡略化でき、高歩留り，低コスト化が期待さ
れる薄膜二端子素子（以下ＴＦＤと略す）を用いたアク
ティブマトリクスも注目されている。このＴＦＤは回路
的には非線形抵抗素子である。
【０００３】このような薄膜二端子素子型アクティブマ
トリクスＬＣＤ（以下ＴＦＤ−ＬＣＤと略す）において
一番実用化に近いと考えられているＬＣＤはＴＦＤに金
属−非線形抵抗体−金属構造を有する素子（以下ＭＩＭ
素子またはＭＩＭと略す）を用いたＬＣＤ（以下ＭＩＭ
−ＬＣＤと略す）である。ＭＩＭのようなＴＦＤを液晶
と直列に接続することにより、ＴＦＤの電圧−電流特性
の高非線形により、ＴＦＤ−液晶の電圧−透過率変化特
性の立上がりは急峻になり、液晶表示素子の走査本数を
大幅に増やすことが可能になる。このＴＦＤ−ＬＣＤの
等価回路を図２１に示す。等価回路は、非線形抵抗素子
１８と液晶素子５との直列回路で表される。
トリクスＬＣＤ（以下ＴＦＤ−ＬＣＤと略す）において
一番実用化に近いと考えられているＬＣＤはＴＦＤに金
属−非線形抵抗体−金属構造を有する素子（以下ＭＩＭ
素子またはＭＩＭと略す）を用いたＬＣＤ（以下ＭＩＭ
−ＬＣＤと略す）である。ＭＩＭのようなＴＦＤを液晶
と直列に接続することにより、ＴＦＤの電圧−電流特性
の高非線形により、ＴＦＤ−液晶の電圧−透過率変化特
性の立上がりは急峻になり、液晶表示素子の走査本数を
大幅に増やすことが可能になる。このＴＦＤ−ＬＣＤの
等価回路を図２１に示す。等価回路は、非線形抵抗素子
１８と液晶素子５との直列回路で表される。
【０００４】このようなＭＩＭを用いたＬＣＤの従来例
は、論文では、例えば、Ｄ．Ｒ．Ｂａｒａｆｆ，ｅｔ
ａｌ．，“Ｔｈｅ Ｏｐｔｉｍｉｚａｔｉｏｎ ｏｆ
Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ Ｎｏｎ
−ｌｉｎｅａｒ Ｄｅｖｉｃｅｓ ｆｏｒ Ｕｓｅ ｉ
ｎ Ｍｕｌｔｉｐｌｅｘｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓ
ｔａｌ Ｄｉｓｐｌａｙ“ＩＥＥＥ Ｔｒａｎｓ．Ｅｌ
ｅｃｔｏｒｏｎ Ｄｅｖｉｃｅｓ， ｖｏｌ．ＥＤ−２
８，ｐｐ７３６−７３９（１９８１），及び、両角伸
冶、他、著「２５０×２４０画素のラテラルＭＩＭ−Ｌ
ＣＤ テレビジョン学会技術報告（ＩＰＤ８３−８），
ｐ３９−４４，１９８３年１２月発行」がある。
は、論文では、例えば、Ｄ．Ｒ．Ｂａｒａｆｆ，ｅｔ
ａｌ．，“Ｔｈｅ Ｏｐｔｉｍｉｚａｔｉｏｎ ｏｆ
Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ Ｎｏｎ
−ｌｉｎｅａｒ Ｄｅｖｉｃｅｓ ｆｏｒ Ｕｓｅ ｉ
ｎ Ｍｕｌｔｉｐｌｅｘｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓ
ｔａｌ Ｄｉｓｐｌａｙ“ＩＥＥＥ Ｔｒａｎｓ．Ｅｌ
ｅｃｔｏｒｏｎ Ｄｅｖｉｃｅｓ， ｖｏｌ．ＥＤ−２
８，ｐｐ７３６−７３９（１９８１），及び、両角伸
冶、他、著「２５０×２４０画素のラテラルＭＩＭ−Ｌ
ＣＤ テレビジョン学会技術報告（ＩＰＤ８３−８），
ｐ３９−４４，１９８３年１２月発行」がある。
【０００５】また、誘電率の小さい窒化シリコンがＭＩ
Ｍ素子用非線形抵抗体として用いた文献が下記に示され
ている。例えば、Ｍ．Ｓｕｚｕｋｉ ｅｔ ａｌ“Ａ
Ｎｅｗ Ａｃｔｉｖｅ Ｄｉｏｄｅ Ｍａｔｒｉｘ Ｌ
ＣＤ ｕｓｉｎｇＯｆｆ−ｓｔｏｉｃｈｉｏｍｅｔｒｉ
ｃ ＳｉＮｘ Ｌａｙｅｒ”Ｐｒｏｃｅｅｄｉｎｇｓ
ｏｆ ｔｈｅ ＳＩＤ，Ｖｏｌ．２８ ｐ１０１−１０
４，１９８７を参照できる。
Ｍ素子用非線形抵抗体として用いた文献が下記に示され
ている。例えば、Ｍ．Ｓｕｚｕｋｉ ｅｔ ａｌ“Ａ
Ｎｅｗ Ａｃｔｉｖｅ Ｄｉｏｄｅ Ｍａｔｒｉｘ Ｌ
ＣＤ ｕｓｉｎｇＯｆｆ−ｓｔｏｉｃｈｉｏｍｅｔｒｉ
ｃ ＳｉＮｘ Ｌａｙｅｒ”Ｐｒｏｃｅｅｄｉｎｇｓ
ｏｆ ｔｈｅ ＳＩＤ，Ｖｏｌ．２８ ｐ１０１−１０
４，１９８７を参照できる。
【０００６】これらの文献に示された従来型のＭＩＭ−
ＬＣＤの構造を次に示す。窒化シリコン系ＭＩＭ素子を
用いた構造の断面図を図１８に示し、ＭＩＭ素子が形成
されている基板の平面図を図１９に示し、ＭＩＭ−ＬＣ
Ｄの一部の透視構造平面図を図２０に示す。
ＬＣＤの構造を次に示す。窒化シリコン系ＭＩＭ素子を
用いた構造の断面図を図１８に示し、ＭＩＭ素子が形成
されている基板の平面図を図１９に示し、ＭＩＭ−ＬＣ
Ｄの一部の透視構造平面図を図２０に示す。
【０００７】図１８において、画素接続電極１１を下部
電極とし、その上に非線形抵抗体８の窒化シリコンが成
膜され、リード電極９が上部電極として成膜されてい
る。また、画素電極１２は画素接続電極１１と接続され
ている。一方、図２０に示すようにリード電極９は液晶
セルの外まで引出され、駆動回路に接続される。対向透
明電極１５は、リード電極９と直交し、画素電極１２に
ほぼ対応する幅でストライプ状にパターン化され、駆動
回路に接続される。図２０の例ではリード電極９がデー
タ電極１９に対応し、対向透明電極１５が走査電極２０
の残りに対応しているが、リード電極９が走査電極２０
に対応し、対向透明電極１５がデータ電極１９に対応し
てもよい。詳細は上記の文献に記載されている。なお図
１８において、１３は液晶層，１４は配向膜，１６は上
部ガラス基板を示している。
電極とし、その上に非線形抵抗体８の窒化シリコンが成
膜され、リード電極９が上部電極として成膜されてい
る。また、画素電極１２は画素接続電極１１と接続され
ている。一方、図２０に示すようにリード電極９は液晶
セルの外まで引出され、駆動回路に接続される。対向透
明電極１５は、リード電極９と直交し、画素電極１２に
ほぼ対応する幅でストライプ状にパターン化され、駆動
回路に接続される。図２０の例ではリード電極９がデー
タ電極１９に対応し、対向透明電極１５が走査電極２０
の残りに対応しているが、リード電極９が走査電極２０
に対応し、対向透明電極１５がデータ電極１９に対応し
てもよい。詳細は上記の文献に記載されている。なお図
１８において、１３は液晶層，１４は配向膜，１６は上
部ガラス基板を示している。
【０００８】
【発明が解決しようとする課題】従来のＴＦＤ−ＬＣＤ
では長時間駆動すると薄膜二端子素子のＩ−Ｖ特性が変
化し、この僅かなＩ−Ｖ特性の変化が焼き付きとして画
面に表示されてしまうという問題がある。
では長時間駆動すると薄膜二端子素子のＩ−Ｖ特性が変
化し、この僅かなＩ−Ｖ特性の変化が焼き付きとして画
面に表示されてしまうという問題がある。
【０００９】本発明の目的は、非線形抵抗体のＩ−Ｖ特
性が変化しても液晶表示素子の表示特性は変化しない薄
膜二端子素子型液晶表示素子を提供することにある。
性が変化しても液晶表示素子の表示特性は変化しない薄
膜二端子素子型液晶表示素子を提供することにある。
【００１０】
【課題を解決するための手段】本発明によれば、非線形
抵抗素子を介してリード電極と画素電極とが接続されて
なる下部基板と、前記画素電極と対応して対向透明電極
を設けた上部基板と、この上下部基板に挟まれた液晶と
からなる液晶表示素子において、第１の非線形抵抗体と
第１の定抵抗体を直列に接続し、第１の非線形抵抗体よ
りも高抵抗の第２の非線形抵抗体と第１の定抵抗体より
も低抵抗の第２の定抵抗体を直列に接続し、第１の非線
形抵抗体の他端と第２の非線形抵抗体の他端をリード電
極または画素電極の一方に接続し、第１の定抵抗体の他
端と第２の定抵抗体の他端をリード電極または画素電極
の他方に接続したことを特徴とする液晶表示素子が得ら
れる。
抵抗素子を介してリード電極と画素電極とが接続されて
なる下部基板と、前記画素電極と対応して対向透明電極
を設けた上部基板と、この上下部基板に挟まれた液晶と
からなる液晶表示素子において、第１の非線形抵抗体と
第１の定抵抗体を直列に接続し、第１の非線形抵抗体よ
りも高抵抗の第２の非線形抵抗体と第１の定抵抗体より
も低抵抗の第２の定抵抗体を直列に接続し、第１の非線
形抵抗体の他端と第２の非線形抵抗体の他端をリード電
極または画素電極の一方に接続し、第１の定抵抗体の他
端と第２の定抵抗体の他端をリード電極または画素電極
の他方に接続したことを特徴とする液晶表示素子が得ら
れる。
【００１１】
【作用】本発明における薄膜二端子素子型アクティブマ
トリクス液晶表示素子を、それぞれの非線形抵抗体と定
抵抗体のＩ−Ｖ特性を示した図１〜図７及び１画素の等
価回路を示した図８に基づいて説明する。
トリクス液晶表示素子を、それぞれの非線形抵抗体と定
抵抗体のＩ−Ｖ特性を示した図１〜図７及び１画素の等
価回路を示した図８に基づいて説明する。
【００１２】２つの抵抗体を直列に接続すると全抵抗値
は２つの抵抗のうち高抵抗の抵抗値となり、並列に接続
すると全抵抗値は２つの抵抗のうち低抵抗の抵抗とな
る。図２に示すようなＩ−Ｖ特性を持つ第１の非線形抵
抗体１と、図３に示すようなＩ−Ｖ特性を持つ第１の定
抵抗体２とを直列に接続したときのＩ−Ｖ特性は図６に
示す特性となる。図４に示すようなＩ−Ｖ特性を持つ第
２の非線形抵抗体３と、図５に示すようなＩ−Ｖ特性を
持つ第２の定抵抗体４とを直列に接続したときのＩ−Ｖ
特性は図７に示す特性となる。２つの前記非線形抵抗体
と定抵抗体の直列回路どうしを並列に接続した非線形抵
抗素子のＩ−Ｖ特性は図１に示す通りとなる。このＩ−
Ｖ特性のうち０Ｖ〜Ｖａ，Ｖａ〜Ｖｂ，Ｖｂ〜Ｖｃ，Ｖ
ｃ以上はそれぞれ第１の非線形抵抗体１，第１の定抵抗
体２，第２の非線形抵抗体３，第２の定抵抗体４のＩ−
Ｖ特性によって決まる。階調表示をパルス幅変調で行う
場合、駆動波形は図１７に示す通りであり、駆動波形の
電圧Ｖｅ，ＶｆをそれぞれＶｃ以上，Ｖａ〜Ｖｂの範囲
に入るように非線形抵抗体と定抵抗体の抵抗値を決める
と、第１の非線形抵抗体１及び第２の非線形抵抗体３の
Ｉ−Ｖ特性が変化しても駆動電圧Ｖｅ，Ｖｆ付近のＩ−
Ｖ特性は変化しない。したがって、非線形抵抗体のＩ−
Ｖ特性の変化が表示の焼き付きとして画素の表示には現
れてこない。
は２つの抵抗のうち高抵抗の抵抗値となり、並列に接続
すると全抵抗値は２つの抵抗のうち低抵抗の抵抗とな
る。図２に示すようなＩ−Ｖ特性を持つ第１の非線形抵
抗体１と、図３に示すようなＩ−Ｖ特性を持つ第１の定
抵抗体２とを直列に接続したときのＩ−Ｖ特性は図６に
示す特性となる。図４に示すようなＩ−Ｖ特性を持つ第
２の非線形抵抗体３と、図５に示すようなＩ−Ｖ特性を
持つ第２の定抵抗体４とを直列に接続したときのＩ−Ｖ
特性は図７に示す特性となる。２つの前記非線形抵抗体
と定抵抗体の直列回路どうしを並列に接続した非線形抵
抗素子のＩ−Ｖ特性は図１に示す通りとなる。このＩ−
Ｖ特性のうち０Ｖ〜Ｖａ，Ｖａ〜Ｖｂ，Ｖｂ〜Ｖｃ，Ｖ
ｃ以上はそれぞれ第１の非線形抵抗体１，第１の定抵抗
体２，第２の非線形抵抗体３，第２の定抵抗体４のＩ−
Ｖ特性によって決まる。階調表示をパルス幅変調で行う
場合、駆動波形は図１７に示す通りであり、駆動波形の
電圧Ｖｅ，ＶｆをそれぞれＶｃ以上，Ｖａ〜Ｖｂの範囲
に入るように非線形抵抗体と定抵抗体の抵抗値を決める
と、第１の非線形抵抗体１及び第２の非線形抵抗体３の
Ｉ−Ｖ特性が変化しても駆動電圧Ｖｅ，Ｖｆ付近のＩ−
Ｖ特性は変化しない。したがって、非線形抵抗体のＩ−
Ｖ特性の変化が表示の焼き付きとして画素の表示には現
れてこない。
【００１３】
【実施例】以下に本発明の実施例について図面を参照し
て詳細に説明する。
て詳細に説明する。
【００１４】実施例１ 図９および図１０は、本実施例により得られる薄膜二端
子素子を用いたアクティブマトリクスＬＣＤの１画素の
断面図およびその下部基板面上の平面図である。下部ガ
ラス基板６をＳｉＯ2等のガラス保護層で被覆すること
も多いが、不可欠なものではないので省略することもで
き、本実施例では省略している。まず下部電極としてＣ
ｒを３００〜６００オングストローム程度形成し、通常
のフォトリソグラフィ法により、薄膜二端子素子の下部
電極となる定抵抗体接続電極７、及び画素接続電極１１
を形成する。次に第１の非線形抵抗体１及び第２の非線
形抵抗体３としてＳｉＨ4ガスとＮ2ガスを用いてグロー
放電分解法により窒化シリコン層の非線形抵抗体８を８
００〜２０００オングストローム程度形成し、フォトリ
ソグラフィ法によりパターン化する。続いて上部電極と
してＣｒを１０００オングストローム形成し、フォトリ
ソグラフィ法によりパターン化し、リード電極９とな
る。このとき第２の非線形抵抗体３の素子面積である下
部電極と上部電極の重なり部分の面積が、第１の非線形
抵抗体１の素子面積の１／４０〜１／２０になるように
する。さらに定抵抗体１０となるＴａを約１００オング
ストローム形成し、フォトリソグラフィ法により蛇行型
の細長い形にパターン化した第１の定抵抗体２及び第１
の定抵抗体２と同幅で１／１０〜１／５の長さの第２の
定抵抗体４を形成する。画素電極１２として酸化インジ
ウム−スズ（通常ＩＴＯとよばれている）をパターン化
形成する。
子素子を用いたアクティブマトリクスＬＣＤの１画素の
断面図およびその下部基板面上の平面図である。下部ガ
ラス基板６をＳｉＯ2等のガラス保護層で被覆すること
も多いが、不可欠なものではないので省略することもで
き、本実施例では省略している。まず下部電極としてＣ
ｒを３００〜６００オングストローム程度形成し、通常
のフォトリソグラフィ法により、薄膜二端子素子の下部
電極となる定抵抗体接続電極７、及び画素接続電極１１
を形成する。次に第１の非線形抵抗体１及び第２の非線
形抵抗体３としてＳｉＨ4ガスとＮ2ガスを用いてグロー
放電分解法により窒化シリコン層の非線形抵抗体８を８
００〜２０００オングストローム程度形成し、フォトリ
ソグラフィ法によりパターン化する。続いて上部電極と
してＣｒを１０００オングストローム形成し、フォトリ
ソグラフィ法によりパターン化し、リード電極９とな
る。このとき第２の非線形抵抗体３の素子面積である下
部電極と上部電極の重なり部分の面積が、第１の非線形
抵抗体１の素子面積の１／４０〜１／２０になるように
する。さらに定抵抗体１０となるＴａを約１００オング
ストローム形成し、フォトリソグラフィ法により蛇行型
の細長い形にパターン化した第１の定抵抗体２及び第１
の定抵抗体２と同幅で１／１０〜１／５の長さの第２の
定抵抗体４を形成する。画素電極１２として酸化インジ
ウム−スズ（通常ＩＴＯとよばれている）をパターン化
形成する。
【００１５】上部ガラス基板１６上にＩＴＯ膜を形成、
パターン化し、対向透明電極１５とする。これは従来例
の薄膜二端子素子型アクティブマトリクス液晶パネルと
同様であり、また通常の単純マトリクスＬＣＤともほと
んど同一である。下部ガラス基板６と上部ガラス基板１
６とは配向処理をほどこし配向膜１４を形成した後、ガ
ラスファイバ等のスペーサを介して張り合わされ、通常
のエポキシ系接着剤によりシールする。セル厚は５μｍ
とする。
パターン化し、対向透明電極１５とする。これは従来例
の薄膜二端子素子型アクティブマトリクス液晶パネルと
同様であり、また通常の単純マトリクスＬＣＤともほと
んど同一である。下部ガラス基板６と上部ガラス基板１
６とは配向処理をほどこし配向膜１４を形成した後、ガ
ラスファイバ等のスペーサを介して張り合わされ、通常
のエポキシ系接着剤によりシールする。セル厚は５μｍ
とする。
【００１６】その後ＴＮ型液晶を注入し液晶層１３とす
る。これを封止して薄膜二端子素子型アクティブマトリ
クス液晶表示素子を完成する。
る。これを封止して薄膜二端子素子型アクティブマトリ
クス液晶表示素子を完成する。
【００１７】前記薄膜二端子素子型アクティブマトリク
ス液晶表示素子を１００００時間駆動させたところ、表
示の焼き付きは見られなかった。
ス液晶表示素子を１００００時間駆動させたところ、表
示の焼き付きは見られなかった。
【００１８】実施例２ 図１１および図１２は、本実施例により得られる薄膜二
端子素子を用いたアクティブマトリクスＬＣＤの１画素
の断面図およびその下部基板面上の平面図である。下部
ガラス基板８をＳｉＯ2のガラス保護層で被覆すること
も多いが、不可欠なものではないので省略することもで
き、本実施例では省略している。まず下部電極としてＣ
ｒを３００〜６００オングストローム程度形成し、通常
のフォトリソグラフィ法により、薄膜二端子素子の下部
電極となる非線形抵抗体接続電極１７が形成される。次
に第１の非線形抵抗体１及び第２の非線形抵抗体３とし
てＳｉＨ4ガスとＮ2ガスを用いてグロー放電分解法によ
り窒化シリコン層の非線形抵抗体８を８００〜１５００
オングストローム程度形成し、通常のフォトリソグラフ
ィ法によりパターン化する。続いて上部電極としてＣｒ
を１０００オングストローム形成し、フォトリソグラフ
ィ法によりパターン化し、リード電極９，画素接続電極
１１及び定抵抗体接続電極７となる。このとき第２の非
線形抵抗体３の素子面積である下部電極と上部電極の重
なり部分の面積が、第１の非線形抵抗体１の素子面積の
１／４０〜１／２０になるようにする。さらに定抵抗体
１０となるＴａを約１００オングストローム形成し、フ
ォトリソグラフィ法により蛇行型の細長い形にパターン
化した第１の定抵抗体２及び第１の定抵抗体２と同幅で
１／１０〜１／５の長さの第２の定抵抗体４を形成す
る。さらに画素電極１２として酸化インジウム−スズ
（通常ＩＴＯとよばれている）をパターン化形成する。
端子素子を用いたアクティブマトリクスＬＣＤの１画素
の断面図およびその下部基板面上の平面図である。下部
ガラス基板８をＳｉＯ2のガラス保護層で被覆すること
も多いが、不可欠なものではないので省略することもで
き、本実施例では省略している。まず下部電極としてＣ
ｒを３００〜６００オングストローム程度形成し、通常
のフォトリソグラフィ法により、薄膜二端子素子の下部
電極となる非線形抵抗体接続電極１７が形成される。次
に第１の非線形抵抗体１及び第２の非線形抵抗体３とし
てＳｉＨ4ガスとＮ2ガスを用いてグロー放電分解法によ
り窒化シリコン層の非線形抵抗体８を８００〜１５００
オングストローム程度形成し、通常のフォトリソグラフ
ィ法によりパターン化する。続いて上部電極としてＣｒ
を１０００オングストローム形成し、フォトリソグラフ
ィ法によりパターン化し、リード電極９，画素接続電極
１１及び定抵抗体接続電極７となる。このとき第２の非
線形抵抗体３の素子面積である下部電極と上部電極の重
なり部分の面積が、第１の非線形抵抗体１の素子面積の
１／４０〜１／２０になるようにする。さらに定抵抗体
１０となるＴａを約１００オングストローム形成し、フ
ォトリソグラフィ法により蛇行型の細長い形にパターン
化した第１の定抵抗体２及び第１の定抵抗体２と同幅で
１／１０〜１／５の長さの第２の定抵抗体４を形成す
る。さらに画素電極１２として酸化インジウム−スズ
（通常ＩＴＯとよばれている）をパターン化形成する。
【００１９】上部ガラス基板１６上にＩＴＯ膜を形成、
パターン化し、対向透明電極１５とする。これは従来例
の薄膜二端子素子型アクティブマトリクス液晶パネルと
同様であり、また通常の単純マトリクスＬＣＤともほと
んど同一である。下部ガラス基板６と上部ガラス基板１
６とは配向処理をほどこし配向膜１４を形成し、ガラス
ファイバ等のスペーサを介して張り合わされ、通常のエ
ポキシ系接着剤によりシールする。セル厚は５μｍとす
る。
パターン化し、対向透明電極１５とする。これは従来例
の薄膜二端子素子型アクティブマトリクス液晶パネルと
同様であり、また通常の単純マトリクスＬＣＤともほと
んど同一である。下部ガラス基板６と上部ガラス基板１
６とは配向処理をほどこし配向膜１４を形成し、ガラス
ファイバ等のスペーサを介して張り合わされ、通常のエ
ポキシ系接着剤によりシールする。セル厚は５μｍとす
る。
【００２０】その後ＴＮ型液晶を注入し液晶層１３とす
る。これを封止して薄膜二端子素子型アクティブマトリ
クス液晶表示素子を完成する。
る。これを封止して薄膜二端子素子型アクティブマトリ
クス液晶表示素子を完成する。
【００２１】前記薄膜二端子素子型アクティブマトリク
ス液晶表示素子を１００００時間駆動させたところ、表
示の焼き付きは見られなかった。
ス液晶表示素子を１００００時間駆動させたところ、表
示の焼き付きは見られなかった。
【００２２】実施例３ 図１３および図１４は、本実施例により得られる薄膜二
端子素子を用いたアクティブマトリクスＬＣＤの１画素
の断面図およびその下部基板面上の平面図である。下部
ガラス基板６をＳｉＯ2等のガラス保護層で被覆するこ
とも多いが、不可欠なものではないので省略することも
でき、本実施例では省略している。まず下部電極として
Ｃｒを３００〜６００オングストローム程度形成し、通
常のフォトリソグラフィ法により、薄膜二端子素子の下
部電極となる定抵抗体接続電極７、及び画素接続電極１
１が形成される。次に第１の非線形抵抗体１及び第２の
非線形抵抗体３としてＳｉＨ4ガスとＮ2ガスを用いてグ
ロー放電分解法により窒化シリコン層の非線形抵抗体８
を８００〜２０００オングストローム程度形成し、フォ
トリソグラフィ法によりパターン化する。続いて上部電
極としてＣｒを１０００オングストローム形成し、フォ
トリソグラフィ法によりパターン化し、リード電極９と
なる。このとき第２の非線形抵抗体３の素子面積である
下部電極と上部電極の重なり部分の面積が、第１の非線
形抵抗体１の素子面積の１／４０〜１／２０になるよう
にする。さらに酸化インジウム−スズ（通常ＩＴＯとよ
ばれている）を約３００オングストローム形成し、フォ
トリソグラフィ法により蛇行型の細長い形にパターン化
した第１の定抵抗体２、第１の定抵抗体２と同幅で１／
１０〜１／５の長さの第２の定抵抗体４（１０）及び画
素電極１２を形成する。
端子素子を用いたアクティブマトリクスＬＣＤの１画素
の断面図およびその下部基板面上の平面図である。下部
ガラス基板６をＳｉＯ2等のガラス保護層で被覆するこ
とも多いが、不可欠なものではないので省略することも
でき、本実施例では省略している。まず下部電極として
Ｃｒを３００〜６００オングストローム程度形成し、通
常のフォトリソグラフィ法により、薄膜二端子素子の下
部電極となる定抵抗体接続電極７、及び画素接続電極１
１が形成される。次に第１の非線形抵抗体１及び第２の
非線形抵抗体３としてＳｉＨ4ガスとＮ2ガスを用いてグ
ロー放電分解法により窒化シリコン層の非線形抵抗体８
を８００〜２０００オングストローム程度形成し、フォ
トリソグラフィ法によりパターン化する。続いて上部電
極としてＣｒを１０００オングストローム形成し、フォ
トリソグラフィ法によりパターン化し、リード電極９と
なる。このとき第２の非線形抵抗体３の素子面積である
下部電極と上部電極の重なり部分の面積が、第１の非線
形抵抗体１の素子面積の１／４０〜１／２０になるよう
にする。さらに酸化インジウム−スズ（通常ＩＴＯとよ
ばれている）を約３００オングストローム形成し、フォ
トリソグラフィ法により蛇行型の細長い形にパターン化
した第１の定抵抗体２、第１の定抵抗体２と同幅で１／
１０〜１／５の長さの第２の定抵抗体４（１０）及び画
素電極１２を形成する。
【００２３】上部ガラス基板１６上にＩＴＯ膜を形成、
パターン化し、対向透明電極１５とする。これは従来例
の薄膜二端子素子型アクティブマトリクス液晶パネルと
同様であり、また通常の単純マトリクスＬＣＤともほと
んど同一である。下部ガラス基板６と上部ガラス基板１
６とは配向処理をほどこし配向膜１４を形成した後、ガ
ラスファイバ等のスペーサを介して張り合わされ、通常
のエポキシ系接着剤によりシールする。セル厚は５μｍ
とする。
パターン化し、対向透明電極１５とする。これは従来例
の薄膜二端子素子型アクティブマトリクス液晶パネルと
同様であり、また通常の単純マトリクスＬＣＤともほと
んど同一である。下部ガラス基板６と上部ガラス基板１
６とは配向処理をほどこし配向膜１４を形成した後、ガ
ラスファイバ等のスペーサを介して張り合わされ、通常
のエポキシ系接着剤によりシールする。セル厚は５μｍ
とする。
【００２４】その後ＴＮ型液晶を注入し液晶層１３とす
る。これを封止して薄膜二端子素子型アクティブマトリ
クス液晶表示素子を完成する。
る。これを封止して薄膜二端子素子型アクティブマトリ
クス液晶表示素子を完成する。
【００２５】前記薄膜二端子素子型アクティブマトリク
ス液晶表示素子を１００００時間駆動させたところ、表
示の焼き付きは見られなかった。
ス液晶表示素子を１００００時間駆動させたところ、表
示の焼き付きは見られなかった。
【００２６】実施例４ 図１５および図１６は、本実施例により得られる薄膜二
端子素子を用いたアクティブマトリクスＬＣＤの１画素
の断面図およびその下部基板面上の平面図である。下部
ガラス基板６をＳｉＯ2のガラス保護層で被覆すること
も多いが、不可欠なものではないので省略することもで
き、本実施例では省略している。まず下部電極としてＣ
ｒを３００〜６００オングストローム程度形成し、通常
のフォトリソグラフィ法により、薄膜二端子素子の下部
電極となる非線形抵抗体接続電極１７が形成される。次
に第１の非線形抵抗体１及び第２の非線形抵抗体３とし
てＳｉＨ4ガスとＮ2ガスを用いてグロー放電分解法によ
り窒化シリコン層の非線形抵抗体８を８００〜１５００
オングストローム程度形成し、通常のフォトリソグラフ
ィ法によりパターン化する。続いて上部電極としてＣｒ
を１０００オングストローム形成し、フォトリソグラフ
ィ法によりパターン化し、リード電極９、画素接続電極
１１及び定抵抗体接続電極７となる。このとき第２の非
線形抵抗体３の素子面積である下部電極と上部電極の重
なり部分の面積が、第１の非線形抵抗体１の素子面積の
１／４０〜１／２０になるようにする。さらに酸化イン
ジウム−スズを約３００オングストローム形成し、フォ
トリソグラフィ法により蛇行型の細長い形にパターン化
した第１の定抵抗体２、第１の定抵抗体２（１０）と同
幅で１／１０〜１／５の長さの第２の定抵抗体４（１
０）、及び画素電極１２を形成する。
端子素子を用いたアクティブマトリクスＬＣＤの１画素
の断面図およびその下部基板面上の平面図である。下部
ガラス基板６をＳｉＯ2のガラス保護層で被覆すること
も多いが、不可欠なものではないので省略することもで
き、本実施例では省略している。まず下部電極としてＣ
ｒを３００〜６００オングストローム程度形成し、通常
のフォトリソグラフィ法により、薄膜二端子素子の下部
電極となる非線形抵抗体接続電極１７が形成される。次
に第１の非線形抵抗体１及び第２の非線形抵抗体３とし
てＳｉＨ4ガスとＮ2ガスを用いてグロー放電分解法によ
り窒化シリコン層の非線形抵抗体８を８００〜１５００
オングストローム程度形成し、通常のフォトリソグラフ
ィ法によりパターン化する。続いて上部電極としてＣｒ
を１０００オングストローム形成し、フォトリソグラフ
ィ法によりパターン化し、リード電極９、画素接続電極
１１及び定抵抗体接続電極７となる。このとき第２の非
線形抵抗体３の素子面積である下部電極と上部電極の重
なり部分の面積が、第１の非線形抵抗体１の素子面積の
１／４０〜１／２０になるようにする。さらに酸化イン
ジウム−スズを約３００オングストローム形成し、フォ
トリソグラフィ法により蛇行型の細長い形にパターン化
した第１の定抵抗体２、第１の定抵抗体２（１０）と同
幅で１／１０〜１／５の長さの第２の定抵抗体４（１
０）、及び画素電極１２を形成する。
【００２７】上部ガラス基板１６上にＩＴＯ膜を形成、
パターン化し、対向透明電極１５とする。これは従来例
の薄膜二端子素子型アクティブマトリクス液晶パネルと
同様であり、また通常の単純マトリクスＬＣＤともほと
んど同一である。下部ガラス基板６と上部ガラス基板１
６とは配向処理をほどこし配向膜１４を形成した後、ガ
ラスファイバ等のスペーサを介して張り合わされ、通常
のエポキシ系接着剤によりシールする。セル厚は５μｍ
とする。
パターン化し、対向透明電極１５とする。これは従来例
の薄膜二端子素子型アクティブマトリクス液晶パネルと
同様であり、また通常の単純マトリクスＬＣＤともほと
んど同一である。下部ガラス基板６と上部ガラス基板１
６とは配向処理をほどこし配向膜１４を形成した後、ガ
ラスファイバ等のスペーサを介して張り合わされ、通常
のエポキシ系接着剤によりシールする。セル厚は５μｍ
とする。
【００２８】その後ＴＮ型液晶を注入し液晶層１３とす
る。これを封止して薄膜二端子素子型アクティブマトリ
クス液晶表示素子を完成する。
る。これを封止して薄膜二端子素子型アクティブマトリ
クス液晶表示素子を完成する。
【００２９】前記薄膜二端子素子型アクティブマトリク
ス液晶表示素子を１００００時間駆動させたところ、表
示の焼き付きは見られなかった。
ス液晶表示素子を１００００時間駆動させたところ、表
示の焼き付きは見られなかった。
【００３０】実施例では非線形抵抗体を窒化シリコンに
限ったが、この他シリコンカーバイドや酸化シリコンな
どでも同様な効果が得られた。
限ったが、この他シリコンカーバイドや酸化シリコンな
どでも同様な効果が得られた。
【００３１】
【発明の効果】本発明を適用するならば長時間駆動によ
り非線形抵抗体のＩ−Ｖ特性が変化しても、パルス幅変
調による階調表示で用いる電圧付近ではＩ−Ｖ特性が変
化しないため薄膜二端子素子のＩ−Ｖ特性の変化による
表示の焼き付きが起こらなくなった。
り非線形抵抗体のＩ−Ｖ特性が変化しても、パルス幅変
調による階調表示で用いる電圧付近ではＩ−Ｖ特性が変
化しないため薄膜二端子素子のＩ−Ｖ特性の変化による
表示の焼き付きが起こらなくなった。
【図１】本発明の薄膜二端子素子型アクティブマトリク
ス液晶素子の薄膜二端子素子のＩ−Ｖ特性を示した図で
ある。
ス液晶素子の薄膜二端子素子のＩ−Ｖ特性を示した図で
ある。
【図２】本発明の第１の非線形抵抗体のＩ−Ｖ特性を示
した図である。
した図である。
【図３】本発明の第１の定抵抗体のＩ−Ｖ特性を示した
図である。
図である。
【図４】本発明の第２の非線形抵抗体のＩ−Ｖ特性を示
した図である。
した図である。
【図５】本発明の第２の定抵抗体のＩ−Ｖ特性を示した
図である。
図である。
【図６】本発明の第１の非線形抵抗素子のＩ−Ｖ特性を
示した図である。
示した図である。
【図７】本発明の第２の非線形抵抗素子のＩ−Ｖ特性を
示した図である。
示した図である。
【図８】本発明の薄膜二端子素子型アクティブマトリク
ス液晶素子の１画素の等価回路を示した図である。
ス液晶素子の１画素の等価回路を示した図である。
【図９】本発明の第１の実施例の断面図である。
【図１０】本発明の第１の実施例の平面図である。
【図１１】本発明の第２の実施例の断面図である。
【図１２】本発明の第２の実施例の平面図である。
【図１３】本発明の第３の実施例の断面図である。
【図１４】本発明の第３の実施例の平面図である。
【図１５】本発明の第４の実施例の断面図である。
【図１６】本発明の第４の実施例の平面図である。
【図１７】ＴＦＤ−ＬＣＤのパルス幅変調方式の階調表
示に用いる駆動波形の説明図である。
示に用いる駆動波形の説明図である。
【図１８】従来の薄膜二端子素子型アクティブマトリク
ス液晶素子の断面図である。
ス液晶素子の断面図である。
【図１９】従来の薄膜二端子素子型アクティブマトリク
ス液晶素子の平面図である。
ス液晶素子の平面図である。
【図２０】従来の薄膜二端子素子型アクティブマトリク
ス液晶素子の透視図である。
ス液晶素子の透視図である。
【図２１】従来の薄膜二端子素子型アクティブマトリク
ス液晶素子の等価回路を示した図である。
ス液晶素子の等価回路を示した図である。
１ 第１の非線形抵抗体 ２ 第１の定抵抗体 ３ 第２の非線形抵抗体 ４ 第２の定抵抗体 ５ 液晶素子 ６ 下部ガラス基板 ７ 定抵抗体接続電極 ８ 非線形抵抗体 ９ リード電極 １０ 定抵抗体 １１ 画素接続電極 １２ 画素電極 １３ 液晶層 １４ 配向膜 １５ 対向透明電極 １６ 上部ガラス基板 １７ 非線形抵抗体接続電極 １８ 非線形抵抗素子 １９ データ電極 ２０ 走査電極
Claims (1)
- 【請求項１】非線形抵抗素子を介してリード電極と画素
電極とが接続されてなる下部基板と、前記画素電極と対
応して対向透明電極を設けた上部基板と、この上下部基
板に挟まれた液晶とからなる液晶表示素子において、第
１の非線形抵抗体と第１の定抵抗体を直列に接続し、第
１の非線形抵抗体よりも高抵抗の第２の非線形抵抗体と
第１の定抵抗体よりも低抵抗の第２の定抵抗体を直列に
接続し、第１の非線形抵抗体の他端と第２の非線形抵抗
体の他端をリード電極または画素電極の一方に接続し、
第１の定抵抗体の他端と第２の定抵抗体の他端をリード
電極または画素電極の他方に接続したことを特徴とする
液晶表示素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10326091A JP2743612B2 (ja) | 1991-02-26 | 1991-02-26 | 液晶表示素子 |
| EP91109700A EP0461648B1 (en) | 1990-06-13 | 1991-06-13 | Metal-insulator-metal type matrix liquid cristal display free from image sticking |
| DE69124642T DE69124642T2 (de) | 1990-06-13 | 1991-06-13 | Nachbildfreie Matrix-Flüssigkristallanzeige mit Metall-Isolator-Metall-Elementen |
| US07/714,967 US5299040A (en) | 1990-06-13 | 1991-06-13 | Metal-insulator-metal type active matrix liquid crystal display free from image sticking |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10326091A JP2743612B2 (ja) | 1991-02-26 | 1991-02-26 | 液晶表示素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04270319A JPH04270319A (ja) | 1992-09-25 |
| JP2743612B2 true JP2743612B2 (ja) | 1998-04-22 |
Family
ID=14349472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10326091A Expired - Lifetime JP2743612B2 (ja) | 1990-06-13 | 1991-02-26 | 液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2743612B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5757446A (en) * | 1994-10-14 | 1998-05-26 | Energy Conversion Devices, Inc. | Liquid crystal display matrix array employing ovonic threshold switching devices to isolate individual pixels |
-
1991
- 1991-02-26 JP JP10326091A patent/JP2743612B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04270319A (ja) | 1992-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5122889A (en) | Active matrix liquid crystal display using mim diodes having symmetrical voltage-current characteristics as switching elements | |
| JP2518388B2 (ja) | アクティブマトリクス液晶表示素子 | |
| JP2745880B2 (ja) | カラー液晶表示パネル | |
| JP2743612B2 (ja) | 液晶表示素子 | |
| EP0461648B1 (en) | Metal-insulator-metal type matrix liquid cristal display free from image sticking | |
| JP2684835B2 (ja) | 液晶表示素子およびその製造方法 | |
| JP3052361B2 (ja) | アクティブマトリクス液晶表示装置とその製造方法 | |
| JPH0580651B2 (ja) | ||
| JPH0261019B2 (ja) | ||
| JPH01277217A (ja) | アクティブマトリックス型液晶表示素子アレイ | |
| JP2871245B2 (ja) | 液晶表示パネル | |
| JP2540957B2 (ja) | 薄膜二端子素子型アクティブマトリクス液晶表示装置及びその製造方法 | |
| JPH0862629A (ja) | 液晶表示装置 | |
| JPH05188404A (ja) | 液晶表示パネル | |
| JP2737975B2 (ja) | 薄膜二端子素子型アクティブマトリクス液晶表示装置 | |
| JP2578942B2 (ja) | アクティブマトリクス液晶表示装置の駆動方法 | |
| JP2578941B2 (ja) | アクティブマトリクス液晶表示装置の駆動方法 | |
| JPH02168239A (ja) | 薄膜二端子素子型アクティブマトリクス液晶表示装置 | |
| JPH02168238A (ja) | 薄膜二端子素子型アクティブマトリクス液晶表示装置 | |
| JP3062525B2 (ja) | 液晶表示装置 | |
| JPH02168237A (ja) | 薄膜二端子素子型アクティブマトリクス液晶表示装置 | |
| JPH02170136A (ja) | 薄膜二端子素子型アクティブマトリクス液晶表示装置 | |
| JPH05232518A (ja) | 液晶表示パネル | |
| JP2934735B2 (ja) | 電気光学装置 | |
| JPH0311318A (ja) | 液晶表示素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080206 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090206 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110206 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110206 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 14 |