JPH03204959A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH03204959A
JPH03204959A JP2274096A JP27409690A JPH03204959A JP H03204959 A JPH03204959 A JP H03204959A JP 2274096 A JP2274096 A JP 2274096A JP 27409690 A JP27409690 A JP 27409690A JP H03204959 A JPH03204959 A JP H03204959A
Authority
JP
Japan
Prior art keywords
logic cell
logic
line
selection
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2274096A
Other languages
English (en)
Inventor
Hideo Kikuchi
秀夫 菊地
Satoru Tanizawa
谷澤　哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPH03204959A publication Critical patent/JPH03204959A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516—Test of programmable logic devices [PLDs]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/27—Built-in tests
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術・・第１８図 発明が解決しようとする課題 課題を解決するための手段 第１の発明 第２の発明 第３の発明 第４の発明 第５の発明 第６の発明 作用 第１の発明の作用・・第１図 第２の発明の作用・・第２図 第３の発明の作用・ 第４の発明の作用・ 第５の発明の作用・ 第６の発明の作用・ 実施例・・第７図〜第 発明の効果 第１の発明の場合 第２の発明の場合 第３の発明の場合 第４の発明の場合 第５の発明の場合 第６の発明の場合 ・第３図 ・第４図 ・第５図 ・第６図 １６図 〔概要〕 スタンダードセル方式やゲートアレイ方式によって製造
される半導体集積回路装置、即ち、ｌ又は２種以上の論
理セルを列状に配列した種々の論理セル列を配列し、か
つ、前記論理セルに１又は２以上のモニター・ポイント
を設定してなる半導体集積回路装置に関し、 配線効率の向上化を図ることができるようにしたマトリ
ックス・ブロービング法による試験回路を内蔵させるこ
とを目的とし、 前記論理セル列ごとに選択線を設けるとともに、該選択
線に直交する方向に読出し線を設け、前記モニター・ポ
イントと前記読出し線とをスイッチ素子で接続し、前記
選択線を介して前記スイッチ素子のオン、オフを制御し
、前記読出し線を介して前記モニター・ポイントの論理
状態を読出すようにし、かつ、前記選択線の数を前記論
理セル列の数よりも多くするように構成する。
〔産業上の利用分野〕
本発明は、スタンダードセル方式やゲートアレイ方式に
よって製造される半導体集積回路装置、即ち、■又は２
種以上の論理セルを列状に配列した種々の論理セル列を
配列し、かっ、各論理セルに１又は２以上のモニター・
ポイントを設定してなる半導体集積回路装置及び基本セ
ルを列状に配列した複数の基本セル列を配列し、かっ、
基本セルの１ないし複数に対してｌのモニター・ポイン
トを設定してなる半導体集積回路装置に関する。
近年、半導体集積回路装置は大集積化してきており、試
験の実行が益々困難となっている。このため、かかる半
導体集積回路装置においては、内部回路の良否判定、論
理設計のデパック、障害の解析を容易に行うため、試験
回路を内蔵することが行われる。
〔従来の技術〕
従来、かかる試験回路を内蔵した半導体集積回路装置と
して第１８図にその要部を示すようなものか提案されて
いる（特開昭６１−４２９３４号公報参照）。
図中、ｌは半導体集積回路チップ本体、２は論理セルで
あって、この半導体集積回路装置は、行選択線３１列読
出し線４．スイッチ素子５１行選択リングカウンタ６、
列選択リングカウンタ７゜データセレクタ（ＳＥＬ）８
．行選択クロック入力端子９１列選択クロック入力端子
ＩＯ，モニタ出力端子１１からなる試験回路を内蔵して
いる。
なお、論理セル２の相互間の配線はユーザーからのオー
ダーにより行われるため、この第１６図においては示さ
れていない。
かかる半導体集積回路装置は、論理セル２の出力端をス
イッチ素子５を介して列読出しＪ！４に接続し、行選択
リングカウンタ６による行選択線３の選択と、列選択リ
ングカウンタ７による列読出し線４の選択とを通して論
理セル２を１個ずつ選択し、選択した論理セル２の出力
端の論理状態をデータセレクタ８を介してモニタ出力端
子１１に出力させ、その結果により、論理検証を行い、
また、故障等を判断しようとするものである。
かかる試験手法は、ＭＰ法（Ｍａｔｒｉｘ　Ｐｒｏｖｉ
ｎｇ）と呼ばれているが、この試験手法によれば、論理
回路の試験を論理セル単位で行うことができるので、い
わゆるスキャン・フリップフロップを利用したスキャン
バス法等に比較して、回路設計が容易であり、かつ、観
測性の高い試験を行うことができるという利点を存して
いる。
〔発明が解決しようとする課題〕
しかしながら、かかるＭＰ法による試験回路を内蔵する
従来の半導体集積回路装置においては、行選択線３及び
列選択線４をそれぞれ論理セル２の各行及び各列に設け
ている。このため、配線効率か悪く、論理セル相互間を
接続すべき論理回路用の配線の形成に支障を来してしま
う場合があるという問題点があった。
また、かかる従来の半導体集積回路装置は、１個のモニ
ター・ポイントを有する論理セルを各行、同数に配して
構成されている。したかって、この手法は、例えばスタ
ンダードセル方式で構成される半導体集積回路装置のよ
うに、１又は２種以上の論理セル、即ち、種々の面積規
模を有し、かつ、モニター・ポイントの数が必ずしも１
個でない複数の論理セルを配列した種々の論理セル列を
設けてなる半導体集積回路装置には、そのまま適用する
ことができない。もし、同様の考え方で適用する場合に
は、モニター・ポイントを最も数多く設けている論理セ
ル列を基準としてそのモニター・ポイントの数の列読出
し線を設けなければならない。したがって、この場合に
は、試験用の配線が多くなり、その分、論理セル相互間
を接続するための論理回路用の配線の形成に支障を来し
てしまうという問題点があった。
本発明は、かかる点に鑑み、配線効率の向上化を図るこ
とかできるようにしたＭＰ法による試験回路を内蔵した
「ｌ又は２種以上の論理セルを列状に配列した種々の論
理セル列を配列し、かつ、論理セルに１又は２以上のモ
ニター・ポイントを設定してなる半導体集積回路装置」
、同じく配線効率の向上化を図ることができるようにし
たＭＰ法による試験回路を内蔵した「１又は２種以上の
論理セルを列状に配列した種々の論理セル列を配列して
なる第１の論理セル列群を設けるとともに、第１の論理
セル列群の論理セル列に直交する方向に、１又は２種以
上の論理セルを列状に配列してなる種々の論理セル列を
配列した第２の論理セル列群を設け、かつ、第１の論理
セル列群の論理セル及び第２の論理セル列群の論理セル
に１又は２以上のモニター・ポイントを設定してなる半
導体集積回路装置」、同じく配線効率の向上化を図るこ
とができるようにしたＭＰ法による試験回路を内蔵した
「基本セルを列状に配列した複数の基本セル列を配列し
、かつ、基本セルの１ないし複数に対してｌのモニター
・ポイントを設定してなる半導体集積回路装置」を提供
することを目的とする。
〔課題を解決するための手段〕
本発明は以下に述べる第１ないし第６の発明を含み、上
記目的はそれぞれ第１ないし第６の発明によって達成さ
れる。
なお、本発明において、論理セルとは、ＮＯＴ回路、Ａ
ＮＤ回路、ＯＲ回路、複合ゲート回路、アダー回路、デ
コード回路、ラッチ回路、フリップフロップ、シフトレ
ジスタ、カウンタ等、それ自体一定の機能を有し、およ
そ論理ＬＳＩを構成するに必要とされる種々の単位回路
を含む概念である。また、基本セルとは、いわゆるベー
シック・セルを意味する。
第１の発明 第１の発明は、１又は２種以上の論理セルを列状に配列
した種々の論理セル列を配列し、かっ、前記論理セルに
１又は２以上のモニター・ポイントを設定してなる半導
体集積回路装置であって、前記論理セル列ごとに選択線
を設けるとともに、該選択線に直交する方向に読出し線
を設け、前記モニター・ポイントと前記読出し線とをス
イッチ素子で接続し、前記選択線を介して前記スイッチ
素子のオン、オフを制御し、前記読出し線を介して前記
モニター・ポイントの論理状態を読出すようにし、かつ
、前記選択線の数を前記論理セル列の数よりも多くした
ものである。
第２の発明 第２の発明は、１又は２種以上の論理セルを列状に配列
した種々の論理セル列を配列し、かつ、前記論理セルに
１又は２以上のモニター・ボイントを設定してなる半導
体集積回路装置であって、前記論理セル列ごとに読出し
線を設けるとともに、該読出し線に直交する方向に選択
線を設け、前記モニター・ポイントと前記読出し線とを
スイッチ素子で接続し、前記選択線を介して前記スイッ
チ素子のオン、オフを制御し、前記読出し線を介して前
記モニター・ポイントの論理状態を読出すようにし、か
つ、前記読出し線の数を前記論理セル列の数よりも多く
したものである。
第３の発明 第３の発明は、１又は２種以上の論理セルを列状に配列
した種々の論理セル列を配列してなる第１の論理セル列
群を設けるとともに、該第１の論理セル列群の論理セル
列に直交する方向に、ｌ又は２種以上の論理セルを列状
に配列してなる種々の論理セル列を配列した第２の論理
セル列群を設け、かつ、前記第１の論理セル列群の論理
セル及び前記第２の論理セル列群の論理セルに１又は２
以上のモニター・ポイントを設定してなる半導体集積回
路装置であって、前記第１の論理セル列群においては、
前記論理セル列ごとに選択線を設けるとともに、該選択
線に直交する方向に読出し線を設け、前記モニター・ポ
イントと前記読出し線とをスイッチ素子で接続し、前記
選択線を介して前記スイッチ素子のオン、オフを制御し
、前記読出し線を介して前記モニター・ポイントの論理
状態を読出すようにし、前記第２の論理セル列群におい
ては、前記論理セル列ごとに読出し線を設けるとともに
、該読出し線に直交する方向に選択線を設け、前記モニ
ター・ポイントと前記読出し線とをスイッチ素子で接続
し、前記選択線を介して前記スイッチ素子のオン、オフ
を制御し、前記読出し線を介して前記モニター・ポイン
トの論理状態を読出すようにし、かつ、前記第１の論理
セル列群においては、前記選択線の数を前記論理セル列
の数よりも多くし、前記第２の論理セル列群においては
、前記読出し線の数を前記論理セル列の数よりも多くし
たものである。
第４の発明 第４の発明は、基本セルを列状に配列した複数の基本セ
ル列を配列し、かつ、前記基本セルの１ないし複数に１
のモニター・ポイントを設定してなる半導体集積回路装
置であって、前記基本セル列ごとに選択線を設けるとと
もに、該選択線に直交する方向に読出し線を設け、前記
モニター・ポイントと前記読出し線とをスイッチ素子で
接続し、前記選択線を介して前記スイッチ素子のオン、
オフを制御し、前記読出し線を介して前記モニター・ポ
イントの論理状態を読出すようにし、かつ、前記基本セ
ル列ごとに複数の選択線を設けるようにしたものである
。
第５の発明 第５の発明は、基本セルを列状に配列した複数の基本セ
ル列を配列し、かつ、前記基本セルの１ないし複数に１
のモニター・ポイントを設定してなる半導体集積回路装
置であって、前記基本セル列ごとに読出し線を設けると
ともに、該読出し線に直交する方向に選択線を設け、前
記モニター・ポイントと前記読出し線とをスイッチ素子
で接続し、前記選択線を介して前記スイッチ素子のオン
、オフを制画し、前記読出し線を介して前記モニター・
ポイントの論理状態を読出すようにし、かつ、前記基本
セル列ごとに複数の読出し線を設けるようにしたもので
ある。
第６の発明 第６の発明は、ｌ又は２種以上の論理セルを列状に配列
した種々の論理セル列を配列してなる論理セル列群を複
数群設けるとともにブロック状のメガセルを必要に応じ
て、かつ、前記論理セルおよびメガセルに１又は２以上
のモニター・ポイントを設定してなる半導体集積回路装
置であって、該論理セル列および該メガセル周辺に沿っ
た方向に選択線および読出し線の両方をそれぞれ少なく
とも１本づつ設け、前記モニター・ポイントと前記読出
し線とをスイッチ素子で接続し、かつ、該選択線および
読出し線を該論理セル列の端部で適宜折りまげて配線し
、前記メガセル部を迂回するように設けたものである。
〔作用〕
第１ないし第６の発明の作用は、以下の通りである。
第１の発明の作用 例えば、第１図Ａに示すように、２本の論理セル列１２
．１３が設けられる場合において、論理セル列１２．１
３と同一方向に選択線、これと直交する方向に読出し線
を設ける場合について考える。なお、１４は論理セル、
１５はモニター・ポイントである。
かかる場合、従来の手法を適用すれば、第１図Ｂに示す
ように、選択線１６及び読出し線１７か設けられる。即
ち、選択線１６は論理セル列１２゜１３ごとに設けられ
、読出し線１７は、モニター・ポイント１５の数が多い
論理セル列１３のモニター・ポイント１５に合わせた４
本の読出し線か設けられる。なお、１８はスイッチ素子
である。
ここに、本例では、スイッチ素子としてｎ　Ｍ　ＯＳト
ランジスタを使用した場合を記載しているが、その他、
ｐＭＯＳトランジスタやバイポーラトランジスタ等を使
用することができる。
このように、従来の手法によれば、論理セル列と同数の
選択線及び最大数のモニター・ポイントを設定している
論理セル列のモニター・ポイントの数と同数の読出し線
を必要とする。
ところが、第１の発明においては、選択線の数を論理セ
ル列の数よりも多くする。そこで、これを本例に適用す
る場合には、第１図Ｃに示すように、選択線１６及び読
出し線１７を設けることができる。
即ち、この例では、論理セル列１２に対応して１本の選
択線１６．論理セル列１３に対応して２本の選択線１６
が設けられている。この結果、読出し線１７については
、２本の読出し線１７を設ければ足り、選択線１６と読
出し線１７の合計数は、従来の手法（第１図Ｂ）による
場合よりも１本、少なくなっている。
なお一般に、この第１の発明によれば、１又は２種以上
の論理セルを列状に配列した種々の論理セル列を配列し
、かつ、論理セルに１又は２以上のモニター・ポイント
を設定してなる半導体集積回路装置において、選択線と
読出し線の合計数を、（論理セル列と同数の選択線の数
）＋（最大数のモニター・ポイントを設定している論理
セル列のモニター・ポイントの数と同数の読出し線の数
）よりも少なくすることができる。
第２の発明の作用 例えば、第２図Ａに示すように、２個の論理セル列１２
．１３かある場合において、第１の発明の場合とは逆に
、論理セル列１２．１３と同一方向に読出し線、これと
直交する方向に選択線を設ける場合について考える。
かかる場合、従来の手法を適用すれば、第２図Ｂに示す
ように、選択線１６及び読出し線１７が設けられる。即
ち、選択線１６については、モニター・ポイント１５の
数が多い論理セル列１３のモニター・ポイントに合わせ
た４本の選択線が設けられ、また、読出し線１７につい
ては、論理セル列１２．１３ごとに１本の読出し線が設
けられる。
このように、従来の手法によれば、最大数のモニター・
ポイントを設定している論理セル列のモニター・ポイン
ト数と同数の選択線及び論理セル列と同数の読出し線を
必要とする。
ところが、第１の発明においては、読出し線の数を論理
セル列の数よりも多くする。そこで、これを本例に適用
する場合には、第２図Ｃに示すように、選択線１６及び
読出し線１７を設けることができる。
即ち、この例では、論理セル列１２に対応して１本の読
出し線１７．論理セル列１３に対応して２本の読出し線
１７が設けられている。この結果、選択線１６について
は、２本の選択線を設ければ足り、選択線１６と読出し
線１７の合計数は、従来の手法（第２図Ｂ）による場合
よりも１本、少なくなっている。
なお一般に、この第２の発明によれば、ｌ又は２種以上
の論理セルを列状に配列した種々の論理セル列を配列し
、かつ、論理セルに１又は２以上のモニター・ポイント
を設定してなる半導体集積回路装置において、選択線と
読出し線の合計数を、（最大数のモニター・ポイントを
設定している論理セル列のモニター・ポイントの数と同
数の選択線の数）＋（論理セル列と同数の読出し線の数
）よりも少なくすることができる。
第３の発明の作用 例えば、第３図Ａに示すように、２個の論理セル列１９
．２０からなる第１の論理セル列群２１と、第１の論理
セル列群２１の論理セル列１９゜２０に直交する２個の
論理セル列２２．２３からなる第２の論理セル列群２４
かある場合において、第１及び第２の論理セル列群２１
．２４を通して論理セル列１９．２０に平行する方向に
選択線、これと直交する方向に読出し線を設ける場合を
考える。
かかる場合、従来の手法を適用すれば、第３図已に示す
ように、選択線１６及び読出し線１７が設けられる。即
ち、選択線１６については、第１の論理セル列群２１の
論理セル列の数よりも第２の論理セル列群２４の論理セ
ル列２３のモニター・ポイント１５の数の方が多いので
、かかる論理セル列２３のモニター・ポイント１５に合
わせた４本の選択線が設けられる。また、読出し線１７
については、第１の論理セル列群２１においては、モニ
ター・ポイント１５の数が多い論理セル列２０のモニタ
ー・ポイント１５に合わせた４本の読出し線か設けられ
、また、第２の論理セル列群２４においては、論理セル
列の数と同数の読出し線が設けられる。
このように、従来の手法によれば、選択線については、
第１の論理セル列群における論理セル列の数又は第２の
論理セル列群における最大数のモニター・ポイントを設
定している論理セル列のモニター・ポイント数のうち、
多い方の数と同数の選択線が必要となり、また、読出し
線については、（第１の論理セル列群における最大数の
モニター・ポイントを設定している論理セル列のモニタ
ー・ポイント数）＋（第２の論理セル列群における論理
セル列の数）と同数の読出し線が必要となる。
ところが、第３の発明においては、第１の論理セル列群
においては、選択線は論理セル列の数よりも多く設けら
れ、第２の論理セル列群においては、読出し線は論理セ
ル列の数よりも多く設けられる。これを本例に適用した
場合、第３図Ｃに示すように、選択線１６及び読出し線
１７を設けることができる。即ち、３本の選択線１６と
、５本の読出し線１７とを設ければ足り、選択線１６と
読出し線１７の合計数は、従来の手法（第３図Ｂ）によ
る場合よりも２本、少なくなっている。
なお一般に、この第３の発明によれば、１又は２種以上
の論理セルを列状に配列した種々の論理セル列を配列し
てなる第１の論理セル列群を設けるとともに、この第１
の論理セル列群の論理セル列に直交する方向に、ｌ又は
２種以上の論理セルを列状に配列してなる種々の論理セ
ル列を配列した第２の論理セル列群を設け、かつ、第１
の論理セル列群の論理セル及び第２の論理セル列群の論
理セルに１又は２以上のモニター・ポイントを設定して
なる半導体集積回路装置において、第１及び第２の論理
セル列群の関係が第３図Ａに示すような関係にあれば、
選択線と読出し線の合計数を、（第１の論理セル列群に
おける論理セル列の数又は第２の論理セル列群における
最大数のモニター・ポイントを設定している論理セル列
のモニター・ポイント数のうち、多い方の数）＋（第１
の論理セル列群における最大数のモニター・ポイントを
設定している論理セル列のモニター・ポイント数十第２
の論理セル列群における論理セル列の数）よりも少なく
することができる。
また、第１の論理セル列群２１と第２の論理セル列群２
４とが第３図りに示すような関係にある場合もある。
かかる場合、従来の手法を適用すれば、第３図Ｅに示す
ように、選択線１６及び読出し線１７が設けられる。即
ち、選択線１６については、第１の論理セル列群２１に
おいては、論理セル列と同数の選択線が設けられ、また
、第２の論理セル列群２４においては、モニター・ポイ
ント１５の数が多い論理セル列２３のモニター・ポイン
ト１５に合わせた４本の選択線が設けられる。また、読
出し線１７については、第２の論理セル列群２４の論理
セル列の数よりも第１の論理セル列群２１の論理セル列
２０のモニター・ポイント１５の数の方が多いので、か
かる論理セル列２３のモニター・ポイント１５に合わせ
た４本の読出し線が設けられる。
このように、従来の手法によれば、選択線については、
（第１の論理セル列群における論理セル列の数十環２の
論理セル列群における最大数のモニター・ポイントを設
定している論理セル列のモニター・ポイント数）と同数
の選択線が必要となり、また、読出し線については、（
第１の論理セル列群における最大数のモニター・ポイン
トを設定している論理セル列のモニター・ポイント数又
は第２の論理セル列群における論理セル列の数のうち、
多い方の数）と同数の読出し線が必要となる。
ところが、第３の発明を本例に適用した場合、第３図Ｆ
に示すように、選択線１６及び読出し線１７を設けるこ
とができる。即ち、５本の選択線１６と、３本の読出し
線１７とを設ければ足り、選択線１６と読出し線１７の
合計数は、従来の手法（第３図Ｅ）による場合よりも２
本、少なくなっている。
なお一般に、この第３の発明によれば、第１及び第２の
論理セル列群２１．２４の関係が第３図りに示すような
関係にあれば、選択線と読出し線の合計数を、（第１の
論理セル列群における論理セル列の数十環２の論理セル
列群における最大数のモニター・ポイントを設定してい
る論理セル列のモニター・ポイント数）＋（第１の論理
セル列群における最大数のモニター・ポイントを設定し
ている論理セル列のモニター・ポイント数又は第２の論
理セル列群における論理セル列の数のうち、多い方の数
）よりも少なくすることができる。
第４の発明の作用 例えば、第４図Ａに示すように、１個のモニター・ポイ
ント１５を有する１種類の基本セル２５を配列してなる
２本の基本セル列２６を設けるとともに、予め、かかる
基本セル２６と同一方向に選択線、これと直交する方向
に読出し線を設ける場合について考える。
かかる場合、従来の手法を適用すれば、第４図Ｂに示す
ように、選択線１６及び読出し線１７が設けられる。即
ち、選択線１６については、基本セル列２６ごとに１本
の選択線が設けられ、また、読出し線１７については、
基本セル２５の各行ごとに１本の読出し線が設けられる
。したがって、この場合には、基本セル２５．２５間に
読出し線１７を配列するための配線領域６１が各行ごと
に設けられる。なお、６０は基本セル２５によって構成
されるゲート回路を示している。
ところが、第４の発明においては、基本セル列ごとに複
数の選択線を設けるようにしている。これを本例に適用
した場合、第４図Ｃに示すように、選択線１６及び読出
し線１７を設けることができる。即ち、基本セル列２６
ごとに２本の選択線１６を配列し、読出し線１７の数を
半分にすることができる。この結果、基本セル２５．２
５間に設けなければならない配線領域６１の数を低減す
ることができる。即ち、基本セル列２６に直交する方向
の配線を低減することができる。
また、基本セル２５とともに、予め、選択線１６及び読
出し線１７を設けておかず、ゲート回路６０を形成した
後、ゲート回路６０に１又は複数のモニター・ポイント
１５を設定し、基本セル２５上に読出し線１７を配する
場合にも、同様に基本セル列２６に直交する方向の配線
を低減することができる。
なお一般に、この第４の発明によれば、基本セルを列状
に配列した複数の基本セル列を配列し、かつ、基本セル
の１ないし複数に１個のモニター・ポイントを設定して
なる半導体集積回路装置において、まず、基本セル間に
読出し線用の配線領域を設け、この配線領域に、予め、
読出し線を設けておく場合には、読出し線の数を減らす
ことにより、読出し線用の配線領域の数を減らすことが
できる。また、ゲート回路を形成した後、基本セル上に
読出し線を設けるようにする場合には、基本セル列に直
交する方向の配線である読出し線を低減し、配線効率の
向上化を図ることができる。
第５の発明の作用 例えば、第５図Ａに示すように、１個のモニター・ポイ
ント１５を有する１種類の基本セル２５を配列してなる
２本の基本セル２６を設けるとともに、予め、かかる基
本セル列２６と同一方向に読出し線、これと直交する方
向に選択線を設ける場合について考える。
かかる場合、従来の手法を適用すれば、第５図Ｂに示す
ように、選択線１６及び読出し線１７が設けられる。即
ち、読出し線１７については、基本セル列２６ごとに１
本の読出し線が設けられ、また、選択線１６については
、基本セル２５の各行ごとに１本の選択線が設けられる
。したがって、この場合には、基本セル２５．２５間に
、選択線１６を配列するための配線領域６１が各行ごと
に設けられる。
ところか、第５の発明においては、基本セル列ごとに複
数の読出し線を設けるようにしている。
これを本例に適用した場合には、第５［ＪＣに示すよう
に、選択線１６及び読出し線１７を設けることができる
。即ち、基本セル列２６ごとに２本の読出し線１７を配
列し、選択線１６の数を半分にすることができる。この
結果、基本セル２５゜２５間に設けなければならない配
線領域６１の数を低減することができる。即ち、基本セ
ル列２６に直交する方向の配線領域を低減することがで
きる。
また、基本セル２５とともに、予め、選択線１６及び読
出し線１７を設けておかず、ゲート回路６０を形成した
後、ゲート回路６０に１又は複数のモニター・ポイント
１５を設定し、基本セル２５上に選択線１６を配する場
合にも、基本セル列２６に直交する方向の配線を低減す
ることができる。
なお一般に、この第５の発明によれば、基本セルを列状
に配列した複数の基本セル列を配列し、かつ、前記基本
セルの１ないし複数に１のモニター・ポイントを設定し
てなる半導体集積回路装置において、基本セル間に読出
し線用の配線領域を設け、この配線領域に、予め、選択
線を設けておく場合には、選択線の数を減らすことによ
り、選択線用の配線領域の数を減らすことができる。
また、ゲート回路を形成した後、基本セル上に選択線を
設けるようにする場合には、基本セル列に直交する方向
の配線である選択線を低減し、配線効率の向上を図るこ
とができる。
第６の発明の作用 例えば第６図に示すように、論理セル列６２゜６３と対
応する読出し線６４と選択線６５とは同一方向に配列さ
れている。また、読出し線６４と選択線６５とはメガセ
ル６６を迂回するようにしてセンス回路６８や選択回路
６８に接続されている。この結果、少ない読出し線及び
選択線を効率良く設けることができる。
〔実施例〕
以下、第７図ないし第１６図を参照して、本発明の一実
施例につき説明する。
まず、第７図は本発明の一実施例の要部を示すブロック
図である。図中、２７は半導体集積回路チップ本体、２
８は論理セル、２９は論理セル列、３０はモニター・ポ
イントであって、本実施例においては、タイミング制御
回路３１．列選択回路３２、列選択線３３．ｎＭＯ３）
ランジスタ３４゜行読出し線３５．センス回路３６．モ
ニター出力端子３７を設けて試験回路を構成している。
なお、第６図においては、紙面の都合上、ｎＭＯｓトラ
ンジスタ３４につき略記号を使用しているが、この略記
号と本来の図記号との関係は第８図Ａ及びＢに示す通り
である。
ここに、タイミング制御回路３１　（図示すると）は、
列選択回路３２及びセンス回路３６の動作タイミングを
制御するためのものである。
また、列選択回路３２は、第９図に示すように、アドレ
スカウンタ３８と、アドレスデコーダ３９とを設けて構
成されている。ここに、アドレスカウンタ３８は、クリ
ア信号ＣＬＲによってクリアした後、クロック信号ＣＫ
をカウントし、順次、アドレスＡｏ　、Ａｔ　、Ａｔを
出力するように構成されている。また、ロード信号ＬＤ
を入力し、初期値設定可能状態にした後、ロードデータ
Ｄ０゜ＤＩ、Ｄ２を入力することにより、特定のアドレ
スを選択できるように構成されている。また、アドレス
デコーダ３９は従来周知のようにナンド回路列４０及び
インバータ列４１から構成されている。
なお、列選択回路３２は、第９図例のほか、第１０図、
第１１図に示すようなリングカウンタ４２．４３で構成
することもできる。ここに、リングカウンタ４２は、Ｄ
フリップフロップ４４゜４５．４６．４７を縦列接続す
るとともに、最終段のＤフリップフロップ４７のＱ出力
をオア回路４８を介して初段のＤフリップフロップ４４
のＤ入力に帰還し、また、全段のＤフリップフロップ４
４．４５，４６．４７の回出力のアンドをアンド回路４
９でとり、このアンド回路４９の出力をオア回路４８を
介して初段のＤフリップフロップ４４のＤ入力に帰還し
、Ｄフリップフロップ４４゜４５．４６．４７のＱ出力
で列の選択を行うことができるように構成されている。
また、第１１図のリングカウンタ４３は、アンド回路４
９の代わりに、Ｄフリップフロップ５０を設けた例であ
る。
また、センス回路３６は、第１２図に示すように、セン
スアンプ列５１．シフトレジスタ５２を設けて構成され
ている。ここに、センスアンプ列５１は行読出し線３５
の数と同数のセンスアンプ５３を設けて構成されている
。また、シフトレジスタ５２は、並列入力・直列出力形
のシフトレジスタであって、センスアンプ５３と同数の
入力端子を設けている。なお、センス回路３６は、第１
３図に示すように構成することもできる。即ち、データ
圧縮用の加算器５４を設け、センスアンプ５３の出力を
このデータ圧縮用の加算器５４を介して加工し、この加
工したデータをシフトレジスタ５２に供給するように構
成することができる。
この場合には、試験の高速化を図ることができる。
また、第１４図Ａ及びＢはそれぞれ論理セル２８の一例
である２人カナンド回路を示す回路図及び概略的平面図
であって、モニター・ポイント３０の設定の一例を示し
ている。なお、第１４図Ａ及びＢにおいて、トランジス
タの関係は、符号５５．５８，５７．５８に示す通りで
ある。
また、第１５図Ａ及びＢはそれぞれ論理セル２８の他の
例であるＤフリップフロップを示す回路図及び概略的平
面図であって、同じくモニター・ポイント３０の引き出
し方を示している。この例のように、１個の論理セル２
８に複数の、例えば、２個のモニター・ポイント３０か
設定される場合がある。
また、第１６図Ａ及びＢはそれぞれスイッチ素子をなす
ｎＭＯ３）ランジスタ３４を設ける手段を示す概略的平
面図である。即ち、第１６図Ａは論理セル２８の一部と
して設けた場合を示しており、第１６図Ｂは、論理セル
２８とは別に設けた例である。なお、第１６図Ｂ例の場
合、論理セル間を接続する配線５９を使用してモニター
・ポイント３０をｎＭＯ３）ランジスタ３４に接続し、
配線の節約を行うことができるとともに、ｎＭ。
Ｓトランジスタ３４の位置を自由に設定することにより
、行読出し線３５を折り曲げず、−直線に設け、論理セ
ル２８間の接続のための配線の設計自由度を大きくする
ことができるという利点かある。
なお、列選択線３３の数を何本にするかは、各論理セル
列２９に設定されるモニター・ポイント３０の数に関係
するので、製品ごとに決定される。
次に、本発明の他の実施例を第６図を参照して説明する
。第６図の実施例は、読出し線を選択線が同一方向に配
列される点で上記実施例とは異なる。
第６図に示す半導体集積回路装置は論理セル列６２と６
３．読出し線６４９選択線６５．メガセル６６、選択回
路６７、センス回路６８及びコントロール回路６９を有
する。論理セル列６２は横方向に配列され、論理セル列
６３は縦方向と直交する方向に配列されている。読出し
線６４と選択線６５は論理セル列６２と６３に沿って配
列されている。読出し線６４はセンス回路６８に接続さ
れ、選択線６５は選択回路６７に接続されている。
前述したＭＯＳ）ランジスタ１８のようなスイッチ素子
が読出し線６４とモニター・ポイント１５との間に設け
られているか、図面を簡単にするために図示していない
。読出し線と選択線６５は、これらがメガセルを迂回す
るように、論理セル列の端部て適宜折り曲げて配線され
ている。図の左側の論理セル列６２に関する読出し線６
４と論理セル列６３とは相互に接続されている。
メガセル６６はメモリや乗算器などのアナログ回路を有
するブロック状の回路である。メガセル６６は少なくと
も１つのモニター・ポイント１５を有する。このモニタ
ー・ポイント１５は読出し線６４を介してセンス回路６
８に接続されている。
また、メガセル６６は選択線６５を介して選択回路６７
に接続されている。コントロール回路６９は外部回路か
らモニタコントロール入力を受け、選択回路６７及びセ
ンス回路６８を制御する。モニタ出力信号はセンス回路
６８から出力される。
第１７図は、例えば第１図Ａに示す場合の最適な読出し
線の本数と最適な選択線の本数をソフトウェアて求める
手順を示す。ステップ１０１で、第１図Ｂに示す従来の
手法により必要となる読出し線の本数Ｎｓと選択線Ｎｐ
の本数を計算する。ステップ１０２で、 ｆ　Ｎ　ｓ　Ｘ　Ｎ　ｐ を計算する。これは最適化の１つの目安となる。
ステップ１０３で、各論理セル列でモニタが必要なるモ
ニター・ポイントの分布を調べ、最大のモニター・ポイ
ント数ｍａｘ　Ｎ及び最小のモニター・ポイント数ｍｉ
ｎ　Ｎを計算する。ステップ１０４で読出し線及び選択
線のレイアウト集積度上の重み関数Ｅｒ及びＥｓを求め
る。換言すれば、重み関数Ｅｒ及びＥｓは読出し線及び
選択線のレイアウト面積への効き方を表わす。ステップ
１０５で、ステップ１０１　、１０２　、１０３及び１
０４で得られた結果から読出し線の最適本数と選択線の
最適本数を求める。
以上のように構成することによって、ＭＰ法による試験
回路を有する半導体集積回路装置の試験回路部分を構成
することができる。
なお、上述の実施例においては、本発明をいわゆるＭＯ
Ｓ−ＩＣに適用した場合につき述べたか、本発明は、そ
の他、バイポーラＬＳＩにも適用することかできる。
〔発明の効果〕
本発明によれば、第１ないし第６の発明につき以下に述
べるような効果を得ることができる。
第１の発明（請求項１記載の発明）の場合第１の発明に
よれば、ｌ又は２種以上の論理セルを列状に配列した種
々の論理セル列を配列し、かつ、論理セルに１又は２以
上のモニター・ポイントを設定してなる半導体集積回路
装置において、ＭＰ法による試験回路を内蔵させる場合
に、選択線と読出し線の合計数を、（論理セル列と同数
の選択線の数）＋（最大数のモニター・ポイントを設定
している論理セル列のモニター・ポイント数と同数の読
出し線の数）よりも少なくし、配線効率の向上化を図る
ことができる。
第２の発明（請求項２記載の発明）の場合第２の発明に
よれば、１又は２種以上の論理セルを列状に配列した種
々の論理セル列を配列し、かつ、論理セルに１又は２以
上のモニター・ポイントを設定してなる半導体集積回路
装置において、ＭＰ法による試験回路を内蔵させた場合
に、選択線と読出し線の合計数を、（論理セル列と同数
の読出し線の数）＋（最大数のモニター・ポイントを設
定している論理セル列のモニター・ポイント数と同数の
選択線の数）よりも少なくし、配線効率の向上化を図る
ことができる。
第３の発明（Ｍ求項３記載の発明）の場合環３の発明に
よれば、■又は２種以上の論理セルを列状に配列した種
々の論理セル列を配列してなる第１の論理セル列群を設
けるとともに、第１の論理セル列群の論理セル列に直交
する方向に、１又は２種以上の論理セルを列状に配列し
てなる種々の論理セル列を配列した第２の論理セル列群
を設け、かつ、第１の論理セル列群の論理セル及び第２
の論理セル列群の論理セルに１又は２以上のモニター・
ポイントを設定してなる半導体集積回路装置において、
ＭＰ法による試験回路を内蔵させる場合に、選択線と読
出し線の合計本数を、（第１の論理セル列群における論
理セル列の数又は第２の論理セル列群における最大数の
モニター・ポイントを設定している論理セル列のモニタ
ー・ポイント数のうち、多い方の数）＋（第１の論理セ
ル列群における最大数のモニター・ポイントを設定して
いる論理セル列のモニター・ポイント数十環２の論理セ
ル列群における論理セル列の数）あるいは（第１の論理
セル列群における論理セル列十第２の論理セル列群にお
ける最大数のモニター・ポイントを設定している論理セ
ル列のモニター・ポイント数）＋（第１の論理セル列群
における最大数のモニター・ポイントを設定している論
理セル列のモニター・ポイント数又は第２の論理セル列
群における論理セル列の数のうち、多い方の数）よりも
少なくし、配線効率の向上化を図ることができる。
第４の発明（請求項４記載の発明）の場合環４の発明に
よれば、基本セルを列状に配列した複数の基本セル列を
配列し、かつ、基本セルの１ないし複数に１個のモニタ
ー・ポイントを設定してなる半導体集積回路装置におい
て、ＭＰ法による試験回路を内蔵させる場合に、基本セ
ル間に読出し線用の配線領域を設け、この配線領域に、
予め、読出し線を設けておく場合には、読出し線の数を
減らすことにより、読出し線用の配線領域の数を減らし
、チップ面の有効利用を図ることができるとともに、ま
た、ゲート回路を形成した後、基本セル上に読出し線を
設けるようにする場合には、基本セル列に直交する方向
の配線である読出し線を低減し、配線効率の向上化を図
ることかできる。
第５の発明（請求項５記載の発明）の場合環５の発明に
おいても、基本セルを列状に配列した複数の基本セル列
を配列し、かつ、基本セルの１ないし複数に１のモニタ
ー・ポイントを設定してなる半導体集積回路装置におい
て、ＭＰ法による試験回路を内蔵させる場合に、基本セ
ル間に選択線用の配線領域を設け、この配線領域に、予
め、選択線を設けておく場合には、選択線の数を減らす
ことにより、選択線用の配線領域の数を減らし、チップ
面の有効利用を図ることかできるとともに、また、ゲー
ト回路を形成した後、基本セル上に選択線を設けるよう
にする場合には、基本セル列に直交する方向の配線であ
る選択線を低減し、配線効率の向上化を図ることかでき
る。
第６の発明（請求項６記載の発明）の場合環６の発明で
は論理セル列と対応する選択線と読出し線とを同一方向
に配列し、更に選択線と読出し線とをメガセルを迂回す
るように設けたので、少ない読出し線及び選択線を効率
良く設けることができる。
【図面の簡単な説明】
第１図は本発明中、第１の発明の原理説明図、第２図は
本発明中、第２の発明の原理説明図、第３図は本発明中
、第３の発明の原理説明図、第４図は本発明中、第４の
発明の原理説明図、第５図は本発明中、第５の発明の原
理説明図、第６図は本発明中、第６の発明の原理説明図
、第７図は本発明の一実施例の要部を示すブロック図、 第８図は本発明の一実施例を構成するスイッチ素子を示
す回路図、 第９図は本発明の一実施例を構成する列選択回路の一例
を示す回路図、 第１０図は本発明の一実施例を構成する列選択回路の他
の例を示す回路図、 第１１図は本発明の一実施例を構成する列選択回路の更
に他の例を示す回路図、 第１２図は本発明の一実施例を構成するセンス回路の一
例を示す回路図、 第１３図は本発明の一実施例を構成するセンス回路の他
の例を示す回路図、 第１４図Ａ及びＢはそれぞれ本発明の一実施例を構成す
る論理セルの一例を示す回路図及び概略的平面図、 第１５図Ａ及びＢはそれぞれ本発明の一実施例を構成す
る論理セルの他の例を示す回路図及び概略的平面図、 第１６図Ａ及びＢはそれぞれスイッチ素子を構成するｎ
ＭＯ３）ランジスタを設ける手段を示す概略的平面図、 第１７図は読出し線及び選択線の最適本数を求める手順
を示すフローチャート及び 第１８図は従来の半導体集積回路装置の要部を示すブロ
ック図である。 図において、 １４は論理セル、 １５はモニター・ポイント、 １６は選択線、 １７は読出し線、 ２５は基本セル を示す。 ｇ先出線 策ｌめ シ 選択線＠ ２α楚明ｆ１肇埋脆明図 第２図 ２１Ｙ：Ｊｌ／ｌ誦理亡・レクリ君ヂ ２４箒２ｎ論理［ルダ’Ｉ群 介 郡名出しイ２ ぢ３−斉 第３図Ｃ’ｆｑＳン Ｃ 市５のｅＥ月０雫理腕明図 第５ 図 １ １ １ −突１乞炉１とＩ鼻Ａ“Ｔろ［シス回路３６のプρ１ど
示１回踏ｍ第１２図 〜寅４乞牙膜１鼻成Ｉるｔシス回路３６のイ亡のＩりと
示Ｔ回踏国第１３図 第１４図

Claims (6)

    【特許請求の範囲】
  1. （１）１又は２種以上の論理セルを列状に配列した種々
    の論理セル列を配列し、かつ、前記論理セルに１又は２
    以上のモニター・ポイントを設定してなる半導体集積回
    路装置であって、 前記論理セル列ごとに選択線を設けるとともに、該選択
    線に直交する方向に読出し線を設け、前記モニター・ポ
    イントと前記読出し線とをスイッチ素子で接続し、前記
    選択線を介して前記スイッチ素子のオン、オフを制御し
    、前記読出し線を介して前記モニター・ポイントの論理
    状態を読出すようにされ、 前記選択線の数を前記論理セル列の数よりも多くされた
    ことを特徴とする半導体集積回路装置。
  2. （２）１又は２種以上の論理セルを列状に配列した種々
    の論理セル列を配列し、かつ、前記論理セルに１又は２
    以上のモニター・ポイントを設定してなる半導体集積回
    路装置であって、 前記論理セル列ごとに読出し線を設けるとともに、該読
    出し線に直交する方向に選択線を設け、前記モニター・
    ポイントと前記読出し線とをスイッチ素子で接続し、前
    記選択線を介して前記スイッチ素子のオン、オフを制御
    し、前記読出し線を介して前記モニター・ポイントの論
    理状態を読出すようにされ、 前記読出し線の数を前記論理セル列の数よりも多くされ
    たことを特徴とする半導体集積回路装置。
  3. （３）１又は２種以上の論理セルを列状に配列した種々
    の論理セル列を配列してなる第１の論理セル列群を設け
    るとともに、該第１の論理セル列群の論理セル列に直交
    する方向に、１又は２種以上の論理セルを列状に配列し
    てなる種々の論理セル列を配列した第２の論理セル列群
    を設け、かつ、前記第１の論理セル列群の論理セル及び
    前記第２の論理セル列群の論理セルに１又は２以上のモ
    ニター・ポイントを設定してなる半導体集積回路装置で
    あって、 前記第１の論理セル列群においては、前記論理セル列ご
    とに選択線を設けるとともに、該選択線に直交する方向
    に読出し線を設け、前記モニター・ポイントと前記読出
    し線とをスイッチ素子で接続し、前記選択線を介して前
    記スイッチ素子のオン、オフを制御し、前記読出し線を
    介して前記モニター・ポイントの論理状態を読出すよう
    にされ、前記第２の論理セル列群においては、前記論理
    セル列ごとに読出し線を設けるとともに、該読出し線に
    直交する方向に選択線を設け、前記モニター・ポイント
    と前記読出し線とをスイッチ素子で接続し、前記選択線
    を介して前記スイッチ素子のオン、オフを制御し、前記
    読出し線を介して前記モニター・ポイントの論理状態を
    読出すようにされ、 前記第１の論理セル列群においては、前記選択線の数を
    前記論理セル列の数よりも多くされ、前記第２の論理セ
    ル列群においては、前記読出し線の数を前記論理セル列
    の数よりも多くされたことを特徴とする半導体集積回路
    装置。
  4. （４）基本セルを列状に配列した複数の基本セル列を配
    列し、かつ、前記基本セルの１ないし複数に対して１の
    モニター・ポイントを設定してなる半導体集積回路装置
    であって、 前記基本セル列ごとに選択線を設けるとともに、該選択
    線に直交する方向に読出し線を設け、前記モニター・ポ
    イントと前記読出し線とをスイッチ素子で接続し、前記
    選択線を介して前記スイッチ素子のオン、オフを制御し
    、前記読出し線を介して前記モニター・ポイントの論理
    状態を読出すようにされ、 前記基本セル列ごとに複数の選択線を設けるようにされ
    たことを特徴とする半導体集積回路装置。
  5. （５）基本セルを列状に配列した複数の基本セル列を配
    列し、かつ、前記基本セルの１ないし複数に対して１の
    モニター・ポイントを設定してなる半導体集積回路装置
    であって、 前記基本セル列ごとに読出し線を設けるとともに、該読
    出し線に直交する方向に選択線を設け、前記モニター・
    ポイントと前記読出し線とをスイッチ素子で接続し、前
    記選択線を介して前記スイッチ素子のオン、オフを制御
    し、前記読出し線を介して前記モニター・ポイントの論
    理状態を読出すようにされ、 前記基本セルごとに複数の読出し線を設けるようにされ
    たことを特徴とする半導体集積回路装置。
  6. （６）１又は２種以上の論理セルを列状に配列した種々
    の論理セル列を配列してなる論理セル列群を複数群設け
    るとともに、ブロック状のメガセルを必要に応じて、か
    つ、前記論理セルおよびメガセルに１又は２以上のモニ
    ター・ポイントを設定してなる半導体集積回路装置であ
    って、 該論理セル列および該メガセル周辺に沿った方向に選択
    線および読出し線の両方をそれぞれ少なくとも１本づつ
    設け、前記モニター・ポイントと前記読出し線とをスイ
    ッチ素子で接続し、かつ、該選択線および読出し線を該
    論理セル列の端部で適宜折り曲げて配線し前記メガセル
    部を迂回するようにして設けられていることを特徴とす
    る半導体集積回路装置。
JP2274096A 1989-10-13 1990-10-12 半導体集積回路装置 Pending JPH03204959A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1-266661 1989-10-13
JP26666189 1989-10-13

Publications (1)

Publication Number Publication Date
JPH03204959A true JPH03204959A (ja) 1991-09-06

Family

ID=17433932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2274096A Pending JPH03204959A (ja) 1989-10-13 1990-10-12 半導体集積回路装置

Country Status (5)

Country Link
US (1) US5149993A (ja)
EP (1) EP0422930B1 (ja)
JP (1) JPH03204959A (ja)
KR (1) KR930007488B1 (ja)
DE (1) DE69027828T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007004289A1 (ja) * 2005-07-04 2007-01-11 National University Corporation Tohoku University テスト用回路、ウェハ、測定装置、デバイス製造方法、及び表示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530439A (en) * 1992-01-24 1996-06-25 Intel Corporation Deterministic method and an apparatus for minimal switch circuits
TR201905374T4 (tr) 2014-06-02 2019-05-21 Zschimmer & Schwarz Mohsdorf Gmbh & Co Kg Kristalin dtpmp üretilmesine yönelik yöntem.

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59119925A (ja) * 1982-12-27 1984-07-11 Toshiba Corp 論理回路
JPH073865B2 (ja) * 1984-08-07 1995-01-18 富士通株式会社 半導体集積回路及び半導体集積回路の試験方法
US4739250A (en) * 1985-11-20 1988-04-19 Fujitsu Limited Semiconductor integrated circuit device with test circuit
JPH01109921A (ja) * 1987-10-23 1989-04-26 Ricoh Co Ltd プログラマブルロジックアレイ
JP2541248B2 (ja) * 1987-11-20 1996-10-09 三菱電機株式会社 プログラマブル・ロジック・アレイ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007004289A1 (ja) * 2005-07-04 2007-01-11 National University Corporation Tohoku University テスト用回路、ウェハ、測定装置、デバイス製造方法、及び表示装置
US7863925B2 (en) 2005-07-04 2011-01-04 National University Corporation Tohoku University Test circuit, wafer, measuring apparatus, and measuring method

Also Published As

Publication number Publication date
EP0422930A2 (en) 1991-04-17
DE69027828T2 (de) 1996-11-21
DE69027828D1 (de) 1996-08-22
EP0422930A3 (en) 1992-05-27
EP0422930B1 (en) 1996-07-17
KR910008420A (ko) 1991-05-31
KR930007488B1 (ko) 1993-08-11
US5149993A (en) 1992-09-22

Similar Documents

Publication Publication Date Title
US5612633A (en) Circuit for simultaneously inputting and outputting signals on a single wire
US6094065A (en) Integrated circuit with field programmable and application specific logic areas
US4575674A (en) Macrocell array having real time diagnostics
US6321371B1 (en) Insertion of spare logic gates into the unused spaces between individual gates in standard cell artwork
US5898636A (en) Semiconductor integrated circuit device with interleaved memory and logic blocks
EP0174236B1 (en) Semiconductor integrated circuit device having a test circuit
JPH03127853A (ja) 半導体集積回路装置
US5299204A (en) Reliability qualification vehicle for application specific integrated circuits
US7389481B2 (en) Integrated circuit design utilizing array of functionally interchangeable dynamic logic cells
JPH03204959A (ja) 半導体集積回路装置
JPS61239492A (ja) レジスタ回路及びその集積回路
US6992504B2 (en) General-purpose logic array and ASIC using the same
JPH077079A (ja) 半導体集積回路及び半導体集積回路の試験方法
JPS6238858B2 (ja)
JP2594419B2 (ja) 半導体集積回路及び半導体集積回路の試験方法
EP0292116A2 (en) Test system for vlsi circuits
JPH02298048A (ja) 自動レイアウトシステム
Maloberti Silicon implementation of multiprocessor pyramid architecture
JPH0626234B2 (ja) 半導体集積回路装置
JPH06148274A (ja) 集積回路
JPH06112315A (ja) 集積回路設計方法及び集積回路設計用ｃａｄ装置
JPS62254445A (ja) アナログ・デイジタル半導体集積回路
JPH01241842A (ja) 半導体集積回路
JPH07130862A (ja) 半導体装置の設計方法、半導体装置の設計装置及び半導体装置
McCracken et al. Design for testability of FPGA blocks