JPH0319988B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は計算機システムにおいて効率の良いベ
クトル演算を可能とするメモリ装置に関する。

〔発明の技術的背景とその問題点〕

スーパーコンピユータと称される高速計算機で
は、ベクトル演算を高速に、且つ効率良く処理す
る為に種々の工夫がなされている。上記ベクトル
演算は、例えば２つの配列データＡ，Ｂの各要素
Ａ（Ｉ），Ｂ（Ｉ）をそれぞれ加算し、 Ｃ（Ｉ）＝Ａ（Ｉ）＋Ｂ（Ｉ） なる要素の配列データＣを求めるものである。こ
のベクトル演算は上記各ベクトルの各要素毎に同
一の計算を施すことによつて実行され、例えば 指数部の比較 仮数部の桁合せ 仮数部の加算処理 四捨五入処理 正規化処理 等にその演算を分解し、前記各要素毎に順次パイ
プライン的に行われる。第１図はその一例をすも
ので、パイプライン段数が５段の演算を６回に亙
つて実行する様子を示している。この演算方式は
パイプライン方式と称され、上記パイプライン段
数をｍ、このパイプライン演算の各段における演
算時間（パイプラインピツチ）をτ、データ数を
ｎとしたとき、その演算に要する時間Ｔは Ｔ＝mτ＋（ｎ−１）τ ＝（ｍ−１）τ＋nτ となる。この式から明らかなように、データ数ｎ
が多いときには、そのベクトル演算（nτ）の時
間で実行できる。また前記パイプライン段数ｍを
大きくすると、一般に前記パイプラインピツチτ
が短くなり、その実行時間（nτ）を短縮するこ
とができるので、その総合的な演算性能の向上を
図ることが可能となる。

ところで、この種のパイプライン方式によつて
ベクトル演算を効率良く実行するには、その演算
に供されるデータ（配列データの各要素）を前記
パイプラインピツチτ毎に次々と与えることが必
要である。然し乍ら、回路網解析、電力潮流計算
等で用いられるベクトルは所謂スパースペクトル
（疎ベクトル）であり、そのベクトル要素の殆ん
どが零（０）であると云う性質を有している。即
ち、スパースペクトルの非零要素は、例えば第２
図に示すように高々数パーセントである。この
為、これらのデータを順に読出してパイプライン
演算に供したとしても、実質的にその演算効率の
向上を望むことができなかつた。またこのような
スパースペクトルSA，SBをそのままメモリに格
納して演算に供するには、余りにも多くのメモリ
容量を必要とし、問題があつた。

そこで従来、第２図に示すスパースペクトル
SA，SBの非零要素のデータ位置に着目し、その
データ位置をインデツクスデータIA，IBとして
表わし、例えば第３図に示すように非零要素のデ
ータSAN，SBNと、そのデータが存在するベク
トル中の位置を示すインデツクスIA，IBとによ
り密ベクトルの形式で表現してベクトル演算に用
いることが考えられている。尚、第３図に示す例
の密ベクトルSAはベクトルSAの３番目の要素の
データが“４”，120番目の素データが“９”……
であることを示している。

第４図はこのような密ベクトルを用いた従来の
ベクトル演算処理の流れを示す図である。この処
理の流れについて簡単に説明すると、上記密ベク
トルの要素を順に指定する２つのパラメータＩ，
Ｊを用い、これらのパラメータＩ，Ｊに従つて前
記インデツクスデータIA（Ｉ），Ｂ（Ｊ）をデータ
Ｘ，Ｙとして読出す。そしてこれらのデータＸ，
Ｙが等しいとき、これらのデータＸ，Ｙを得た上
記パラメータＩ，Ｊの値から前記ベクトルSA，
SB中データ位置（番地）を求め、その番地LA，
LBに格納されたデータSAN，SBNを読出して
パイプライン演算部に与え、その演算を行わせ
る。しかるのち、前記パラメータＩ，Ｊをそれぞ
れインクリメントして、次にデータＸ，Ｙが等し
くなるときのデータ抽出処理に移る。また前記比
較においてデータＸ，Ｙが異なる場合には、その
大小関係に応じて上記データＸまたはデータＹを
インクリメントして、そのデータＬ，Ｙが等しく
なるものを探し出す処理を行う。以上の処理を繰
返し実行してインデツクスを同じくする非零要素
のデータだけを抽出し、これを順にパイプライン
演算部に与えることにより、そのベクトル演算の
高速化が図られる。尚、このようにして処理を実
行する場合には、前記インデツクスデータが所謂
昇べきの順に並んでいなければならないことは云
うまでもない。

然し乍ら、このような処理を実行する場合、一
方のベクトルの１つのインデツクスに対して他方
のベクトルの殆んどのインデツクスとの比較照合
を行うことが必要となる。特に、前記各密ベクト
ルのインデツクスがそれぞれ昇べきの順序で並ん
でいない場合には、一方のベクトルの１つのイン
デツクス毎に他方のベクトルの全てのインデツク
スに対してそれぞれ比較照合を行う必要が生じ、
その処理効率が非常に悪い。しかもそのインデツ
クスの比較処理に多くの時間が費やされることに
なるので、前記パイプラインピツチτに同期して
ベクトル演算に供するデータを順に抽出すること
が難しいと云う問題があつた。

そこで本発明者等は、第３図に示す密ベクトル
SAを、一旦スパースペクトル（疎ベクトル）の
形式に変換し、これをメモリに格納してベクトル
演算に用いることを考えた（特願昭58−50499）。
第５図はこのようなベクトル形式の変換を行つて
ベクトル演算を行う処理装置の要部概略構成図で
あり、１はベクトルデータSAN，SBNを格納し
たデータメモリ、２は上記ベクトルSA，SBに対
するインデツクスデータIA，IBを格納したイン
デツクスメモリ、３は上記ベクトルSAから疎ベ
クトルを作成する作業メモリである。４はベクト
ルSAのデータSAN，IAを前記メモリ１，２から
順に読出す為のカウンタであり、レジスタ５，６
には前記メモリ１，２におけるベクトルSAの格
納番地が初期設定されている。しかして前記カウ
ンタ４で示されるデータと前記レジスタ５，６に
初期設定されたデータとが加算器７，８によつて
それぞれ加算され、これらのデータにより前記メ
モリ１，２がアクセスされて前記データSAN，
IAが順に読出される。このとき、インデツクス
データIAは加算器９にて、レジスタ１０に初期
設定された疎ベクトルの作業メモリ３における格
納開始番地データWAと加算され、その加算デー
タが前記作業メモリ３の番地指定データとして与
えられ、該番地に前記データメモリ１から読出さ
れたデータSANが書込まれる。これによつて作
業メモリ３には、スパースペクトルＡの非零要素
の位置に対応して前記データメモリ１から読出さ
れたデータSANが格納されることになる。この
処理が前記ベクトルSAの全ての要素に対して行
われ、この結果前記作業メモリ３には第２図にす
形式に変換されたベクトルが得られることにな
る。

しかして次に前記データメモリ１およびインデ
ツクスメモリ２からベクトルSBの要素がそれぞ
れ順に読出される。そして上記インデツクスメモ
リ２から出されたインデツクスデータIBに前記
レジスタ１０に設定されたデータが加算され、そ
のデータによつて前記作業メモリ３がアクセスさ
れる。この結果、作業メモリ３からは、ベクトル
SBのインデツクスデータIBに等しいインデツク
スに存在するデータが前記ベクトルSBの各デー
タSBNと共に読出されることになる。これによ
つてパイプライン演算部１１には、ベクトル演算
に供されるデータSAN，SBNが順に連続して与
えられることになる。尚、この場合、作業メモリ
３から読出されるデータがベクトルSAの非零要
素以外のものを含む場合があり、その“０”デー
タがベクトル演算にとつて無駄な処理となること
もある。然し乍ら、このような多少の無駄があつ
てもベクトル演算に必要なデータSAN，SBNを
非常に簡易に、且つ高速に連続的に得ることがで
きるので前述した第４図に示す処理に比較して遥
かにベクトル演算の処理効率が良なる。

ところで、このようにしてベクトルに対する処
理を行う場合、処理対象とするベクトルが変わる
都度、前記作業メモリ３の全てを零（０）に初期
設定したり、或いは先にデータSANが格納され
たアドレスであつて、現データ処理において新た
なデータSANによつてデータ更新されなかつた
アドレスについてはこれを零（０）にリセツトす
る必要がある。仮にこのリセツト処理が行われな
いと、前記データSBNの読出し時に、そのイン
デツクスデータIBに該当した先のベクトルSAの
データSANが作業メモリ３から読出されること
になり、ベクトル演算に悪影響を及ぼす。従つて
上記リセツト処理を省略することができない。と
ころが、前述したように作業メモリ３はベクトル
SAをスパースペクトルの形式に変換して格納す
るものであるから、そのアドレス数が非常に多
い。この為、これらの全てのアドレスのデータを
それぞれリセツトするには、そのリセツト処理に
多大な時間を必要とすると云う問題があつた。ま
た作業メモリ３の前記データSANが書込まれた
アドレスを検索して、そのアドレスに対してのみ
リセツト処理を行うには、その制御が複雑化する
ことのみならず、上記アドレスの多くの処理時間
が必要となる問題があつた。そこで、このような
問題を解消するべく、２つの作業メモリを並列的
に設け、一方のメモリを用いて前述したベクトル
処理を行つている期間に、他方のメモリをリセツ
ト処理することが考えられている。然し乍ら、こ
のように装置を構成すると前記作業メモリ３とし
て大容量のメモリが必要となり、そのハードウエ
アが大規模化すると云う問題が生じた。

〔発明の目的〕

本発明はこのような事情を考慮してなされたも
ので、その目的とするところは、パイプライン処
理によるベクトル演算に供されるスパースペクト
ルの要素を簡易に、且つ効率良く連続的に抽出す
ることのできる実用性の高いメモリ装置を提供す
ることにある。

〔発明の概要〕

本発明は、演算処理に供せられるデータを格納
するメモリに上記データと共にそのデータの種類
を示すタグ情報を一体的に登録し、このメモリか
ら上記データとタグ情報を読みだしたとき、その
タグ情報と読出し指定されたタグ情報とを比較
し、これらのタグ情報が等しいときに前記メモリ
から読出されたデータを出力し、且つ上記２つの
タグ情報が異なるときには前記メモリから読出さ
れたデータに代えて予め特定されたデータを出力
するようにしたものである。

具体的には、ベクトルデータ毎に異なるタグ情
報を設定してそのタグ情報と共に上記ベクトルの
データを作業メモリに登録し、この作業メモリか
ら前記データを読出したとき、そのタグ情報が指
定されたものである場合にのみ上記データを出
し、その他の場合には上記データに代えて特定の
データ、例えば零（０）データを出力するように
したものである。

〔発明の効果〕

かくして本発明によれば、ベクトルSBのイン
デツクスデータIBに従つて作業メモリから読出
したデータが、目的とするベクトルＡ（ベクトル
SAをスパースペクトルに変換したベクトル）の
データSAN以外のものであつても、前記タグ情
報の比較処理によつて例えば零（０）データに変
換されて出力されるので、結局ベクトル演算に有
効な前記ベクトルSAのデータSANだけを出力す
ることが可能となる。しかも作業メモリにベクト
ルデータを書込むとき、そのベクトルを識別する
タグ情報を同時書込んでおくだけで上記タグ情報
によつてデータの出力が制御されるので、煩わし
いリセツト処理が一切不要となり、そのデータ処
理効率の大幅な向上を図り得る。即ち、作業メモ
リに書込みベクトルデータ以外の、上記作業メモ
リに既に書込まれているデータを等価的に零
（０）にリセツトすることができ、スパースペク
トルに対する処理を極めて効率良く実行すること
が可能となる。またパイプライン処理に対してデ
ータを効率良く、且つ連続に与えることができ実
用上多大な効果が奏せられる。

〔発明の実施例〕

以下、図面を参照して本発明の実施例につき説
明する。

第６図は実施例装置の要部概略構成を示すもの
であり、図中３は前記第５図に示す作業メモリに
相当するものである。この作業メモリ３はインデ
ツクスデータによつてアドレス指定されるもの
で、メモリ領域をデータ部３ａとタグ部３ｂとに
分けている。上記タグ部３ｂは前記データ部３ａ
に登録されるベクトルデータSANが属するベク
トルSA毎に設定されるタグ情報を、上記データ
SANに対応して登録するものである。しかして
このタグ情報は、上述したように作業メモリ３に
書込むベクトルに対応してタグレジスタ１２設定
され、このタグレジスタ１２から作業メモリ３に
与えられる。この作業メモリ３へのデータの書込
みは、前述したようにして行われる。即ち、前記
第３図に示すような密ベクトルSAのデータSAN
をそのインデツクスデータIA従つて作業メモリ
３の該当アドレスにそれぞれ書込むことによつて
行われる。この際、タグレジスタ１２に設定され
たタグデータを、上記作業メモリ３のタグ部３ｂ
の前記インデツクスデータIAによつて示される
アドレスにそれぞれ同時に書込む。これによつて
作業メモリ３にはベクトルSAがスパースペクト
ルの形式に展開され、且つその非零要素のデータ
にそれぞれタグデータが付された形式として書込
まれることになる。尚、この作業メモリ３に新た
な別のベクトルのデータを書込むときには、前記
タグデータの値を変更した上で、その書込みが行
われることは云までもない。

即ち、例えば第７図に作業メモリ３の構成を示
すように、１つのベクトルに対してタグデータ
“１”を設定して作業メモリ３にデータを書込み、
その処理を終了して前記作業メモリ３に次のベク
トルのデータを書込むとき、前述したようにタグ
データの値が例えば“２”に変更される。そして
ベクトルのインデツクスに従つて作業メモリ３の
該当アドレスに上記タグデータと共にベクトルデ
ータが書込まれる。このとき、そのインデツクス
データによつて指定されるアドレスに、既に先の
ベクトルデータが書込まれていたとしても、今回
新たに書込まれるデータによつてそのアドレスに
既に登録されていたデータが更新されることにな
る。そして、このようにしてデータ更新が行われ
たアドレスを含めて、作業メモリ３の新たなベク
トルのデータが書込まれたアドレスには、今まで
とは全く異なるタグデータ“２”がそれぞれ付さ
れることになる。

しかして、このようにして作業メモリ３に登録
されたベクトルデータを続出す場合には、前記タ
グレジスタ１２にそのベクトルを示すタグデータ
をセツトした上で、つまりデータ書込み時に用い
たタグデータを変更することなしに行われる。そ
して、ベクトル演算に供するベクトルSBのイン
デツクスデータIB従つて、作業メモリ３から前
記ベクトルSAのデータSANと共にそのタグデー
タを読出す。このとき、作業メモリ３のタグ部３
Ｂから読出されたタグデータは比較器１３により
前記タグレジスタ１２に設定されたタグデータと
比較される。比較器１３は上記２つのタグデータ
が等しいとき、ゲート回路１４に対してゲート開
成信号を出力してそのゲートを開き、上記タグデ
ータと共に前記作業メモリ３のデータ部３ａから
読出されたデータを出力して、これをパイプライ
ン演算部１１に与えている。また前記比較器１３
は前記２つのタグデータが異なるとき、前記ゲー
ト回路１４に対してゲート開成信号を発生し、前
記データ部３ａから読出したデータのパイプライ
ン演算部１１への出力を阻止している。この結
果、パイプライン演算部１１には前記作業メモリ
から読出されたデータに代えて、零（０）データ
が出力されることになる。このようにしてベクト
ルSBのインデツクスデータIBに従つて作業メモ
リ３からベクトルSAの該当データの全てを読出
したのち、次のベクトル演算を行うべく、作業メ
モリ３に次のベクトルのデータ書込みが行われ
る。この場合、そのベクトルが異なることから前
述したように値の異なるタグデータが用いられる
ことは云までもない。

かくして上記の如く構成された装置によれば、
作業メモリ３から前記インデツクスデータIBに
従つてベクトルSAの要素以外のデータが読出さ
れたとしても、前記タグ情報の比較結果に基くゲ
ート回路１４の制御によつて、そのデータ出力が
阻止されるので前記ベクトルSA以外のデータが
出力されることがない。換言すれば、ベクトル
SA以外のデータは自動的に零（０）データに変
換されて出力され、ここにその等価的なリセツト
が行われることになる。従つて、従来問題となつ
ていたリセツト処理が不要となり、その処理効率
の大幅な向上を図ることが可能となる。

尚、予め準備されたタグデータの全てを使用し
た場合、そのタグデータを再び用いることが必要
となる。この時、先に使用されたタグデータに対
応するベクトルデータと、再使用されるタグデー
タに対応するベクトルとの識別ができなくなると
云う不具合が発生する。従つて、このような場合
には、前記作業メモリ３を全て零（０）リセツト
することが必要となるが、そのリセツト処理の頻
度は極めて少ない。具体的に前記タグ情報として
８ビツトのデータを用いるものとすると、前記第
５図に示す装置において１つのベクトルを処理す
る都度、作業メモリ３のリセツトを行う場合に比
較して、そのリセツト処理の回数が256分の１に
減少する。従つて上記リセツト処理を含むベクト
ル演算処理を極めて効率良く実行することが可能
となり、その実用的利点が絶大である。またこの
ようにしてベクトルに対するメモリ処理を行つて
も、前述した第５図に示すようにベクトル演算に
供するデータを連続的に出力できることは云うま
でもない。

尚、本発明は上記実施例に限定されるものでは
ない。例えば、上記実施例では作業メモリから読
出されたタグデータが指定されたタグデータと異
なる場合、予め特定されたデータとして零（０）
データを出力するようにしたが、上記予め特定さ
れたデータとしてオール“１”なるデータを出力
するようにしてもよい。つまり、ベクトル演算に
必要な固定的データを予め設定しておき、前記タ
グデータが異なる場合に、これを出力するように
すればよい。このようにしても、パイプライン演
算部から見れば前記作業メモリが等的にリセツト
されたと看做することができる。またこの処理で
用いられるタグ情報のビツト数や、処理対象とす
るベクトルの要素数等は装置の演算仕様に応じて
定めれば良いものである。その他、本明はその要
旨を逸脱しない範囲で種々変形して実施すること
ができることは云うまでもない。

【図面の簡単な説明】

第１図はベクトル演算のパイプライン処理を模
式的に示す図、第２図はスパースペクトルのデー
タ構造を示す図、第３図は構造変換した密ベクト
ルのデータ構造を示す図、第４図は従来のベクト
ルデータ処理の流れを示す図、第５図は先に提唱
したベクトル処理装置の構成図、第６図は本発明
の一実施例に係るメモリ装置の概略構成図、第７
図は同実施例における作業メモリの構造を示す図
である。 ３……作業メモリ、３ａ……データ部、３ｂ…
…タグ部、１１……パイプライン演算部、１２…
…タグレジスタ、１３……比較器、１４……ゲー
ト回路。

Claims (1)

1. 【特許請求の範囲】 １ 非零要素からなる演算すべき一方のベクトル
   データをそのベクトルを識別するタグ情報と共に
   該当アドレスに登録するメモリと、非零要素から
   なる演算すべき他方のベクトルデータのアドレス
   に従つて上記メモリからデータと共にダク情報を
   読出す手段と、上記メモリから読出されたダク情
   報と上記演算すべき一方のベクトルのダク情報と
   を比較して、これらのダク情報が等しいときに上
   記メモリから読出されたデータを出力し、且つ上
   記２つのダク情報が異なるときに上記メモリから
   読出されたデータに代えて零データを出力して、
   演算に供する手段とを具備したことを特徴とする
   メモリ装置。 ２ 上記非零要素からなる演算すべき一方のベク
   トルデータ及び他方のベクトルデータは、疎ベク
   トルを密ベクトルの形式に変換したものである特
   許請求の範囲第１項記載のメモリ装置。 ３ 上記メモリに異なるベクトルデータが登録さ
   れるとき、そのダク情報も変更して登録されるも
   のである特許請求の範囲第１項記載のメモリ装
   置。