JPH03178132A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、半導体装置の製造方法に関する。特に、高速
バイポーラトランジスタの製造方法に関する。

〈従来の技術〉 第２図（ａ）乃至（ｅ）は、従来の方法を経時的に示す
模式断面図である。

Ｐ型基板１０上に酸化膜２０を形成し、次いで選択的に
高濃度のＮ型不純物拡散を行うことによりＮ°埋込み層
を形成する。次に、全面に低濃度のＮ型エピタキシャル
成長を行い、Ｎ型エピタキシャル層３０を形成する０次
に、選択的にＰ゛分離拡散層５０を形成する。このよう
にＰ型分離拡散法及び酸化膜分離法によりＮ゛埋込層を
有するＮ型エピタキシャル層３０を形成し、Ｎ型エピタ
キシャル層３０表面からＮ゛埋込層に達するようにＮ゛
拡散行い、これをトランジスタのコレクタ領域４０とす
るｅ　　（ａ図） 次に、活性ベース領域上方の酸化膜２０を開口しその部
分に低濃度の浅いＰ型拡散を行い、活性ベース領域６０
を形成する。（ｂ図） 次に、Ｐ−８１域内に、Ｐ゛拡散行うことによりトラン
ジスタのベース電極領域６１を形成する。

（０図） 次に、Ｐ″領域囲まれたＰ−領域内にエミッタ領域上方
の酸化Ｍ、２０を浅く開口し、その開口部にＮ゛不純物
の拡散を行うことにより、開口部直下に工業ツタ領域７
０を形成する。（ｄ図）次に、それぞれの領域上の所定
部分の酸化膜２０の窓開けを行い、その各々に金属を所
定のパターンに形成することによりそれぞれベース電極
９１、工業ツタ領域９２、コレクタ電極９３が形成され
る。

〈発明が解決しようとする課題〉 以上述べたように、従来法では、Ｐ”ＳＮ域およびＮ゛
エミツタ領域形成はセルファラインにならず、またｐ＋
Ｊｉｌ域とＮ″領域タッチが起こる場合、寄生容量を増
加させる。したがって上記の問題を解決するにはさらに
そのマージンが必要となるため微細化が困難になり、高
速化が実現できないという問題があった０本発明の方法
ではこれらの問題を解決する。

く課題を解決するための手段〉 本発明の半導体装置の製造方法は、第１導電型の基板上
に第２導電型の埋込み拡散層および第２導電型のエピタ
キシャル層を有し、そのエピタキシャル層表面から第２
導電型不純物の拡散により上記第２導電型の埋込み拡散
層に達するコレクタ領域と第１導電型拡散層上にエミッ
タ領域およびベース領域を形成する方法において、基板
上に形成された酸化膜における第１導電型拡散層上方の
部分をエツチングした後、上記基板の酸化膜上に窒化膜
を形成し、その後上記第１導電型拡散層の一部領域の上
方の窒化膜上にレジストを形成し、その状態で第１導電
型不純物を注入することによってベース領域を形成した
後、上記レジスト表面をエツチングにより後退させた後
、その残ったレジストをマスクとして上記窒化膜を除去
し、次にその残ったレジストを除去した後、選択酸化を
行い、次に残っている窒化膜および窒化膜直下の酸化膜
を除去し、その後その除去部分にポリシリコンを成長さ
せ、次にそのポリシリコンをバターニングし、さらにそ
の後、熱処理によりポリシリコン中の第２導電型不純物
をポリシリコン直下の基板に拡散させることによりエミ
ッタ領域を形成することを特徴としている。

く作用〉 本発明の方法によれば、レジストをプラズマエツチング
によりその表面を後退させ、その後退した分、ベース領
域のＰ″領域エミッタ領域のＮ゛領域Ｐ−領域を介して
形成されるため、ベース領域のＰ″領域エミッタ領域の
Ｎ″領域間のタッチが起こらない、また、ポリシリコン
を上記工業ツタ領域上方に成長させ、その後熱プロセス
によりポリシリコン中の第２導電型不純物を拡散させる
ことによりエミッタ領域を形成するので、ベース領域の
Ｐ″領域エミッタ領域のＮ″領域セルファラインで形成
できる。

〈実施例〉 第１図（ａ）乃至（ｆ）は、本発明方法による実施例を
経時的に示す模式断面図である。

Ｐ型基板１上に酸化膜２を形成し、次いで選択的に高濃
度のＮ型不純物拡散によりＮ゛埋込層が形成される。次
に、全面に低濃度のＮ型エピタキシャル威長を行うこと
によりＮ型エピタキシャル層１１を形成する０次に、選
択的にＰ゛分離拡散層（図示せず）を形成する。次に、
Ｎ型エピタキシャル層１１の表面からＮ＋埋込み層に達
するようにＮ゛拡散行い、これをトランジスタのコレク
タ領域１２とする０次に、ベース領域のバターニングを
行い、酸化膜２をエツチングした後、基板全面に５１．
Ｎａ膜３を約１２００人成長させる。さらにその後、そ
の開口部にＰ型不純物例えばボロンを約２Ｅ１３　（ｉ
　ｏｎ／ｃｍ”　）イオン注入する。（ａ図） ベース領域の一部領域上方の窒化膜上にレジスト４を形
成し、その状態でそのレジスト４をマスクとしてＰ型不
純物例えばボロンをＰ−ｅＮ域内に約３Ｅ１５　（ｉｏ
ｎ／ｃｍ”　）イオン注入することによりトランジスタ
のベース電極領域８が形成される。（ｂ図） 次に、酸素プラズマエツチングによりレジスト４の表面
を等方的に約０．３ｕｍ後退させた後、その残ったレジ
スト４をマスクとしてＳｉ、Ｎ４膜３をエツチングによ
り除去する。（０図）次に、その残ったレジスト４を剥
離した後、選択酸化を約２５００人行い、その残ったＳ
ｉ、Ｎ。

膜３およびその残ったＳｉ３Ｎ、膜３直下の酸化膜２を
除去する。（ｄ図） 次に、上記酸化膜２の除去部分にＮ゛　ドープ（Ａｓ）
ポリシリコンロを約２５００人成長させ、所定のパター
ンでパターニングする。その後、所定の温度および時間
にてアニールを行い、Ｐ−ベース領域内にＮ゛不純物を
拡散させることによりエミッタ領域７を形成する。（ｅ
図） 次に、ベース領域およびコレクタ領域上の酸化膜２の所
定部分の窓開けを行い、その各々の開口部およびポリシ
リコンロ上に金属を所定のパターンに、例えばＡｌ５Ａ
ＩＳｉ等を約１００００人の厚さに形成することにより
それぞれベース電極９コレクタ電極９Ｃおよびエミッタ
電極９Ｂを形成される。（ｒ図） さらにこの後、配線領域（図示せず）、および表面保護
膜（図示せず）等を形成し、完了する。

〈発明の効果〉 本発明の方法によれば、ベース領域（Ｐ″領域とエミッ
タ領域（Ｎ″領域がセルファラインで形成され、かつ上
記Ｐ″領域Ｎ″領域タッチは起こらないので、トランジ
スタの微細化および高速化が容易に実現できる。すなわ
ち、従来法の問題点を解決した理想的高速バイポーラト
ランジスタの作成が容易にできる。

Ａ。

【図面の簡単な説明】

第１図は、本発明方法による実施例を経時的に示す模式
断面図、第２図は、従来の方法を経時的に示す模式断面
図である。 １・・・Ｐ型基板 ２・・・酸化膜 ３・・・Ｓｉ、Ｎ４膜 ４・・・レジスト ５・・・選択酸化膜 ６・・・ポリシリコン ７・・・エミッタ領域 ８・・・ベース領域 ９Ａ・・・ベース電極 ９Ｂ・・・エミッタ電極 ９Ｃ・・・コレクタ電極 １１・・・Ｎ型エピタキシャル層

Claims (1)

【特許請求の範囲】
1. 第１導電型の基板上に第２導電型の埋込み拡散層および
   第２導電型のエピタキシャル層を有し、そのエピタキシ
   ャル層表面から第２導電型不純物の拡散により上記第２
   導電型の埋込み拡散層に達するコレクタ領域と第１導電
   型拡散層上にエミッタ領域およびベース領域を形成する
   方法において、基板上に形成された酸化膜における第１
   導電型拡散層上方の部分をエッチングした後、上記基板
   の酸化膜上に窒化膜を形成し、その後上記第１導電型拡
   散層の一部領域の上方の窒化膜上にレジストを形成し、
   その状態で第１導電型不純物を注入することによってベ
   ース領域を形成した後、上記レジスト表面をエッチング
   により後退させた後、その残ったレジストをマスクとし
   て上記窒化膜を除去し、次にその残ったレジストを除去
   した後、選択酸化を行い、次に残っている窒化膜および
   窒化膜直下の酸化膜を除去し、その後その除去部分にポ
   リシリコンを成長させ、次にそのポリシリコンをパター
   ニングし、さらにその後、熱処理によりポリシリコン中
   の第２導電型不純物をポリシリコン直下の基板に拡散さ
   せることによりエミッタ領域を形成することを特徴とす
   る半導体装置の製造方法。