JPH03171764A - 薄膜ｍｉｓダイオードおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は薄膜ＭＩＳダイオードおよびその製造方法に関
するものである。

〔従来の技術〕

従来、絶縁性基板上に形成される薄膜ＭＩＳダイオード
は、第９図に示すように、ガラス基板等からなる絶縁性
基板１の上に、絶縁膜側電極２と、キャパシタ絶縁膜３
と、半導体層４と、オーミックコンタクト用半導体層５
と、半導体側電極６とを積層した構造となっている。

〔発明が解決しようとする課題〕

しかし、上記従来の薄膜ＭＩＳダイオードは、絶縁膜側
電極２とキャパシタ絶縁膜３と半導体層４と半導体側電
極６とをそれぞれ１層ずつ積層したものであるため、そ
の容量がダイオードの素子而ｍ（ｑｚ面積）に比例して
おり、したがって、容量を大きくするには素子面積を大
きくしなければならなかった。

本発明は上記のような実情にかんがみてなされたもので
あって、その目的とするところは、素子面積に対して容
量を大きくとれるようにした薄膜ＭＩＳダイオードを提
供するとともに、あわせてその製造方法を提供すること
にある。

〔課題を解決するための手段〕

本発明の第〕の発明の薄膜ＭＩＳダイオードは、絶縁性
基板上に、下部絶縁膜側電極と下部キャパシタ絶縁膜と
下部半導体層と半導体側電極と上部半導体層と上部キャ
パシタ絶縁膜と上部絶縁膜側電極とを積層し、かつ前記
上部絶縁膜側電極と下部絶縁膜側電極とを前記上部キャ
パシタ絶縁膜および下部キャパシタ絶縁膜に設けたコン
タクト孔において接続した構造としたことを特徴とする
ものである。

本発明の第２の発明は、上記第１の発明の薄膜ＭＩＳダ
イオードを製造する方法を提供したもので、 絶縁性基板上に下部絶縁膜側電極を形成するＪ．程と、 この下部絶縁膜側電極の上に下部キャパシタ絶縁膜を形
成した後、この下部キャパシタ絶縁膜の上に、下部半導
体層と半導体側電極と上部半導体層とを順次堆積させ、
これら堆積膜を同一形状にパターニングする工程と、 前記上部半導体層の上に上部キャパシタ絶縁膜を形成す
る工程と、 前記上部キャパシタ絶縁膜および下部キャパシタ絶縁膜
にコンタクト孔を形成する工程と、前記上部キャパシタ
絶縁膜上および前記コンタクト孔内に上部絶縁膜側電極
を形成する工程と、からなることを特徴とする。

また、本発明の第３の発明の薄膜ＭＩＳダイオードは、
上記第１の発明の薄膜ＭＩＳダイオードをさらに改良し
たもので、 絶縁性基板上に、下部絶縁膜側電極と下部キャパシタ絶
縁膜と下部半導体層と半導体側電極と上部半導体層と上
部キャパシタ絶縁膜と上部絶縁膜側電極とを積層した第
１の積層層を形成し、この第１の積層層の上に、下部キ
ャパシタ絶縁膜と下部半導体層と半導体側電極ε上部半
導体層と上部キャパシタ絶縁膜と上部絶縁膜側電極とを
積層した第２の積層層を少なくεも１層以上積層すると
ともに、最上層の積層層を除く積層層の上部絶縁膜側電
極は、その上の積層層の下部絶縁膜側電極を兼ねる共用
電極とし、かつ全ての積層層の各絶縁膜側電極をその間
に設けたコンタクト孔において共通接続し、前記全ての
積層層の各半導体側電極をその間に設けたコンタクト孔
において共通接続したことを特徴とする。

本発明の第４の発明は、上記第３の発明の薄膜ＭＩＳダ
イオードを製造する方法を提供したもので、 絶縁性基板上に下部絶縁膜側電極を形成する第１の工程
と、 この下部絶縁膜側電極の上に下部キャパシタ絶縁膜を形
成した後、この下部絶縁膜の上に、下部半導体層と半導
体側電極と上部半導体層とを順次堆積させ、これら堆積
膜を同一形状にパターニングする第２の工程と、 前記上部半導体層の上に上部キャパシタ絶縁膜を形成す
る第３の工程と、 前記上部キャパシタ絶縁膜および下部キャパシタ絶縁膜
にコンタクト孔を形成する第４の工程と、前記上部キャ
パシタ絶縁膜上および前記コンタクト孔内に上部絶縁膜
側電極を形成する第５の工程と、 この後前記第２〜第５の工程を少なくとも１回以上繰返
す工程と、 前記第２の工程により形成された全ての各絶縁膜側電極
の間にコンタクト孔を設け、コンタクト孔内にコンタク
ト金属を堆積させて前記各絶縁膜側電極を共通接続する
工程と、 からなることを特徴とする。

さらに、本発明の第５の発明の薄膜ＭＩＳダイオードは
、 絶縁性基板の上方に、前記基板と平行な半導体側電極と
この半導体側電極の下面と上面とに積層した下部半導体
層と上部半導体層とからなる積層膜を配置し、この積層
膜の前記半導体側電極の周側面の一部を、前記基板上に
形成した上方に立上がるリード金属膜の側面に接続する
とともに、前記積層膜の上下面および周側面に、キャパ
シタ絶縁膜を介して絶縁膜側電極を形成したことを特徴
とするものである。

本発明の第６の発明は、上記第５の発明の薄膜ＭＩＳダ
イオードを製造する方法を提供゛したもので、 絶縁性基板上にスペーサ用絶縁膜を形成し、このスペー
サ用絶縁膜の上に、半導体側電極の下面と上面とに下部
半導体層と上部半導体層とを８２層した積層膜を形成し
た後、前記積層膜とスペーサ用絶縁膜とを同一形状にパ
ターニングする工程と、この後、前記基板上に前記積層
膜およびスペーサ用絶縁膜の周側面を覆う金属膜を堆積
させ、この金属膜をパターニングして前記積層膜の半導
体側電極の周側面の一部に接続されたリード金属層を形
成する工程と、 前記リード金属層を形成した後、前記スペーサ用絶縁膜
を除去する工程と、 この後前記積層膜の上下面および周側面にキャパシタ絶
縁膜と絶縁膜側電極とを順次堆積させる工程と、 からなることを特徴とする。

また、本発明の第７の発明の薄膜ＭＩＳダイオードは、
上記第５の発明の薄膜ＭＩＳダイオードをさらに改良し
たもので、 絶縁性基板の上方に、前記基板と平行な半導体側電極と
この半導体側電極の下面と上面とに積層した下部半導体
層と上部半導体層とからなる積層膜を、少なくとも２層
以上上下に間隔を存して配置し、この各積層膜の前記半
導体側電極の周側面の一部を、前記基板上に形成した上
方に立上がるリード金属膜の側面に共通接続するととも
に、前記各積層膜の上下面および周側面に、キャパシタ
絶縁膜を介して、前記各積層膜にわたって連続する絶緑
膜側電極を形成したことを特徴とする。

本発明の第８の発明は、上記第７の発明の薄膜ＭＩＳダ
イオードを製造する方法を堤供したもので、 絶縁性基板上に、，スペーサ用絶縁膜と、半導体側電極
の下面と上面とに下部半導体層と上部半導体層とを積層
した積層膜とを、少なくとも２層以上交互に積層形成し
た後、この各積層膜と各スペーサ用絶縁膜とを同一形状
にパターニングする工程と、 この後、前記基板上に前記各積層膜および各スペーサ用
絶縁膜の周側面を覆う金属膜を堆積させ、この金属膜を
パターニングして前記各積層膜の半導体側電極の周側面
の一部に共通接続されたリード金属層を形成する工程と
、 前記リード金属層を形成した後、前記スペーサ用絶縁膜
を除去する工程と、 この後前記各積層膜の上下面および周側面に、各積層膜
にわたって連続するキャパシタ絶縁膜と絶縁膜側電極と
を順次堆積させる工程と、からなることを特徴とする。

〔作用〕

すなわち、上記第１の発明の薄膜ＭＩＳダイオードは、
下部絶縁膜側電極と下部キャパシタ絶縁膜と下部半導体
層と半導体側電極とによって１つのダイオード部を形成
し、前記半導体側電極と上部半導体層と上部キャパシタ
絶縁膜と上部絶縁膜側電極とによってもう１つのダイオ
ード部を形成するとともに、前記上部絶縁膜側電極ε下
部絶縁膜側電極とを接続することにより、上記２つのダ
イオード部を並列につないで、上記２つのダイオード部
で１つのダイオードを構成したものである。

このようにすれば、１つのダイオードに、ダイオード２
個分の容量をもたせることができるし、また、上記２つ
のダイオード部は上下に重なっているから、この２つの
ダイオード部を、１つのダイオード部の面積内に形成す
ることができる。したがって、この発明の薄膜ＭＩＳダ
イオードによれば、素子面積に対して容量を大きくとる
ことができる。

また、上記第２の発明の薄膜ＭＩＳダイオードの製造方
法は、絶縁性基板上に下部絶縁膜側電極を形成し、この
下部絶縁膜側電極の」二に下部キャパシタ絶縁膜を形成
した後、この下部キャパシタ絶縁膜の上に下部半導体層
と半導体側電極ε上部半導体層とを順次堆積させてこれ
ら堆積膜を同一形状にパターニングし、この後前記上部
半導体層の上に上部キャパシタ絶縁膜を形成するととも
に、前記上部キャパシタ絶縁膜および下部キャパシタ絶
縁膜にコンタクト孔を形成し、前記上部キャパシタ絶縁
膜上および前記コンタクト孔内に上部絶縁膜側電極を形
成して薄膜ＭＩＳダイオードを完成するものであり、こ
の製造方法によれば、上記第１の発明の薄膜ＭＩＳダイ
オードを製造することができる。

また、上記第３の発明の薄膜ＭＩＳダイオードは、上記
第１の発明の薄膜ＭＩＳダイオードと同じ構成の第１の
積層層の上に、下部キャパシタ絶縁膜と下部半導体層と
半導体側電極と上部半導体層と上部キャパシタ絶縁膜と
上部絶縁膜側電極とを積層した第２の積層層を少なくと
も１層以上積層し、最上層の積層層を除く積層層の上部
絶縁膜側電極をその上の積層層の下部絶縁膜側電極を兼
ねる共用電極とすることによって、上記第２の積層層で
も上下２つのダイオード部を形成するとともに、全ての
積層層の各絶縁膜側電極を共通接続し、前記全ての積層
層の各半導体側電極をその間に設けたコンタクト孔にお
いて共通接続することにより、上記第１の積層層で形成
される上下２つのダイオード部と上記第２の積層層で形
成される各ダイオード部とを並列につないで、上記各ダ
イオード部で１つのダイオードを構成したものである。

このようにすれば、１つのダイオードにもたせる容量を
、上記第１の発明の薄膜ＭＩＳダイオードよりも大きく
することができる。なお、例えば第２の積層層が１層で
あれば、このダイオードの容量は、ダイオード４個分て
ある。また、上記第１の積層層で形成されるダイオード
部と、上記第２の積層層で形成されるダイオード部とは
上下に重なっているから、上記全てのダイオード部を、
１つのダイオード部の面積内に形成することができる。

したがって、この発明の薄１ｉＭＩｓダイオードによれ
ば、素子面積に対する容量を、上記第１の発明の薄ＭＭ
Ｉｓダイオードよりもさらに大きくとることができる。

また、上記第４の発明の薄膜ＭＩＳダイオードの製造方
法は、上記第２の発明ε同様な工程で第１の積層層を形
成し、この工程から下部絶縁膜側電極の形成工程を省い
た工程を繰返して少なくとも１層の第２の積層層を形成
するとともに、全ての積層層の各半導体側電極をその間
に設けたコンタクト孔において共通接続して薄膜ＭＩＳ
ダイオードを完成するものであり、この製造方法によれ
ば、上記第３の発明の薄ｌｉＭＩＳダイオードを製造す
ることができる。

また、上記第５の発明の薄膜ＭＩＳダイオードは、基板
の上方に配置した積層膜の半導体側電極および下部半導
体層と前記積層膜の下面のキャパシタ絶縁膜と絶縁膜側
電極とによって１つのダイオード部を形成し、前記半導
体側電極および上部半導体層と前記積層膜の上面のキャ
パシタ絶縁膜と絶縁膜側電極とによってもう１つのダイ
オード部を形成するとともに、前記キャパシタ絶縁膜を
積層膜の上下面および周側面に形成し、前記絶縁膜側電
極を前記キャパシタ絶縁膜の外面全体に形成した共通電
極とすることにより、上記各ダイオード部を並列につな
いだものである。このようにすれば、１つのダイオード
の容量は、上記各ダイオード部の合計容量となるし、ま
た上記各ダイオード部は上下に重なっているから、この
各ダイオード部を１つのダイオード部の面積内に形成す
ることができる。したがって、この発明の薄膜ＭＩＳダ
イオードによれば、素子面積に対する容量を大きくとる
ことができる。

また、上記第６の発明の薄膜ＭＩＳダイオードの製造方
法は、絶縁性基板上にスペーサ用絶縁膜を形成し、この
スペーサ用絶縁膜の上に、半導体側電極の下面と上面と
に下部半導体層と上部半導体層とを積層した積層膜とを
形成した後、前記積層膜とスペーサ用絶縁膜とを同一形
状にパターニングし、この後前記基板上に前記積層膜お
よびスペーサ用絶縁膜の周側面を覆う金属膜を堆積させ
てこの金属膜をパターニングすることにより前記積層膜
の半導体側電極の周側面の一部に接続されたリ一ド金属
層を形成し、次いで前記スペーサ用絶縁膜を除去した後
、前記積層膜の上下面および周側面に、キャパシタ絶縁
膜と絶縁膜側電極とを順次堆積させて薄膜ＭＩＳダイオ
ードを完成するものであり、この製造方法によれば、上
記第５の発明の薄膜ＭＩＳダイオードを製造することが
できる。また、この製造方法によれば、薄膜ＭＩＳダイ
オードを完成するまでのパターニング王程数は、前記積
層膜とスペーサ用絶縁膜のパターニングと、リード金属
層となる金属膜のパターニングとの２回であり、また上
記絶縁膜側電極につながるリード配線のパターニングを
加えても、全バクニング工程数は３回でよいから、少な
いパターニング工程数で容易にかつ能率良く上記薄膜Ｍ
ＩＳダイオードを製造することができる。

また、上記第７の発明の薄膜ＭＩＳダイオードは、上記
第５の発明の薄膜ＭＩＳダイオードにおける半導体側電
極の下面と上面とに下部半導体層と上部半導体層とを積
層した積層膜を、少なくとも２層以上上下に間隔を存し
て配置し、この各積層膜の上下面および周側面にキャパ
シタ絶縁膜を介して絶縁膜側電極を形成することにより
、上記各積層膜とその上下面のキャパシタ絶縁膜と絶縁
膜側電極とでそれぞれ上下２ずつのダイオード部を形成
するとともに、上記各積層膜の前記半導体側電極の周側
面の一部をリード金属膜に共通接続し、各積層膜の絶縁
膜側電極を前記各積層膜の上下面および周側面に形成し
た共通電極とすることにより、上記各ダイオード部を直
列につないで、１つのダイオードを構成したものである
。このようにすれば、１つのダイオードにもたせる容量
を、上記第５の発明の薄Ｗ！ＭＩＳダイオードよりも大
きくすることができるし、また上記各ダイオード部は上
下に重なっているから、上記全てのダイオード部を、１
つのダイオード部の面積内に形成することができる。し
たがって、この発明の薄膜ＭＩＳダイオードによれば、
素子面積に対する容量を、上記第５の発明の薄膜ＭＩＳ
ダイオードよりもさらに大きくとることができる。

また、上記第８の発明の薄膜ＭＩＳダイオードの製造方
法は、絶縁性基板上に、スペーサ用絶縁膜と、半導体側
電極の下面と上面とに下部半導体層と上部半導体層とを
積層した積層膜とを、少なくとも２層以上交互に積層形
成し、この各積層膜と各スペーサ用絶縁膜とを同一形状
にパターニングした後、前記基板上に前記各積層膜およ
び各スペーサ用絶縁膜の周側面を覆う金属膜を堆積させ
てこの金属膜をパターニングすることにより前記各積層
膜の半導体側電極の周側面の一部に共通接続されたリー
ド金属層を形成し、次いで前記スペーサ用絶縁膜を除去
した後、前記各積層膜の上下面および周側面に各積層膜
にわたって連続するキャパシタ絶縁膜と絶縁膜側電極と
を順次堆積させて薄膜ＭＩＳダイオードを完或するもの
であり、この製造方法によれば、上記第７の発明の薄膜
ＭＩＳダイオードを製造することができる。また、この
製造方法によれば、薄膜Ｍ！Ｓダイオードを完威するま
でのパターニング工程数は、前記積層膜とスペーサ用絶
縁膜のパターニングと、リード金属層となる金属膜のパ
ターニングとの２回であり、また上記絶縁膜側電極につ
ながるリード配線のパターニングを加えても、全パター
ニングエ程数は３回でよいから、上記第５の発明の薄膜
ＭＩＳダイオードを製造する場合（上記第６の発明の製
造方法）と［口１様に少ないパターニング工程数で容易
にかつ能率良く上記薄膜Ｍ■Ｓダイオードを製造するこ
とができる。

〔実施例〕

（第１の発明の実施例） 以下、第１の発明の一実施例を第１図を参照して説明す
る。

第１図は本実施例の薄膜ＭＩＳダイオードの断面を示し
たもので、図中１１はガラス等からなる絶縁性基板であ
り、この基板１１上には、クロム等の金属膜からなる下
部絶縁膜側電極１２ａとこれと一体のリード配線（図示
せず）が形成されている。この下部絶縁膜側電極１２ａ
の上には、基板１１のほぼ全面にわたってｆ部キャパシ
タ絶縁膜１３ａが形成されており、この下部キャパシタ
絶縁膜１．３　ａの上には、下部半導体層１４ａと、オ
ーミックコンタクト用半導体層１５ａと、クロム等の金
属膜からなる半導体側電極１６と、オーミックコンタク
ト用半導体層１５ｂと、上部半導体層１４ｂとが積層さ
れている。これら積層膜１４ａ，１５ａ，１６．１５ｂ
，１４ｂは、上記下部絶縁膜側電極１２ａの一端部を除
く全域に対向しかつ外側端部が下部絶縁膜側電極１２ａ
の外方に延出する同一の形状にパターニングされている
。なお、図示しないが、上記半導体側電極１６の外側端
部は、これと一体のリード配線につながっており、上記
半導体層１４ａ，１４ｂとオーミックコンタクト用半導
体層１５ａ，１５ｂは、上記リード配線部分にも同一形
状に形成されている。

１７は上記下部キャパシタ絶縁膜１３ａの上にそのほぼ
全面にわたって形成された平坦化絶縁膜である。この平
坦化絶縁膜１７は、前記積層膜１４ａ，１５ａ，１．６
，１５ｂ，１４ｂの厚さより僅かに厚く形成されており
、この平坦化絶縁膜１７には、前記積層膜の下部絶縁膜
側電極１２ａと対向する部分の上面（上部半導体層１４
ｂの上而）を露出させる関目が形成されている。そして
、この平坦化絶縁膜１７の上面およびその開口部に露出
している上部半導体層１４ｂの上面には、その全面にわ
たって上部キャパシタ絶縁膜１３ｂが形成されており、
この上部キャパシタ絶縁膜１３ｂの上には、前記下部絶
縁膜側電極１２ａとほぼ同じ面積のクロム等の金属膜か
らなる上部絶縁膜側電極１２ｂが形成されている。この
上部絶縁膜側電極１２ｂは、下部絶縁膜側電極１２ａの
真上の位置に形成されており、その一端部は、キャパシ
タ絶縁膜１３ａ，１３ｂと平坦化絶縁膜１７とに設けた
コンタクト孔１８において下部絶縁膜側電極１２ａの一
端部に接続されている。

なお、前記半導体層１４ａ，１４ｂは、アモルファス◆
シリコン（ａ−Ｓｉ）またはボリ●シリコン（ｐｏ１ｙ
−５１）で形成され、オーミックコンタクト用半導体層
１５ａ，１５ｂは、不純物を高濃度にドーブしたアモル
ファス・シリコンまたはポリ・シリコンで形成されてい
る。また、キャパシタ絶縁膜１３ａ，１３ｂと平坦化絶
縁膜１７は、いずれも酸化シリコン（ＳｉＯｚ）等で形
成されている。

そして、上記下部絶縁膜側電極１．　２　ａと、下部キ
ャパシタ絶縁膜１３ａと、下部半導体層１４ａと、オー
ミックコンタクト用半導体層１５ａおよび半導体側電極
１６とは、第１のダイオード部Ｄ１を形成しており、前
記半導体側電極１６およびオーミックコンタクト用半導
体層１５ｂと、上部半導体層１４ｂと、上部キャパシタ
絶縁膜１３ｂと、上部絶縁膜側ホ極１２ｂとは第２のダ
イオード部Ｄ２を形成している。この第１のダイオード
部Ｄ１と第２のダイオード部Ｄ２とは、第２のダイオー
ド部Ｄ２の絶縁膜側電極（上部絶縁膜側電極）１２ｂを
第１のダイオード部Ｄ１の絶縁膜側電極（下部絶縁膜側
電極）１２ａに接続することによって並列に接続されて
いる。なお、この実施例では、前記半導体層１４ａ，１
４ｂをそれぞれ同じ層厚とし、またキャパシタ絶縁膜１
３ａ，　　１３ｂもそれぞれ同じ層厚としており、した
がって上記珀］．のダイオード部Ｄ１と第２のダイオー
ド部Ｄ２の容量はほぼ同じ値である。

すなわち、上記実施例の薄膜ＭＩＳダイオードは、下部
絶縁膜側電極１２ａと下部キャパシタ絶縁膜１３ａと下
部半導体層１４ａと半導体側電極１６とによって１つの
ダイオード部Ｄ１を形成し、前記半導体側電極１６と上
部半導体層１４ｂと上部キャパシタ絶縁膜１３ｂと上部
絶縁膜側電極１２ｂとによってもう１つのダイオード部
Ｄ２を形成するとともに、前記上部絶縁膜側電極１２ｂ
と下部絶縁膜側電極１２ａとを接続することにより、上
記２つのダイオード部Ｄｉ．Ｄ２を並列につないで、上
記２つのダイオード部ＤＩ，Ｄ２で１つのダイオードを
構成したものである。

したがって、この薄膜ＭＩＳダイオードによれば、１つ
のダイオードに、ダイオード２個分の容量をもたせるこ
とができるし、また、上記２つのダイオード部ＤＩ．Ｄ
２は上下に重なっているために、この２つのダイオード
部ＤＩ，Ｄ２を１つのダイオード部の面積出に形成する
ことができるから、素子面積に対する容量を大きくとる
ことができる。

（第２の発明の実施例） 次に、上記第１図に示した薄膜ＭＩＳダイオードの製造
方法を第２図（ａ）〜第２図（ｅ）を参照して説明する
。

まず、第２図（ａ）に示すように、絶縁性基板１１上に
、クロム等の金属膜を堆積させてこの金属膜をフォトリ
ソグラフィ法によりパターニングする方法で、下部絶縁
膜側電極１２ａとそのリード配線（図示せず）を形成す
る。

次に、第２図（ｂ）に示すように、上記下部絶縁膜側電
極１２ａの上に、基板１１のほぼ全面にわたって、下部
キャパシタ絶縁ＪＭＩ１３ａを堆積させた後、この下部
キャパシタ絶縁膜１３ａの上に、下部半導体層１４ａと
、オーミックコンタクト用半導体層１５ａと、半導体側
電極１６と、オーミックコンタクト用半導体層１５ｂと
、上部半導体層１４ｂとを順次堆積させて、これら堆ｖ
ｔ膜１４ａ，１５ａ，１６，１５ｂ，１４ｂをフォトリ
ソグラフィ法により同一形状にパターニングする。

次に、第２図（Ｃ）に示すように、上記下部キャパシタ
絶縁膜１３Ｈの上にそのほぼ全面にわたって、平坦化絶
縁膜１７を前記積層膜１４ａ，１５ａ，１６，１５ｂ，
１４ｂの厚さより僅かに厚く形成し、次いでこの平坦化
絶縁膜１７に、前記積層膜の下部絶縁膜側電極１２ａと
対向する部分の上面（上部半導体層１４ｂの上面）を露
出させる開口をフォトリソグラフィ法によって形成する
。

次に、第２図（ｄ）に示すように、上記平坦化絶縁膜１
７の上面およびその開口部に露出している上部半導体層
１４ｂの上面に、その全面にわたって上部キャパシタ絶
縁膜１３ｂを堆積させ、この後、この上部キャパシタ絶
縁膜１３ｂと上記平坦化絶縁膜１７および下部キャパシ
タ絶縁膜１３ａに、下部絶縁膜側電極１２ａの一端部上
面に達するコンタクト孔１８をフォトリソグラフィ法に
より形成する。

次に、第２図（ｅ）に示すように、前記上部キャパシタ
絶縁膜１３ｂ上および前記コンタクト孔１８内にクロム
等の金属を堆積させ、上部キャパシタ絶縁７１１１３ｂ
上の金属膜をフォトリソグラフィ法によりパターニング
して、前記コンタクト孔１８内において下部絶縁膜側電
極１２ａに接続された上部絶縁膜側電極１２ｂとそのリ
ードκ線（図示せず）を形成し、第１図に示した薄膜Ｍ
ＩＳダイオードを完或する。

すなわち、上記実施例の薄膜ＭＩＳダイオードの製造方
法は、絶縁性基板１１上に下部絶縁膜側電極１２ａを形
成し、この下部絶Ｉｔ膜側電極１２ａの上に下部キャパ
シタ絶縁Ｍ　１　３　ａを形成した後、この下部キャパ
シタ絶縁膜１３ａの上に下部半導体層１４ａとオーミッ
クコンタクト用半導体層１５ａと半導体側電極１６とオ
ーミックコンタクト用半導体層１５ｂと上部半導体層１
４ｂとを順次堆積させてこれら堆積膜を同一形状にパタ
ーニングし、次いで平坦化絶縁膜１７を形成した後、上
部半導体層１４ｂの上に上部キャパシタ絶縁膜１３ｂを
形成するとともに、前記上部キャバシタ絶縁膜１３ｂお
よび下部キャパシタ絶縁膜１３ａと平坦化絶縁膜１７に
コンタクト孔１８を形成し、前記上部キャパシタ絶縁Ｍ
１３ｂ上およびコンタクト孔１８内に上部絶縁膜側電極
１２ｂを形成して薄膜ＭＩＳダイオードを完成するもの
であり、この製造方法によれば、上記第１図に示した薄
膜ＭＩＳダイオードを製造することができる。

この実施例の製造方法における薄膜ＭＩＳダイオードを
完成するまでのフォトリソグラフイ法によるパターニン
グ工程数は、下部絶縁膜側電極１２ａのパターニングと
、堆積膜１４ａ、１５ａ．１６，１５ｂ，１４ｂのパタ
ーニングと、平坦化絶縁膜１７に開１コを形成するパタ
ーニングと、コンタクト孔１８を形成するパターニング
と、上部絶縁膜側電極１２ｂのパターニングとの、計５
回である。

なお、上記実施例では、平坦化絶縁膜］，７を前記積層
膜１４ａ，１５ａ，１６，１５ｂ，１４ｂの厚さより僅
かに厚く形成しているが、この平坦化絶縁膜１７は、そ
の表而をエッチングバックして前記積層膜の上面（上部
半導体層１４ｂの上面）が露出する厚さにしてもよく、
このようにすれば、上記パターニング工程数は＝１４回
になる。また、上記平坦化絶縁膜１７は必ずしも必要で
はなく、この平坦化絶縁膜１７をなくせば、その形成工
程分だけ薄膜ＭＩＳダイオードの製造工程数は少なくな
る。

（第３の発明の失施例） 次に、第３の発明の一実施例を第３図を参照して説明す
る。

この実施例の薄膜ＭＩＳダイオードは、絶縁性基板１１
の上に、第１図に示した薄膜ＭＩＳダイオードと同じ構
成の第１の積層層Ａ１を形成し、この第１の積層層Ａ］
の上に、この積層層Ａ１の上部絶縁膜側電極１２ｂを下
部絶縁膜側電極として共用する第２の積層層Ａ２を積層
形成したもので、その構造は次のようになっている。な
お、」二記第１の積層層Ａ１は第１図に示した薄膜ＭＩ
Ｓダイオードと同じ構造であるから、その説明は図に同
符号を付して省略する。ただし、この実施例では、第１
の積層層Ａ１の半導体側電極１６を、リード配線をもた
ないものとしている。

第３図において、図中２３ａは上記第１の積層層Ａ１の
上部絶縁膜側電極１　２　ｂと上部キヤノくシタ絶縁膜
１３ｂの上にそのほぼ全面にわたって形成された下部キ
ャパシタ絶縁膜であり、この下部キャパシタ絶縁膜２３
ａの上には、下部半導体層２４ａと、オーミツクコンタ
クト用半導体層２５ａと、クロム等の金属膜からなる半
導体側電極２６と、オーミツクコンタクト用半導体層２
５ｂと、上部半導体層２４ｂとが積層されている。これ
ら積層膜２４ａ，２５ａ，２６．２５ｂ，２４ｂは、上
記第１の積層層Ａ１の上部絶縁膜側電極（第２の積層層
Ａ２に対しては下部絶縁膜側電極、以下、」（用絶縁膜
側電極という）１２ｂの一端部を除く全域に対向しかつ
外側端部が上記絶縁膜側電極１２ａの外方に延出する同
一の形状にパターニングされている。なお、上記半導体
側電極２６もリード配線は有しておらず、この半導体側
電極２６と上記第１の積層層Ａ１の半導体側電極１６ε
は、後述するコンタクト金属層３０を介してこのコンタ
クト金属層３０と一体のリード配線３０ａににつながっ
ている。また、２７は上記下部キャパシタ絶縁膜２３ａ
の上にそのほぼ全面にわたって形成された平坦化絶縁膜
であり、この平坦化絶縁膜２７は、前記積層膜２４ａ，
−２５ａ，２６，２５ｂ．２４ｂの上面（上部半導体層
２４ｂの上面）が露出する厚さに形成されている。

そして、この平坦化絶縁膜２７の上面および上部半導体
層１４ｂの上面には、その全面にわたって上部キャパシ
タ絶縁膜２３ｂが形成されており、この上部キャパシタ
絶縁膜２３ｂの上には、前記共用絶縁膜側電極１２ａと
ほぼ同じ面積のクロム等の金属膜からなる上部絶縁膜側
電極２２ｂが形成されている。この上部絶縁膜側電極２
２ｂは、共用絶縁膜側電極１２ａの真上の位置に形成さ
れており、その一端部は、キャパシタ絶縁膜２３ａ，２
３ｂと平坦化絶縁膜２７とに設けたコンタクト孔２８に
おいて共用絶縁膜側電極１２ａの一端部に接続されてい
る。

そして、上記共用絶縁膜側電極１２ａと、下部キャパシ
タ絶縁膜２３ａと、下部半導体層２４ａと、オーミック
コンタクト用半導体層２５ａおよび半導体側電極２６と
は、第３のダイオード部Ｄ３を形成しており、前記半導
体側電極２６およびオーミックコンタクト用半導体層２
５ｂと、上部半導体層２４ｂと、上部キャパシタ絶縁膜
２３ｂと、上部絶縁膜側電極２２ｂとは第４のダイオー
ド部Ｄ４を形成している。

また、上記第３と第４のダイオード部ＤＢ，Ｄ４の絶縁
膜側電極（共用絶縁膜側電極と上部絶縁膜側電極）１２
ｂ．２２ｂは上記コンタクト孔２８において接続され、
第３のダイオード部Ｄ３の共用絶縁膜側電極１２ｂは第
１の積層層Ａ１の上部絶縁膜側電極を兼ねており、”さ
らに第１の積層＊Ａ１によって形成された第１と第２の
ダイオード部Ｄｉ，Ｄ２の絶縁膜側電極（下部絶縁膜側
電極と上部絶縁膜側電極）１２ａ，１２ｂも接続されて
いるため、上記第１〜第４のダイオード部ＤＩ，Ｄ２，
ＤＢ，Ｄ４の絶縁膜側電極１２ａ，１２ｂ，２２ｂは全
て共通接続されている。

また、第３図において、２つは、第２の積層層Ａ２の積
層膜２４ａ，２５ａ．２６，２５ｂ，２４ｂおよび下部
キャパシタ絶縁膜２３ａと、第１の積層層ＡＩの上部キ
ャパシタ絶縁膜絶縁膜１３ｂと上部半導体層１４ｂおよ
びその下のオーミックコンタクト用半導体層１５ｂに設
けられた、第１の積層層Ａ１の半導体側電極１６の外側
端部に達するコンタクト孔であり、上記第１〜第４のダ
イオード部Ｄｉ，Ｄ２，Ｄ３．Ｄ４の半導体側電極１６
．２６は、前記コンタクト孔２９内に充填堆積させたコ
ンタクト金属層３０によって共通接続，されている。ま
た上記コンタクト金属層３０の上端は、上部半導体Ｗ２
４ｂおよび上記平坦化絶縁膜２７の上に配線したリード
配線３０ａにつながっている。

したがって、上記第１〜第４のダイオード部Ｄ１。Ｄ２
，Ｄ３，Ｄ４は、その全てが並列に接続されている。

すなわち、この実施例の薄膜ＭＩＳダイオードは、第１
図に示した薄膜Ｍ　Ｉ　Ｓダイオードと同じ構成の第１
の積層層Ａ１の上に、下部キャパシタ絶縁膜２３ａと下
部半導体層２４ａと半導体側電極２６と上部半導体層２
４ｂと上部キャパシタ絶縁膜２３ｂと上部絶縁膜側電極
２２ｂとを積層した第２の積層層Ａ２を積層し、第１の
積層ＩＷＡＩの上部絶縁膜側電極１２ｂをその上の第２
の積層層Ａ２の下部絶縁膜側電極を兼ねる共用電極とす
ることによって、上記第２の積層層Ａ２でも上下２つの
ダイオード部Ｄ３，Ｄ４を形成するとともに、両積層層
ＡＩ，Ａ２の各絶縁膜側電極１２ａ，１２ｂ，２２ｂを
共通接続し、両積層層ＡＩ，Ａ２の各半導体側電極１６
．２６をその間に設けたコンタクト孔２９において共通
接続することにより、上記第１の積層層Ａ１で形成され
る上下２つのダイオード部Ｄｉ，Ｄ２と上記第２の積層
層Ａ２で形成される上下２つのダイオード部Ｄ３，Ｄ４
とを並列につないで、上記４つのダイオード部ＤＩ，Ｄ
２，Ｄ３，Ｄ４で１つのダイオードを構或したものであ
る。

したがって、この薄膜Ｍｌｓダイオードによれば、１つ
のダイオードにもたせる容量を、第１図に示した薄膜Ｍ
ＩＳダイオードのほぼ２倍に大きくすることができるし
、また、上記４つのダイオード部Ｄ１〜Ｄ４は上下に重
なっているために、この４つのダイオード部Ｄ１〜Ｄ４
を１つのダイオード部の面積内に形成することができる
から、この薄膜ＭＩＳダイオードによれば、素子面積に
対してより大きな容量を得ることができる。

なお、この実施例では、第２の積層層Ａ２を１層とした
が、上記第２の積層層Ａ２をさらに積層するとともに、
全ての積層層の各絶縁膜側電極を共通接続し、前記全て
の積層層の各半導体側電極をその間に設けたコンタクト
孔において共通接続すれば、ダイオードの容量をさらに
大きくすることができる。

（第４の発明の実施例） 次に、上記第３図に示した薄膜ＭＩＳダイオードの製造
方法を第４図（ａ）〜第４図（ｆ）を参照して説明する
。

まず、第４図（ａ）に示すように、絶縁性基板１１上に
、第１図に示した薄膜ＭＩＳダイオードと同じ構成の第
１の積層層Ａ１を形成する。なお、この第１の積層層Ａ
１の形成工程は、第２図（ａ）〜第２図（ｅ）に示した
工程と同じであるから、その説明は省略する。

次に、第４図（ｂ）に示すように、第１の積層層Ａ１の
上部絶縁膜側電極（共用絶縁膜側電極）１２ｂと上部キ
ャパシタ絶縁膜１．　３　ｂの上にそのほぼ全面にわた
って、第２の積層層Ａ２の下部キャパシタ絶縁膜２３ａ
を堆積させた後、この下部キャパシタ絶縁膜２３ａの上
に、下部半導体層２４ａと、オーミツクコンタクト用半
導体層２５ａと、半導体側電極２６と、オーミツクコン
タクト用半導体層２５ｂと、上部半導体層２４ｂとを順
次堆積させて、これら堆積膜２４ａ，２５ａ，２６，２
５ｂ，２４ｂをフォトリソグラフィ法により同一形状に
パターニングする。

次に、第４図（ｃ）に示すように、上記下部キャパシタ
絶縁膜２３ａの上にそのほぼ全面にわたって、平坦化絶
縁膜２７を、上部半導体層２４ｂの上面が露出する厚さ
に形成する。なお、この平坦化絶縁膜２７は、前記上部
半導体層２４ｂの上面高さより厚く形成し、その表面を
上部半導体層２４ｂの上面が露出するまでエッチングバ
ックする方法で形成する。

次に、同図に示すように、前記積層Ｍ　２　４　ａ　，
２５ａ，２６，２５ｂ，２４ｂおよび下部キャパシタ絶
縁膜２３ａと、第１の積層層Ａ１の上部キャパシタ絶縁
１ｌｉ１３ｂと上部半導体層１４ｂおよびその下のオー
ミックコンタクト用半導体層１５ｂとに、第１の積層層
Ａ１の半導体側電極１６の外側端部に達するコンタクト
孔２９をフォトリソグラフィ法により形成する。

次に、第４図（ｄ）に示すように、上記コンタクト孔２
９内にコンタクト金篇層３０を形成し、このコンタクト
金属層３０により第１の積層層Ａ１の半導体側電極１６
と第２の積層層Ａ２の半導体側電極２６とを共通接続す
る乙ともに、前記上部半導体層２４ｂおよび平坦化絶縁
膜２７の上に上記コンタクト金属層３０と一体のリード
配線３０ａを形成する。なお、上記コンタクト金属層３
０とリード配線３０ａは、上部半導体層２４ｂおよび平
坦化絶縁膜２７の上にクロム等の金属を堆積させてコン
タクト孔２９内にコンタクト金属層３０を充埴するとと
もに、上部半導体層２４ｂおよび平坦化絶縁膜２７上に
堆積した金属膜をフォトリソグラフイ法によりリード配
線３０ａの形状にパターニングして形成する。

次に、第４図（ｅ）に示すように、上部半導体層２４ｂ
および平坦化絶縁膜２７の上に上部キャパシタ絶縁膜２
３ｂを堆積させ、この後、この上部キャパシタ絶縁膜２
３ｂと上記平坦化絶縁膜２７および下部キャパシタ絶縁
膜２３ａに、共用絶縁膜側電極（第１の積層層Ａ１の上
部絶縁膜側電極）１２ｂの一端部上面に達するコンタク
ト孔２８をフォトリソグラフィ法により形成する。

次に、第４図（ｆ）に示すように、前記上部キャパシタ
絶縁膜２３ｂ上および前記コンタクト孔２８内にクロム
等の金属を堆積させ、上部キャパシタ絶縁膜２３ｂ上の
金属膜をフォトリソグラフィ法によりパターニングして
、前記コンタクト孔２８内において前記共用絶縁膜側電
極１２ｂに接続された上部絶縁膜側電極２２ｂとそのリ
ード配線（図示せず）を形成し、第３図に示した薄膜Ｍ
ＩＳダイオードを完成する。

すなわち、上記実施例の薄膜ＭＩＳダイオードの製造方
法は、第２図（ａ）〜第２図（ｅ）に示した薄膜ＭＩＳ
ダイオードの製造方法と同様な工程で第１の積層層Ａ１
を形成し、この工程から下部絶縁膜側電極１２ａの形成
工程を省いた工程を繰返して第２の積層層Ａ２を形成す
るとεもに、この両積層層ＡＩ，Ａ２の各半導体側電極
１６．２６をその間に設けたコンタクト孔２９において
共通接続して薄膜ＭＩＳダイオードを完成するものであ
り、この製造方法によれば、上記第３図に示した薄膜Ｍ
ＩＳダイオードを製造することができる。

この実施例の製造方法における薄膜ＭＩＳダイオードを
完成するまでのフォトリングラフィ法によるパターニン
グ工程数は、第１図に示した薄膜ＭＩＳダイオードと同
じ構造の第１の積層層Ａ１を形成するまでの５回のパタ
ーニング（ただし、平坦化絶縁膜１７を、その表面のエ
ッチングバックにより上部半導体層１４ｂの上面が露出
する厚さに形成する場合は４回）に、堆積膜２４−ａ，
２５ａ，２６，２５ｂ，２４ｂのパターニングと、コン
タクト孔２９を形成するパターニングと、リード配線３
０ａのパターニングと、コンタクト孔２８を形成するパ
ターニングと、上部絶縁膜側電！２２ｂのパターニング
との計５回のパターニング工程を加えた数である。

なお、上記失施例では、第２の積層層Ａ２の平坦化絶縁
膜２７を、その表面のエッチングバックにより上部半導
体層２４ｂの上面が露出する厚さに形成しているが、こ
の平坦化絶縁膜２７は、昂１の積層層Ａ１の平坦化絶縁
膜１７と同様に積層膜２４ａ，２５ａ，２６．２５ｂ，
２４ｂの厚さより僅かに厚く形成して、この平坦化絶縁
膜２７に、上部半導体層２．４ｂの上面を露出させる開
口を形成してもよい（この場合は、平坦化絶縁膜２７に
上記開口を形成するパターニング工程が増加する）。ま
た、第１の積層層Ａ１と第２の積層層Ａ２の上記平坦化
絶縁膜１７．２７は必ずしも必要ではなく、この平坦化
絶縁膜１７．２７をなくせば、その形成工程分だけ薄膜
Ｍ！ｓダイオードの製造工程数は少なくなる。また、こ
の製造方法は、第２の積層層Ａ２をさらに積層して容量
をさらに大きくした薄膜ＭＩＳダイオードの製造にも利
用できるもので、その場合は、上記第２の積層層Ａ２の
製造工程をこの第２の積層層Ａ２の積層数だけ繰返せば
よい。

（第５の発明の実施例） 次に、第５の発明の一実施例を第５図を参照して説明す
る。

この実施例の薄膜ＭＩＳダイオードは、絶縁性基板３１
の上に、２つのダイオード部Ｄｌｌ，　ＤＩ２を上下に
積層した２つのダイオード部積層層Ｂｌ，Ｂ２を横に並
べて配置し、この２つのダイオード部積層層Ｂｌ，Ｂ２
の計４つのダイオード部Ｄ　１１，Ｄ１２，　Ｄｌｌ．
　Ｄｌ２を並列に接続したもので、上記ダイオード部積
層層Ｂｌ，Ｂ２はいずれも次のような構造となっている
。

第５図において、３２は、基板３１の上方にこの基板３
１と離間させて配置された積層膜であり、この積層膜３
２は、基板３１と平行な半導体側電極３３と、この半導
体側電極３３の下面と上面とにそれぞれオーミックコン
タクト用半導体層３５ａ．３５ｂを介して積層した下部
半導体層３４ａと上部半導体層３４ｂとからなっている
。

なお、上記下部半導体層３４１Ａと上部半導体層３４ｂ
はアモルファス●シリコン（ａ−Ｓｌ）またはポリ・シ
リコン（ｐｏｌｙ−Ｓｌ）で形成され、オーミックコン
タクト用半導体層３５ａ，３５ｂは不純物を高濃度にド
ーブしたアモルファス・シリコンまたはポリ・シリコン
で形成されている。

また、３６は上記２つのダイオード積層層Ｂｌ，Ｂ２の
積層層３２．３２の間に位置させて前記基板３１上に形
成された上方に立上がるリード金属膜である。このリー
ド金属膜３６は、基板３１上に配線されたリード配線部
３６ａと、このリード配線部３６ａの両側から上方に立
上がるコンタクト部３６ｂ，３６ｂとからなる断面Ｕ形
をなしており、上記積層膜３２．３２の半導体側電極３
３は、上記リード金属膜３６側の側面において、このリ
ード金属膜３６のコンタクト部３６ｂ，３６ｂに接続さ
れている。なお、３７は上記リード金属膜３６のコンタ
クト部３６ｂ，３６ｂ間に充填された空隙埋め絶縁層で
ある。また、３９は上記積層層３２．３２の上下面およ
び周側面にキャパシタ絶縁ｐＡ３８を介して形成された
絶縁膜側電極であり、この絶縁膜側電極３９と上記キャ
パシタ絶縁膜３８は、上記２つのダイオード積層層Ｂｌ
，Ｂ２にわたって連続している。なお、上記キャパシタ
絶縁膜３８は基板３１上にも形成されており、また絶縁
膜側１＠極３９は、基板３１上のキャパシタ絶縁Ｈ３８
の上に配線したリード配線３９ａにつながっている〇 そして、上記２つのダイオード積層層Ｂｌ，Ｂ２のダイ
オード部Ｄｌｌ，　Ｄｌ２にうち、下側のダイオード部
ＤＩ＋は、上記半導体側電極３３およびその下のオーミ
ックコンタクト用半導体層３５ａと、下部半導体層３４
ａと、この下部半導体層３４ａの下のキャパシタ絶縁膜
３８と、その下の絶縁膜側電極３９とで形成されており
、上側のダイオード部Ｄｌ２は、上記半導体側電極３３
およびその上のオーミックコンタク１・用半導体層３５
ｂと、上部゛Ｐ導体層３４ｂと、この下部半導体層３４
ｂの上のキャパシタ絶縁膜３８と、その上の絶縁膜側電
極３９とで形成されている。この２つのダイオード部Ｄ
ｌｌ，　ＤＩ２は、その半導体側竃極３３が共通の電極
とし、絶縁膜側電極３９を積層層３２の上下面にわたっ
て連続する共通の電極とすることによって並列に接続さ
れており、また、一方のダイオード積層層Ｂ１のダイオ
ード部Ｄ１１，ＤＩ２と、他方のダイオード積層層Ｂ２
のダイオード部Ｄｌｌ，ＤＩ２も、その半導体側電極３
３を共通のリード金属膜３６に接続し、絶縁膜側電極３
９を２つのダイオード積層層Ｂｌ，Ｂ２にわたって連続
する共通電極とすることによって並列に接続されている
。

すなわち、この実施例の薄ＩＩ！ＩＭＩｓダイオードは
、基板３１の上方に配置した積層膜３２の半導体側電極
３３および下部半導体層３４ａと前記積層膜３２の下面
のキャパシタ絶縁膜３８と絶縁膜側電極３９とによって
１つのダイオード部Ｄｌｌを形成し、前記半導体側電極
３３および上部半導体層３４ｂと前記積層膜３２の上面
のキャパシタ絶緑膜３８と絶縁膜側電極３９とによって
もう１つのダイオード部Ｄ１２を形成するとともに、前
記絶縁膜側電極３９をｔａ層膜３２の上下面および周側
面にわたって連続する共通電極とすることにより、上記
各ダイオード部Ｄｌｌ，ＤＩ２を並列につないだもので
あり、この薄ｇＭＩｓダイオードによれば、１つのダイ
オードの容量を、上記各ダイオード部Ｄｌｌ，　Ｄ１２
の合計容量とすることができるし、また上記各ダイオー
ド部Ｄｌｌ，Ｄ１２は上下に重なっているから、このダ
イオード部はＤＩｌ，　　Ｄ１２を１つのダイオード部
の面積内に形成することができる。

なお、この実施例では、２つのダイオード部Ｄ　１！，
　Ｄ　１２を上下に積層した２つのダイオード部積層層
Ｂｌ，Ｂ２を横に並べて配置し、この２つのダイオード
部積層層Ｂｌ，Ｂ２の計４つのダイオード部Ｄｌｌ，　
Ｄｌ２，　Ｄｌｌ，　ＤＩ２を並列に接続しているため
、ダイオード全体の容量は、１つのダイオード部の容量
のほぼ４倍である。ただし、このように２つのダイオー
ド部積層層Ｂｌ，Ｂ２を横に並べて配置すると、ダイオ
ード全体の平面積が、１つのダイオード部積層層の平面
積の２倍となるが、各ダイオード部積層層Ｂｌ，Ｂ２の
平面積を第９図に示した従来の薄膜ＭＩＳダイオードの
半分とすれば、素子面積は大きくせず、容量だけを２倍
にすることができる。

したがって、この薄膜ＭＩＳダイオードによれば、素子
面積に対して容量を大きくとることができる。

なお、上記実施例では、横に並べて配置した２つのダイ
オード部積層層Ｂｌ，Ｂ２の計４つのダイオード部Ｄｌ
ｌ，　Ｄｌ２．　Ｄｌｌ，　Ｄ１２を並列に接続して】
つの薄膜ＭＩＳダイオードを形成しているが、この薄膜
ＭＩＳダイオードは、上記２つのダイオード部積層層Ｂ
ｌ，Ｂ２のいずれか一方の２つのダイオード部Ｄｌｌ，
Ｄｌ２だけで形成してもよい。この場合、この薄膜ＭＩ
Ｓダイオードの容瓜は、同じ素子面積（平面積）の従来
の薄膜ＭＩＳダイオードのほぼ２倍となる。

（第６の発明の実施例） 次に、上記第５図に示した薄膜ＭＩＳダイオードの製造
方法を第６図（ａ）〜第６図（ｆ）を参照して説明する
。

まず、第６図（ａ）に示すように、絶縁性基板３１上に
、酸化シリコン（Ｓｉ　０２　）等からなるスペーサ用
絶縁膜４０を、前記キャパシタ絶縁膜３８の膜厚の２倍
に前記絶縁膜側電極３９の膜厚を加えた厚さに形成し、
このスペーサ用絶縁膜４０の上に、下部半導体層３４ａ
と、オーミックコンタクト用半導体層３５ａと、クロム
等の金属からなる半導体側電極３３と、オーミックコン
タクト用半導体層３５ｂと、上部半導体層３４ｂとを順
次堆積させて、半導体側電極３３の下面と上面とにオー
ミックコンタクト用半導体層３５ａ，３５ｂを介して下
部半導体層３４ａと上部半導体層３４ｂとを積層した！
ａＷ１膜３２を形成する。

次に、第６図（ｂ）に示すように、前記積層膜３２とス
ペーサ用絶縁膜４０とを、フォトリソグラフィ法により
同一形状にパターニングして、この積層膜３２とスペー
サ用絶縁膜４０を、前記２つのダイオード部積層層Ｂｌ
，Ｂ２の形成位置のみに残す。

次に、第６図（ｃ）に示すように、基板３１上にクロム
等の金属を減圧ＣＶＤ法により堆積させて、リード金属
層３６となる金属膜３６Ａを形成する。この減圧ＣＶＤ
法により堆積された金属膜３６Ａは、，図示のように、
基板３１面と前記積層膜３２およびスペーサ用絶縁膜４
０の周側面と積層膜３２の上面（上部半導体層３４ｂの
上面）とに、ほぼ均一な厚さに形成される。なお、この
金属膜は、２つのダイオード部積層層Ｂｌ，Ｂ２の積層
膜３２．３２間の間隔のほぼ１／３程度の厚さに堆積さ
せる。

次に、同図に示すように、上記金属膜３６Ａの上に、液
状の絶縁材を塗布してこれを焼成することにより空隙埋
め絶縁層３７を形成する。

次に、第６図（ｄ）に示すように、上記絶縁層３７と金
属膜３６Ａをフォトリングラフィ法によりリード金屈層
３６とリード配線３６ａの形状にパターニングする。

次に、基板全体をエッチング液に浸漬して、第６図（ｅ
）に示すようにスペーサ用絶縁膜４ｏをエッチング除去
する。なお、上記スペーサ用絶縁膜４０のエッチングは
、前記積層８３２の各層３３，３４ａ，３４ｂ，３５ａ
，３５ｂに対してエッチング選択比の高いエッチング液
、例えばＨＦを使用して行なう。また、この場合、上記
リード金属膜３６のコンタクト部３６ｂ，３６ｂ間に充
填された空隙埋め絶縁層３７がスペーサ用絶縁膜４０と
同系の材質であると、この絶縁層３７もエッチングされ
るが、この絶縁層３７を例えばポリイミドで形成してお
けば、この絶縁層３７をほとんどエッチングせずに残す
事ができる。ただし、上記空隙埋め絶縁層３７は、ダイ
オードの特性には全く関係ないから、この絶縁層３７は
ある程度エッチングされてもよい。また、上記スペーサ
用絶縁膜４０を除去すると、前記積層Ｍ３２が宙に浮い
た状態になるが、この積層膜３２の半導体側電極の周側
面の一部は上記リード金属膜３６のコンタクト部３６ｂ
に接続されているため、この積層膜３２はリード金属膜
３６のコンタクト部３６ｂで支えられるから、積層膜３
２が崩落することはない。

次に、第６図（ｆ）に示すように、基板３１上と前記積
層膜３２の上下面および周側面にキャパシタ絶縁膜３８
を減圧ＣＶＤ法により堆積形成し、次いでこのキャパシ
タ絶縁膜３８の外面全体に絶縁膜側電極３つを減圧ＣＶ
Ｄ法により堆積形成して、第６図に示した薄膜ＭＩＳダ
イオードを完或する。なお、上記キャパシタ絶縁膜３８
は、基板３１上に堆積する絶縁膜部分と積層膜３２の下
面に堆積する絶縁膜部分との間に絶縁膜側電極３９の厚
さに相当する間隙が残るＦ１さに形成する。また、上記
キャパシタ絶縁膜３８と絶縁膜側電極３９を減圧ＣＶＤ
法により堆積させれば、キャパシタ絶縁膜３８を、基板
３１上と積層膜３２の上下面および周側面に均一厚さに
形成するとともに、絶縁膜側電極３９を、キャパシタ絶
縁膜３８の基板３１上および積層８３２下面の絶縁膜部
分の間に完全に充填させて、キャパシタ絶縁１１！３ｇ
の外面全体に均一厚さに形成することができる。

なお、上記絶縁膜側電極３つにつながるリード配線３９
ａは、絶縁膜側電極３９を堆積形成するときに基板３１
上（キャパシタ絶縁膜３８の上）に堆積した金属膜をパ
ターニングして形成する。

すなわち、上記薄膜ＭＩＳダイオードの製造方法は、絶
縁性基板３１上にスペーサ用絶縁膜４０を形成し、この
スペーサ用絶縁膜４０の上に、半導体側電極３３の下面
と上面とにオーミックコンタクト用半導体層３５ａ，３
５ｂを介して下部半導体層３４ａと上部半導体層３４ｂ
とを積層した積層膜３２を形成した後、前記積層膜３２
とスペーサ用絶縁膜４０とを同一形状にパターニングし
、この後基板３１上に積層膜３２およびスペーサ用絶縁
膜４０の周側面を覆う金属膜３６Ａを堆積させてこの金
属膜３６Ａをパターニングすることにより積層膜３２の
半導体側電極３３の周側面の一部に接続されたリード金
属層３６を形成し、次いで前記スペーサ用絶縁膜４０を
除去した後、前記積層膜３２の上下面および周側面に、
キャパシタ絶縁膜３８と絶縁膜側電極３９とを順次堆積
させて薄膜ＭＩＳダイオードを完成するものであり、こ
の製造方法によれば、上記第５図に示した薄膜ＭＩＳダ
イオードを製造することができる。また、この製造方法
によれば、上記薄膜ＭＩＳダイオードを完成するまでの
パターニング工程数は、前記積層膜３２とスペーサ用絶
縁膜４０のパターニングと、リード金属層３６となる金
属膜３６Ａのパターニングとの２回であり、また上記絶
縁膜側電極３９につながるリード配線３９ａのパターニ
ングを加えても、全パターニング工程数は３回でよいか
ら、少ないバタ．−ニング工程数で容易にかつ能率良く
上記薄ＷＡＭＩｓダイオードを製造することができる。

なお、上記実施例では、２つのダイオード部積層層Ｂｌ
．Ｂ２を横に並べて配置し、この２つのダイオード部積
層層Ｂｌ，Ｂ２の計４つのダイオード部Ｄｌｌ，　Ｄ１
２，　Ｄｌｌ，　Ｄｌ２を並列に接続して１つのダイオ
ードとした薄膜ＭＩＳダイオードの製造について説明し
たが、上記製造方法は、上記２つのダイオード部積層層
Ｂｌ，Ｂ２のいずれか一方のダイオード部Ｄｌｌ，　Ｄ
Ｉ２だけ形成される薄膜ＭＩＳダイオードの製造にも適
用することができる。ただし、この場合は、上記空隙埋
め絶縁層３７を形成する必要はない。

（第７の発明の実施例） 次に、第７の発明の一実施例を第７図を参照して説明す
る。

この実施例の薄膜ＭＩＳダイオードは、上記第５図に示
した薄膜ＭＩＳダイオ、一ドをさらに改良したもので、
この薄１ｊｉＭＩｓダイオードは、絶縁性基板３１の上
に、４つのダイオード部Ｄ　１１，Ｄｌ２，　Ｄｌ３，
　Ｄ１４を上下に積層した２つのダイオード部積層層Ｂ
ＩＬＢ１２を横に並べて配置し、この２つのダイオード
部積層層Ｂ　１１，　Ｂ　１２の計８つのダイオード部
Ｄｌｌ−Ｄｌ４，　Ｄｌｌ−ＤＩ４を並列に接続したも
ので、上記ダイオード部積層層Ｂ　１１．Ｂｌ２はいず
れも次のような構造となっている。

第７図において、３２ａは、基板３１の上方にこの基板
３１と離間させて品置された第１の積層膜、３２ｂは上
記第１の積層膜３２ａの上方に間隔を存して配置された
第２の積層膜であり、この第１と第２の積層膜３２ａ，
３２ｂは、いずれも、基板３１と平行な半導体側電極３
３とこの半導体側電極３３の下面と上面とにオーミツク
コンタクト用半導体層３５ａ．３５ｂを介して積層した
下部半導体層３４ａと上部半導体層３４ｂとからなって
いる。そして、この各積層膜３２ａ，３２ｂの各半導体
側電極３３．３３の周側面の一部は、基板３１上に配線
されたリード配線部３６ａと、このリード配線部３６ａ
の両側から上方に立上がるコンタクト部３６ｂとからな
る断面Ｕ形のリード金属膜３６に共通接続されており、
また前記各積層膜３２ａ，３２ｂの上下面および周側面
には、キャパシタ絶縁膜３８を介して、前記各積層膜３
２ａ，３２ｂにわたって連続する絶縁膜側電極３つが形
成されている。

すなわち、この実施例の薄ＨＭＩｓダイオードは、半導
体側電極３３の下面と上面とに下部半導体層３４ａと上
部半導体層３４ｂとを積層した２つの積層１１３２ａ，
３２ｂを上下に間隔を存して配置し、この各積層膜３２
ａ，３２ｂの上下面および周側面にキャパシタ絶縁膜３
８を介して絶縁膜側電極３９を形成することにより、上
記各積層ＭＩＩ３２ａ．３２ｂとその上下面のキャパシ
タ絶縁膜３８と絶縁膜側電極３９とでそれぞれ上下２ず
つのダイオード部Ｄｌｌ，　Ｄ１２およびＤｌ３，　Ｄ
Ｉ４を形成するとともに、上記各積層膜３２ａ，３２ｂ
の各半導体側電極３３．３３の周側面の一部をリード金
属膜３６に共通接続し、各積層膜３２ａ，３２ｂの絶縁
膜側電極３９を前記各積層膜３２ａ，３２ｂの上下面お
よび周側面に形成した共通電極とすることにより、上記
各ダイオード部Ｄ　１１，Ｄ１２，　Ｄ１３，　Ｄｌ４
を直列につないで、１つのダイオードを構成したもので
ある。

この薄膜ＭＩＳダイオードによれば、１つのダイオード
にもたせる容量を、第５図に示した薄膜ＭＩＳダイオー
ドの２倍に大きくすることができるし、また上記各ダイ
オード部ＤＩｌ〜ＤＩ４は上下に重なっているから、上
記全てのダイオード部ＤＩｌ−ＤＩ４を、１つのダイオ
ード部の面積内に形成することができる。したがって、
この薄膜ＭＩＳダイオードによれば、素子面積に対する
容量をさらに容量を大きくとることができる。

なお、この失施例では、４つのダイオード部Ｄｌｌ−Ｄ
Ｉ４を積層したダイオード部積層層Ｂ　１１，Ｂｌ２を
横に並べて配置し、この２つのダイオード部積層層Ｂ　
１１．　　Ｂ　１２の計８つのダイオード部Ｄｌｌ〜Ｄ
Ｉ４，　Ｄｌｌ−Ｄｌ４を並列に接続して１つの薄膜Ｍ
ＩＳダイオードを形成しているが、この薄膜ＭＩＳダイ
オードは、上記２つのダイオード部積層層Ｂ　１１，　
　Ｂ　１２のいずれか一方の４つのダイオード部Ｄｌｌ
−Ｄ１４だけで形成してもよい。この場合、この薄膜Ｍ
ＩＳダイオードの容量は、同じ素子面積（平面積）の従
来の薄膜ＭＩＳダイオードのほぼ２倍となる。

また、上記実施例では、上記積層膜３２ａ，３２ｂを２
層に配置しているが、第２の積層膜３２ｂの上に間隔を
存してさらに同様な積層膜を配置し、各積層膜の上下面
および周側面にキャパシタ絶縁膜を介して絶縁膜側電極
を形成すれば、ダイオード部積層層のダイオード部の数
をさらに増やして、ダイオード全体の容量をさらに大き
くすることができる。

（第８の発明の実施例） 次に、上記第７図に示した薄膜ＭＩＳダイオードの製造
方法を第８図（ａ）〜第８図（ｆ）を参照して説明する
。

まず、第８図（ａ）に示すように、絶縁性基板３１上に
、スペーサ用絶縁膜４０ａと、半導体側電極３３の下面
と上面とにオーミックコンタクト用半導体層３５ａ，３
５ｂを介して下部半導体層３４ａと上部半導体層３４ｂ
とを積層した第１の積層膜３２ａを形成し、さらにその
上に、スペーサ用絶縁膜４０ｂと、上記第１の積層膜３
２ａと同じ積層構造の第２の積層膜３２ｂを積層形成す
る。

次に、第８図（ｂ）に示すように、前記第１と第２の積
層膜３２ａ，３２ｂとスペーサ用絶縁膜４０ａ，４０ｂ
とを、フォトリソグラフィ法により同一形状にパターニ
ングして、この各積層膜３２ａ，３２ｂと各スペーサ用
絶縁膜４０ａ．４０ｂを、前記２つのダイオード部積層
Ｗ　Ｂ　１１，Ｂｌ２の形成位置のみに残す。

次に、第８図（ｃ）に示すように、基板３１上にクロム
等の金属を減圧ＣＶＤ法により堆積させて、リード金属
層３６となる金属膜３６Ａを形成し、次いで同図に示す
ように、上記金属膜３６Ａの上に、液状の絶縁材を塗布
してこれを焼成することにより空隙埋め絶縁層３７を形
成する。

次に、第８図（ｄ）に示すように、上記絶縁層３７と金
属膜３６Ａをフォトリソグラフィ法によりリード金属層
３６とリード配線３６ａの形状にパターニングする。

次に、基板全体をエッチング液に浸漬して、第８図（ｅ
）に示すようにスペーサ用絶縁膜４０をエッチング除去
する。

次に、第８図（ｆ）に示すように、基板３１上と前紀各
積層膜３２ｇ．３２ｂの上下面および周側面に、各積層
膜３２ａ，３２ｂにわたって連続するキャパシタ絶縁膜
３８を減圧ＣＶＤ法により堆１形成し、次いでこのキャ
パシタ絶縁膜３８の外面全体に絶縁膜側電極３９を減圧
ＣＶＤ法により堆積形成して、第７図に示した薄膜ＭＩ
Ｓダイオードを完成する。

なお、上記絶縁膜側電極３９につながるリード配線３９
ａは、絶縁膜側電極３つを堆積形成するときに基板３１
上（キャパシタ絶縁膜３８の上）に堆積した金属膜をパ
ターニングして形成する。

すなわち、この薄膜ＭＩＳダイオードの製造方法は、絶
縁性基板３１上に、スペーサ用絶縁膜４０ａ，４０ｂと
、半導体側電極３３の下面と上面とに半導体層３４ａ，
３４ｂを積層した積層膜３２ａ，３２ｂとを交互に積層
形成し、この各積層膜３２ａ，３２ｂと各スペーサ用絶
縁膜４０ａ，４０ｂとを間一形状にパターニングした後
、前記基板３１上に各積層膜３２ａ，３２ｂおよび各ス
ペーサ用絶縁膜４０ａ，４０ｂの周側面を覆う金属膜３
６Ａを堆積させてこの金属膜３６Ａをパタニングするこ
とにより各積層膜３２ａ，３２ｂの半導体側電極３３の
周側面の一部に共通接続されたリード金属層３６を形成
し、次いで前記スペーサ用絶縁膜４０ａ，４０ｂを除去
した後、前記各積層膜３２ａ，３２ｂの上下面および周
側面に各積層ＩＡ３２ａ，３２ｂにわたって連続するキ
ャパシタ絶縁膜３８と絶縁膜側電極３９とを順次堆積さ
せて薄ｇＭＩｓダイオードを完或するものであり、この
製造方法によれば、上記第７図に示した薄膜ＭＩＳダイ
オードを製造することができる。

また、この製造方法でも、薄膜ＭＩＳダイオードを完或
するまでのパターニング工程数は、各積層膜３２ａ，３
２ｂおよび各スペーサ用絶縁膜４０ａ，４０ｂのパター
ニングと、リード金属層３６となる金属膜３６Ａのパタ
ーニングとの２回であり、また上記絶縁膜側電極３９に
つながるリード配線３９ａのパターニングを加えても、
全パターニング工程数は３回でよいから、第５図の薄１
１％Ｍ　Ｉ　Ｓダイオードを製造する場合と同様に、少
ないパターニング工程数で容易にかつ能率良く上記薄膜
ＭＩＳダイオードを製造することができる。

なお、上記実施例では、２つのダイオード部積層層Ｂｌ
ｌ，　　Ｂｌ２を横に並べて配置し、この２つのダイオ
ード部積層層Ｂｌｌ，　　Ｂｌ２の計８つのダイオード
部Ｄｌｌ〜Ｄ　Ｉ４，　　Ｄ　１１〜Ｄｌ４を並列に接
続して１つのダイオードとした薄膜ＭＩＳダイオードの
製造について説明したが、上記製造方法は、上記２つの
ダイオード部積層層Ｂｌｌ，Ｂ１２のいずれか一方のダ
イオード部ＤＩｌ〜Ｄｌ４だけ形成される薄膜ＭＩＳダ
イオードの製造にも適用することができる。ただし、こ
の場合は、」二１記空隙埋め絶縁層３７を形成する必要
はない。

また、この製遣方法は、第２の積層膜３２ｂの上に間隔
を存してさらに同様な積層膜を配置し、各積層膜の上下
面および周側面にキャパシタ絶縁膜を介して絶縁膜側電
極を形成してダイオード全体の容量をさらに大きくした
薄膜ＭＩＳダイオードの製造にも利用できるもので、そ
の場合は、第８図（ａ）の工程で積層した第２の積層膜
３２ｂの上に、さらにスペーサ用絶縁膜と積層膜を積層
し、以下、上記実施例と同様にして、薄膜ＭＩＳダイオ
ードを完成すればよい。

なお、上記第１図，第３図，第５図．第７図に示した各
実施例の薄膜ＭＩＳダイオードは、Ｍ工Ｓキャバシタン
スセルを構成するＭＩＳダイオードとしてだけでなく、
キャパシタ絶縁膜１３ａ，１３ｂ，２３ａ，２３ｂ，３
８を電荷蓄積機能をもつ絶縁膜としてダイオードにメモ
リ機能をもたせれば、高集積度の薄膜ＥＥＦＲＯＭを構
成することもできる。

〔発明の効果〕

請求項１の薄ｆｉＭＩｓダイオードによれば、その容量
を、ダイオード２個分の容量とすることができるし、ま
た２つのダイオード部は１つのダイオード部の面積内に
形成することができるから、素子面積に対して容屋を大
きくεることができる。

また、請求項２の薄膜ＭＩＳダイオードの製造方法によ
れば、上記請求項１の薄膜ＭＩＳダイオードを製造する
ことができる。

請求項３のｌ！ｉＨＭ　Ｉ　Ｓダイオードによれば、素
子面積に対する容量を、上記請求項１の薄膜ＭＩＳダイ
オードよりもさらに大きくすることができる。

また、請求項４の薄膜ＭＩＳダイオードの製造方法によ
れば、上記請求項３の薄膜ＭＩＳダイオードを製造する
ことができる。

請求項４の薄膜ＭＩＳダイオードによれば、その容量を
、ダイオード２個分の容量とすることができるし、また
２つのダイオード部は１つのダイオード部の面積内に形
成することができるから、素子面積に対して容量を大き
くとることができる．また、請求項６の薄膜ＭＩＳダイ
オードの製造方法によれば、上記請求項５の薄膜ＭＩＳ
ダイオードを、少ないパターニング工程数で容易にーか
つ能率良く製造することができる。

請求項７の薄膜ＭＩＳダイオードによれば、素子面積に
対する容量を、上記請求項５の薄膜ＭＩＳダイオードよ
りもさらに大きくすることができる。

また、請求項８の薄膜ＭＩＳダイオードの製造方法によ
れば、上記請求項７の薄ｆｉＭ　Ｉ　Ｓダイオードを、
少ないパターニング工程数で容易にかつ能率良く製造す
ることができる。

【図面の簡単な説明】

第１図は第１の発明の一実施例を示す薄膜ＭＩＳダイオ
ードの断面図、第２図＋會←一肇中せ→〒十は第２の発
明の一実施例を示す薄膜ＭＩＳダイオードの製造工程図
、第３図は第３の発明の一実施例を示す薄膜ＭＩＳダイ
オードの断面図、第４図　　　　　　　　　　は第４の
発明の一実施例を示す薄膜ＭＩＳダイオードの製造工程
図、第５図は第５の発明の一実施例を示す薄膜Ｍ！Ｓダ
イオードの断面図、第６図奉幹工＝峯今懺→峠今は第６
の発明の一実施例を示す薄膜ＭＩＳダイオードの製造工
程図、第７図は第７の発明の一実施例を示す薄膜ＭＩＳ
ダイオードの断面図、第８図　　　　　　　　　　は第
８の発明の一実施例を示す薄膜ＭＩＳダイオードの製造
工程図、第９図は従来の薄膜ＭＩＳダイオードの断面図
である。 １１・・・基板、ＤＩ　，Ｄ２，Ｄａ，Ｄ４・・・ダイ
オード部、１２ａ．１２ｂ，２２ｂ・・・絶縁膜側電極
、１　３　ａ　，　　１　３　ｂ　，　　２　３　ａ　
，　　２　３　ｂ−・・キャパシタ絶縁膜、１４ａ．１
４ｂ．２４ａ．２４ｂ−・・半導体層、１　５ａ，１　
５ｂ，２４ｇ，２５ｂ−・・オーミックコンタクト用半
導体層、１６．２６・・・半導体側電極、３１・・・基
板、Ｂｌ，Ｂ２．Ｂｌｌ，Ｂｌ２・・・ダイオード部積
層層、Ｄｌｌ，　Ｄ１２，　Ｄ１３，　Ｄｌ４・・・ダ
イオード部、３２，３２ａ，３２ｂ−・・積層膜、３３
・・・半導体側電極、３４ａ．３４ｂ・・・半導体層、
３５ａ，３５ｂ・・・オーミックコンタクト用半導体層
、３６・・・リード金属層、３７・・・空隙埋め絶縁層
、３８・・・キャパシタ絶縁膜、 ３ ９・・・絶縁膜側電極、 ４　０， ４　０　ａ， ４ ０ｂ・・・スペーサ用絶縁膜。

Claims (8)

【特許請求の範囲】
1. （１）絶縁性基板上に、下部絶縁膜側電極と下部キャパ
   シタ絶縁膜と下部半導体層と半導体側電極と上部半導体
   層と上部キャパシタ絶縁膜と上部絶縁膜側電極とを積層
   し、かつ前記上部絶縁膜側電極と下部絶縁膜側電極とを
   前記上部キャパシタ絶縁膜および下部キャパシタ絶縁膜
   に設けたコンタクト孔において接続したことを特徴とす
   る薄膜ＭＩＳダイオード。
2. （２）絶縁性基板上に下部絶縁膜側電極を形成する工程
   と、 この下部絶縁膜側電極の上に下部キャパシタ絶縁膜を形
   成した後、この下部キャパシタ絶縁膜の上に、下部半導
   体層と半導体側電極と上部半導体層とを順次堆積させ、
   これら堆積膜を同一形状にパターニングする工程と、 前記上部半導体層の上に上部キャパシタ絶縁膜を形成す
   る工程と、 前記上部キャパシタ絶縁膜および下部キャパシタ絶縁膜
   にコンタクト孔を形成する工程と、前記上部キャパシタ
   絶縁膜上および前記コンタクト孔内に上部絶縁膜側電極
   を形成する工程と、からなることを特徴とする薄膜ＭＩ
   Ｓダイオードの製造方法。
3. （３）絶縁性基板上に、下部絶縁膜側電極と下部キャパ
   シタ絶縁膜と下部半導体層と半導体側電極と上部半導体
   層と上部キャパシタ絶縁膜と上部絶縁膜側電極とを積層
   した第１の積層層を形成し、この第１の積層層の上に、
   下部キャパシタ絶縁膜と下部半導体層と半導体側電極と
   上部半導体層と上部キャパシタ絶縁膜と上部絶縁膜側電
   極とを積層した第２の積層層を少なくとも１層以上積層
   するとともに、最上層の積層層を除く積層層の上部絶縁
   膜側電極は、その上の積層層の下部絶縁膜側電極を兼ね
   る共用電極とし、かつ全ての積層層の各絶縁膜側電極を
   その間に設けたコンタクト孔において共通接続し、前記
   全ての積層層の各半導体側電極をその間に設けたコンタ
   クト孔において共通接続したことを特徴とする薄膜ＭＩ
   Ｓダイオード。
4. （４）絶縁性基板上に下部絶縁膜側電極を形成する第１
   の工程と、 この下部絶縁膜側電極の上に下部キャパシタ絶縁膜を形
   成した後、この下部絶縁膜の上に、下部半導体層と半導
   体側電極と上部半導体層とを順次堆積させ、これら堆積
   膜を同一形状にパターニングする第２の工程と、 前記上部半導体層の上に上部キャパシタ絶縁膜を形成す
   る第３の工程と、 前記上部キャパシタ絶縁膜および下部キャパシタ絶縁膜
   にコンタクト孔を形成する第４の工程と、前記上部キャ
   パシタ絶縁膜上および前記コンタクト孔内に上部絶縁膜
   側電極を形成する第５の工程と、 この後前記第２〜第５の工程を少なくとも１回以上繰返
   す工程と、 前記第２の工程により形成された全ての各絶縁膜側電極
   の間にコンタクト孔を設け、コンタクト孔内にコンタク
   ト金属を堆積させて前記各絶縁膜側電極を共通接続する
   工程と、 からなることを特徴とする薄膜ＭＩＳダイオードの製造
   方法。
5. （５）絶縁性基板の上方に、前記基板と平行な半導体側
   電極とこの半導体側電極の下面と上面とに積層した下部
   半導体層と上部半導体層とからなる積層膜を配置し、こ
   の積層膜の前記半導体側電極の周側面の一部を、前記基
   板上に形成した上方に立上がるリード金属膜の側面に接
   続するとともに、前記積層膜の上下面および周側面に、
   キャパシタ絶縁膜を介して絶縁膜側電極を形成したこと
   を特徴とする薄膜ＭＩＳダイオード。
6. （６）絶縁性基板上にスペーサ用絶縁膜を形成し、この
   スペーサ用絶縁膜の上に、半導体側電極の下面と上面と
   に下部半導体層と上部半導体層とを積層した積層膜を形
   成した後、前記積層膜とスペーサ用絶縁膜とを同一形状
   にパターニングする工程と、 この後、前記基板上に前記積層膜およびスペーサ用絶縁
   膜の周側面を覆う金属膜を堆積させ、この金属膜をパタ
   ーニングして前記積層膜の半導体側電極の周側面の一部
   に接続されたリード金属層を形成する工程と、 前記リード金属層を形成した後、前記スペーサ用絶縁膜
   を除去する工程と、 この後前記積層膜の上下面および周側面にキャパシタ絶
   縁膜と絶縁膜側電極とを順次堆積させる工程と、 からなることを特徴とする薄膜ＭＩＳダイオードの製造
   方法。
7. （７）絶縁性基板の上方に、前記基板と平行な半導体側
   電極とこの半導体側電極の下面と上面とに積層した下部
   半導体層と上部半導体層とからなる積層膜を、少なくと
   も２層以上上下に間隔を存して配置し、この各積層膜の
   前記半導体側電極の周側面の一部を、前記基板上に形成
   した上方に立上がるリード金属膜の側面に共通接続する
   とともに、前記各積層膜の上下面および周側面に、キャ
   パシタ絶縁膜を介して、前記各積層膜にわたって連続す
   る絶縁膜側電極を形成したことを特徴とする薄膜ＭＩＳ
   ダイオード。
8. （８）絶縁性基板上に、スペーサ用絶縁膜と、半導体側
   電極の下面と上面とに下部半導体層と上部半導体層とを
   積層した積層膜とを、少なくとも２層以上交互に積層形
   成した後、この各積層膜と各スペーサ用絶縁膜とを同一
   形状にパターニングする工程と、 この後、前記基板上に前記各積層膜および各スペーサ用
   絶縁膜の周側面を覆う金属膜を堆積させ、この金属膜を
   パターニングして前記各積層膜の半導体側電極の周側面
   の一部に共通接続されたリード金属層を形成する工程と
   、 前記リード金属層を形成した後、前記スペーサ用絶縁膜
   を除去する工程と、 この後前記各積層膜の上下面および周側面に、各積層膜
   にわたって連続するキャパシタ絶縁膜と絶縁膜側電極と
   を順次堆積させる工程と、 からなることを特徴とする薄膜ＭＩＳダイオードの製造
   方法。