CN116471846A - 三维存储器及其制造方法 - Google Patents
三维存储器及其制造方法 Download PDFInfo
- Publication number
- CN116471846A CN116471846A CN202310639150.6A CN202310639150A CN116471846A CN 116471846 A CN116471846 A CN 116471846A CN 202310639150 A CN202310639150 A CN 202310639150A CN 116471846 A CN116471846 A CN 116471846A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- connection structure
- memory
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 105
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000003860 storage Methods 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims description 77
- 229910052751 metal Inorganic materials 0.000 claims description 77
- 239000000463 material Substances 0.000 claims description 25
- 239000007772 electrode material Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 239000003989 dielectric material Substances 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 239000012782 phase change material Substances 0.000 claims description 3
- 239000011232 storage material Substances 0.000 claims 2
- 230000010287 polarization Effects 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 176
- 230000008569 process Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 230000007334 memory performance Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/10—Phase change RAM [PCRAM, PRAM] devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Semiconductor Memories (AREA)
Abstract
本申请提供了一种三维存储器及其制造方法。本申请通过回刻蚀第一介质层形成部分暴露的第一连接结构，并形成包覆部分暴露的第一连接结构的三维立体结构的存储单元，增加器件极化面积，可以在占用相同平面面积的基础上，增大存储层及电极层的有效面积，从而提高极化电荷量，优化提升器件运行效率及可靠性。
Description
技术领域
本申请涉及半导体制造领域，尤其涉及一种三维存储器及其制造方法。
背景技术
铁电存储器(FeRAM)是在后道制程(BEOL)中集成存储单元(Cell)的器件，其为存储单元插入相邻两金属层之间的构造。铁电存储器的存储性能与存储单元中存储层及电极层的有效面积成正比。
传统的二维(2D)铁电存储器由上、下电极层及中间的铁电材料存储层组成，上、下电极层及铁电材料存储层均采用原子层沉积(Atomic Layer Deposition，简称ALD)方式逐层沉积生长。但是，随着半导体制程微缩，使传统的二维铁电存储器的面积随之变小，进一步导致存储层及电极层的有效面积减小，从而影响存储器的存储性能。
发明内容
本申请所要解决的技术问题是提供一种三维存储器及其制造方法，在占用相同平面面积的基础上，通过三维立体结构增加器件极化面积，从而提高极化电荷量，优化提升器件运行效率及可靠性。
为了解决上述问题，本申请提供了一种三维存储器的制造方法，所述方法包括如下步骤：提供一基底，所述基底包括第一介质层、形成于所述第一介质层内的至少一第一金属结构、以及形成于所述第一金属结构之上并与所述第一金属结构一对一相接触的第一连接结构；回刻蚀所述第一介质层，以部分暴露所述第一连接结构；形成包覆暴露的所述第一连接结构并部分覆盖所述第一介质层的至少一存储单元；形成覆盖所述第一介质层以及所有所述存储单元的第二介质层，并于所述第二介质层内形成与所述存储单元一对一相接触的第二连接结构；以及于所述第二介质层的表面形成与所述第二连接结构一对一相接触的第二金属结构。
在一些实施例中，所述第一连接结构在相应的第一金属结构上的正投影为圆形，包覆该第一连接结构的存储单元在该第一金属结构上的正投影为包围所述圆形的圆环形。
为了解决上述问题，本申请还提供了一种三维存储器，包括：第一介质层，所述第一介质层内形成有至少一第一金属结构；第一连接结构，形成于所述第一介质层内的所述第一金属结构之上并与所述第一金属结构一对一相接触，所述第一连接结构部分暴露于所述第一介质层的表面；至少一存储单元，所述存储单元包覆暴露的所述第一连接结构并部分覆盖所述第一介质层；第二连接结构，形成于覆盖所述第一介质层以及所有所述存储单元的第二介质层内、并与所述存储单元一对一相接触；第二金属结构，形成于所述第二介质层的表面并与所述第二连接结构一对一相接触。
在一些实施例中，所述存储单元包括形状一致的第一电极层、存储层及第二电极层，所述第一电极层包覆暴露的所述第一连接结构。
上述技术方案，通过回刻蚀第一介质层以部分暴露第一连接结构，并形成包覆部分暴露的第一连接结构的三维立体结构的存储单元，增加器件极化面积，可以在占用相同平面面积的基础上，增大存储层及电极层的有效面积，从而提高极化电荷量，优化提升器件运行效率及可靠性。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请的实施例中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中存储器制造方法的步骤示意图；
图2A～图2D为现有技术中存储器制造方法主要步骤形成的器件结构示意图；
图3为本申请一实施例中三维存储器制造方法的步骤示意图；
图4A～图8为本申请一实施例中三维存储器制造方法主要步骤形成的器件结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
请一并参阅图1～图2D，其中，图1为现有技术中存储器制造方法的步骤示意图，图2A～图2D为现有技术中存储器制造方法主要步骤形成的器件结构示意图。
如图1所示，现有技术中三维存储器制造方法包括如下步骤：步骤S11，提供一基底，所述基底包括第一介质层、形成于所述第一介质层内的第一金属结构、以及形成于所述第一金属结构之上并与所述第一金属结构相接触的第一连接结构；S12、于一所述第一连接结构之上形成覆盖所述第一连接结构并部分覆盖所述第一介质层的存储单元，所述第一介质层的表面以及所述存储单元的表面形成有保护层；S13、形成覆盖所述保护层的第二介质层、并于所述第二介质层内形成与所述第一连接结构相对应的第二连接结构，其中一所述第二连接结构与所述存储单元相接触；以及S14、于所述第二介质层的表面形成与所述第二连接结构相接触的第二金属结构。
请参阅步骤S11及图2A，提供一基底，所述基底包括第一介质层21、形成于所述第一介质层21内的第一金属结构22、以及形成于所述第一金属结构22之上并与所述第一金属结构22相接触的第一连接结构23。
请参阅步骤S12及图2B，于一所述第一连接结构23之上形成覆盖所述第一连接结构23并部分覆盖所述第一介质层21的存储单元24，所述第一介质层21的表面以及所述存储单元24的表面形成有保护层29。
请参阅步骤S13及图2C，形成覆盖所述保护层29的第二介质层25、并于所述第二介质层25内形成与所述第一连接结构23相对应的第二连接结构26，其中一所述第二连接结构26与所述存储单元24相接触。
请参阅步骤S14及图2D，于所述第二介质层25的表面形成与所述第二连接结构26相接触的第二金属结构27。
由图2D可以看出，存储单元24由下电极层241、中间的存储层242以及上电极层243组成，其存储性能与存储层及电极层的有效面积成正比。但是，随着半导体制程微缩，使存储层及电极层的面积随之变小，导致存储层及电极层的有效面积减小，从而影响存储器的存储性能。
为了解决现有技术中随着半导体制程微缩，使存储层及电极层的面积随之变小，导致存储层及电极层的有效面积减小，从而影响存储器的存储性能的问题，本申请提供了一种三维存储器及其制造方法，通过三维(3D)立体结构增加器件极化面积，可以在占用相同平面面积的基础上，增大存储层及电极层的有效面积，从而提高极化电荷量，优化提升器件运行效率及可靠性。
本申请一实施例提供了一种三维存储器的制造方法。
请一并参阅图3～图8，其中，图3为本申请一实施例中三维存储器制造方法的步骤示意图，图4A～图8为本申请一实施例中三维存储器制造方法主要步骤形成的器件结构示意图，其中，图6C为沿图6B中A-A’线的剖视图。
如图3所示，本实施例所述三维存储器的制造方法包括如下步骤：S31、提供一基底，所述基底包括第一介质层、形成于所述第一介质层内的至少一第一金属结构、以及形成于所述第一金属结构之上并与所述第一金属结构一对一相接触的第一连接结构；S32、回刻蚀所述第一介质层，以部分暴露所述第一连接结构；S33、形成包覆暴露的所述第一连接结构并部分覆盖所述第一介质层的至少一存储单元；S34、形成覆盖所述第一介质层以及所有所述存储单元的第二介质层、并于所述第二介质层内形成与所述存储单元一对一相接触的第二连接结构；以及S35、于所述第二介质层的表面形成与所述第二连接结构一对一相接触的第二金属结构。
请参阅步骤S31及图4E，提供一基底，所述基底包括第一介质层41、形成于所述第一介质层41内的至少一第一金属结构42、以及形成于所述第一金属结构42之上并与所述第一金属结构42一对一相接触的第一连接结构43。
在本实施例中，所述提供一基底的步骤进一步包括：1)提供一初始介质层410，所述初始介质层410之上形成有第一金属层420，如图4A所示；在本实施例中所述初始介质层410内还形成有初始连接结构401，后续形成的所述第一金属结构42与所述初始连接结构401一对一相接触。2)图案化所述第一金属层420，形成至少一所述第一金属结构42，如图4B所示；图4B中示意出了3个第一金属结构42，在其它实施例中，所述第一金属结构42也可以为1个、2个或3个以上。3)于所述初始介质层410以及所有所述第一金属结构42上沉积介质材料层，所沉积的介质材料层与所述初始介质层410构成所述第一介质层41，如图4C所示；所沉积的介质材料层与所述初始介质层410的材料相同，均为氧化物(OX)材料，例如均为氧化硅(SiO)。4)于所述第一介质层41内形成暴露部分所述第一金属结构42的第一通孔419，如图4D所示。5)沉积金属材料并平坦化，以于所述第一通孔419内形成所述第一连接结构43，所述第一连接结构43的顶部与所述第一介质层41的顶部基本齐平，如图4E所示。所述平坦化可以采用化学机械研磨(CMP)工艺实现。所述初始连接结构401与所述第一连接结构43的材料可以均为金属钨。
请参阅步骤S32及图5，回刻蚀所述第一介质层41，以部分暴露所述第一连接结构43。在本实施例中，回刻蚀前的第一介质层41的膜层厚度大于预设阈值(比现有技术中的第一介质层21的膜层厚度大)，回刻蚀后的第一介质层41的膜层厚度基本等于预设阈值(基本等于现有技术中的第一介质层21的膜层厚度)。从而可以在回刻蚀前的第一介质层41内形成具有较高高度的所述第一连接结构43，以使得回刻蚀所述第一介质层41后，可以有部分所述第一连接结构43暴露于回刻蚀后的所述第一介质层41的表面、部分所述第一连接结构43仍位于回刻蚀后的所述第一介质层41内。
请参阅步骤S33及图6B，形成包覆暴露的所述第一连接结构43并部分覆盖所述第一介质层41的至少一存储单元44。
在本实施例中，所述步骤S33进一步包括：1)于所述第一介质层41的表面以及暴露的所述第一连接结构43的表面依次形成第一电极材料层4410、存储材料层4420及第二电极材料层4430，如图6A所示；2)图案化所述第二电极材料层4430、存储材料层4420及第一电极材料层4410，形成第二电极层443、存储层442及第一电极层441，所述第二电极层443、存储层442及第一电极层441构成所述存储单元44，所述第一电极层441包覆暴露的所述第一连接结构43，如图6B所示。
在一些实施例中，第一电极材料层4410、存储材料层4420及第二电极材料层4430采用原子层沉积(Atomic Layer Deposition，简称ALD)方式逐层沉积生长。
在一些实施例中，所述第一电极材料层4410及第二电极材料层4430均为氮化钛(TiN)材料层，所述存储材料层4420为铁电材料层或相变材料层。
在本实施例中，所述存储单元44的第一电极层441、存储层442及第二电极层443形状一致；所述第一电极层441包覆暴露的所述第一连接结构43。
在本实施例中，形成有多个间隔分布的所述存储单元44。相邻的所述存储单元44之间通过后续形成的第二介质层45分隔开。
如图6C所示，在本实施例中，所述第一连接结构43在相应的第一金属结构42上的正投影为圆形，包覆该第一连接结构43的存储单元44在该第一金属结构42上的正投影为包围所述圆形的圆环形。所述圆环形自位于内层的第一连接结构43向外，依次为第一电极层441、存储层442及第二电极层443。
请参阅步骤S34及图7A、图7B，形成覆盖所述第一介质层41以及所有所述存储单元44的第二介质层45(如图7A所示)，并于所述第二介质层45内形成与所述存储单元44一对一相接触的第二连接结构46(如图7B所示)。具体的，可以采用掩膜版并以所述存储单元44的第二电极层443为刻蚀停止层，对所述第二介质层45进行刻蚀，形成暴露所述存储单元44的第二电极层443的部分表面的通孔；沉积金属材料并平坦化，以于该通孔内形成所述第二连接结构46；其中，所述第二连接结构46的顶部与所述第二介质层45的顶部基本齐平，如图7B所示。所述平坦化可以采用化学机械研磨(CMP)工艺实现。所述第二连接结构46的材料可以为金属钨。所述第二介质层45可以为氧化物层，例如氧化硅层。
请参阅步骤S35及图8，于所述第二介质层45的表面形成与所述第二连接结构46一对一相接触的第二金属结构47。具体的，可以通过在所述第二介质层45的表面形成覆盖所述第二介质层45以及所述第二连接结构46的第二金属层并图案化，从而形成所述第二金属结构47。所述第二金属结构47与所述第一金属结构42成对设置。
在本实施例中，与同一所述存储单元44相接触的第二连接结构46与第一连接结构43，在该存储单元44上的正投影基本重合。也即，第二连接结构46、第一连接结构43与相应存储单元44的接触面积基本相同。
基于同一发明构思，本申请还提供了一种三维存储器。
请参阅图8，其为本申请一实施例中三维存储器的器件结构示意图。如图8所示，本实施例三维存储器包括：第一介质层41、第一金属结构42、第一连接结构43、存储单元44、第二介质层45、第二连接结构46以及第二金属结构47。
具体的，所述第一介质层41内形成有至少一第一金属结构42。在本实施例中所述第一介质层41内还形成有初始连接结构401，所述第一金属结构42与所述初始连接结构401一对一相接触。所述第一介质层41可以由包覆所述初始连接结构401的初始介质层410(示于图4A中)与包覆所述第一金属结构42以及第一连接结构43的介质材料层共同组成。图中示意出了3个第一金属结构42，在其它实施例中，所述第一金属结构42也可以为1个、2个或3个以上。所述第一介质层41的材料为氧化物(OX)材料，例如氧化硅(SiO)。
具体的，所述第一连接结构43形成于所述第一介质层41内的所述第一金属结构42之上并与所述第一金属结构42一对一相接触，所述第一连接结构43部分暴露于所述第一介质层41的表面。所述初始连接结构401与所述第一连接结构43的材料可以均为金属钨。
具体的，所述存储单元44包覆暴露的所述第一连接结构43并部分覆盖所述第一介质层41。
在本实施例中，形成有多个间隔分布的所述存储单元44。相邻的所述存储单元44之间通过第二介质层45分隔开。
在本实施例中，所述存储单元44包括形状一致的第一电极层441、存储层442及第二电极层443；所述第一电极层441包覆暴露的所述第一连接结构43。
在一些实施例中，所述第一电极层441及第二电极层443的材料相同，均为氮化钛(TiN)材料，所述存储层442的材料为铁电材料或相变材料。
在本实施例中，所述第一连接结构43在相应的第一金属结构42上的正投影为圆形，包覆该第一连接结构43的存储单元44在该第一金属结构42上的正投影为包围所述圆形的圆环形，如图6C所示。所述圆环形自位于内层的第一连接结构43向外，依次为第一电极层441、存储层442及第二电极层443。
具体的，所述第二连接结构46形成于覆盖所述第一介质层41以及所有所述存储单元44的第二介质层45内、并与所述存储单元44一对一相接触。所述第二连接结构46的材料可以为金属钨。所述第二介质层45可以为氧化物层，例如氧化硅层。
具体的，所述第二金属结构47形成于所述第二介质层45的表面、并与所述第二连接结构46一对一相接触。所述第二金属结构47与所述第一金属结构42成对设置。
上述实施例，通过回刻蚀第一介质层以部分暴露第一连接结构，并形成包覆部分暴露的第一连接结构的三维立体结构的存储单元，增加器件极化面积，可以在占用相同平面面积的基础上，增大存储层及电极层的有效面积，从而提高极化电荷量，优化提升器件运行效率及可靠性。
需要说明的是，在本文中，诸如“第一”和“第二”之类的关系术语仅仅用来将一个实体或者操作与另一个实体或者操作区分开来，而不一定要求或者暗示这些实体或者操作之间存在任何这种实际的关系或顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，有语句“还包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本申请的优选实施方式，并非用于限定本申请的保护范围。应当指出，对于本技术领域的普通技术人员，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。
Claims (10)
1.一种三维存储器的制造方法，其特征在于，所述方法包括如下步骤：
提供一基底，所述基底包括第一介质层、形成于所述第一介质层内的至少一第一金属结构、以及形成于所述第一金属结构之上并与所述第一金属结构一对一相接触的第一连接结构；
回刻蚀所述第一介质层，以部分暴露所述第一连接结构；
形成包覆暴露的所述第一连接结构并部分覆盖所述第一介质层的至少一存储单元；
形成覆盖所述第一介质层以及所有所述存储单元的第二介质层，并于所述第二介质层内形成与所述存储单元一对一相接触的第二连接结构；以及
于所述第二介质层的表面形成与所述第二连接结构一对一相接触的第二金属结构。
2.根据权利要求1所述的方法，其特征在于，所述提供一基底的步骤进一步包括：
提供一初始介质层，所述初始介质层之上形成有第一金属层；
图案化所述第一金属层，形成至少一所述第一金属结构；
于所述初始介质层以及所有所述第一金属结构上沉积介质材料层，所沉积的介质材料层与所述初始介质层构成所述第一介质层；
于所述第一介质层内形成暴露部分所述第一金属结构的第一通孔；
沉积金属材料并平坦化，以于所述第一通孔内形成所述第一连接结构，所述第一连接结构的顶部与所述第一介质层的顶部基本齐平。
3.根据权利要求1所述的方法，其特征在于，所述形成包覆暴露的所述第一连接结构并部分覆盖所述第一介质层的至少一存储单元的步骤进一步包括：
于所述第一介质层的表面以及暴露的所述第一连接结构的表面依次形成第一电极材料层、存储材料层及第二电极材料层；
图案化所述第二电极材料层、存储材料层及第一电极材料层，形成第二电极层、存储层及第一电极层，所述第二电极层、存储层及第一电极层构成所述存储单元，所述第一电极层包覆暴露的所述第一连接结构。
4.根据权利要求3所述的方法，其特征在于，所述第一电极材料层及第二电极材料层均为氮化钛材料层，所述存储材料层为铁电材料层或相变材料层，所述第一介质层与所述第二介质层均为氧化物层，所有连接结构的材料均为金属钨。
5.根据权利要求1所述的方法，其特征在于，与同一所述存储单元相接触的第二连接结构与第一连接结构在该存储单元上的正投影基本重合。
6.根据权利要求1所述的方法，其特征在于，所述第一连接结构在相应的第一金属结构上的正投影为圆形，包覆该第一连接结构的存储单元在该第一金属结构上的正投影为包围所述圆形的圆环形。
7.一种三维存储器，其特征在于，包括：
第一介质层，所述第一介质层内形成有至少一第一金属结构；
第一连接结构，形成于所述第一介质层内的所述第一金属结构之上并与所述第一金属结构一对一相接触，所述第一连接结构部分暴露于所述第一介质层的表面；
至少一存储单元，所述存储单元包覆暴露的所述第一连接结构并部分覆盖所述第一介质层；
第二连接结构，形成于覆盖所述第一介质层以及所有所述存储单元的第二介质层内、并与所述存储单元一对一相接触；
第二金属结构，形成于所述第二介质层的表面并与所述第二连接结构一对一相接触。
8.根据权利要求7所述的三维存储器，其特征在于，所述三维存储器包括多个间隔分布的所述存储单元。
9.根据权利要求7所述的三维存储器，其特征在于，所述存储单元包括形状一致的第一电极层、存储层及第二电极层，所述第一电极层包覆暴露的所述第一连接结构。
10.根据权利要求7所述的三维存储器，其特征在于，所述第一连接结构在相应的第一金属结构上的正投影为圆形，包覆该第一连接结构的存储单元在该第一金属结构上的正投影为包围所述圆形的圆环形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310639150.6A CN116471846A (zh) | 2023-05-31 | 2023-05-31 | 三维存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310639150.6A CN116471846A (zh) | 2023-05-31 | 2023-05-31 | 三维存储器及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116471846A true CN116471846A (zh) | 2023-07-21 |
Family
ID=87173931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310639150.6A Pending CN116471846A (zh) | 2023-05-31 | 2023-05-31 | 三维存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116471846A (zh) |
-
2023
- 2023-05-31 CN CN202310639150.6A patent/CN116471846A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220013518A1 (en) | Three-dimensional memory device having support-die-assisted source power distribution and method of making thereof | |
| US10515907B2 (en) | Three-dimensional memory device containing hydrogen diffusion blocking structures and method of making the same | |
| US10515897B2 (en) | Three-dimensional memory device containing hydrogen diffusion blocking structures and method of making the same | |
| CN111739792B (zh) | 键合存储器件及其制造方法 | |
| US8264022B2 (en) | Semiconductor device including contact plug and associated methods | |
| US20060040454A1 (en) | Semiconductor devices having DRAM cells and methods of fabricating the same | |
| US11296147B2 (en) | Method for manufacturing memory device having spacer | |
| US5998258A (en) | Method of forming a semiconductor device having a stacked capacitor structure | |
| US20060183252A1 (en) | Ferroelectric memory devices | |
| EP1237194A2 (en) | Ferroelectric memory device and method for fabricating the same | |
| US10373866B1 (en) | Method of forming metal insulator metal capacitor with extended capacitor plates | |
| CN112670296A (zh) | 三维存储器结构及其制备方法 | |
| JP3964206B2 (ja) | バリア構造を有するコンデンサ電極の製造方法 | |
| CN116471846A (zh) | 三维存储器及其制造方法 | |
| JP3654898B2 (ja) | 半導体メモリデバイスの製造方法 | |
| CN108123035B (zh) | 相变化记忆体 | |
| JP2007317742A (ja) | 半導体装置およびその製造方法 | |
| JP2004134692A (ja) | 半導体メモリ装置およびその製造方法 | |
| JP3082722B2 (ja) | 半導体装置およびその製造方法 | |
| CN111373533B (zh) | 含有氢扩散阻挡结构的三维存储器装置及其制造方法 | |
| US20040152259A1 (en) | Thin film capacitor and fabrication method thereof | |
| CN117412605B (zh) | 沟槽式半导体存储器件及其制备方法 | |
| CN116247043A (zh) | 存储器及其制造方法 | |
| KR100640566B1 (ko) | 더블 패드층을 구비하는 반도체 소자 및 그 제조 방법 | |
| US20240074336A1 (en) | Self-aligned patterned projection liner for sidewall electrode pcm |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |