JPH03167878A - 対熱保護されたスイッチングデバイス - Google Patents
対熱保護されたスイッチングデバイスInfo
- Publication number
- JPH03167878A JPH03167878A JP2312970A JP31297090A JPH03167878A JP H03167878 A JPH03167878 A JP H03167878A JP 2312970 A JP2312970 A JP 2312970A JP 31297090 A JP31297090 A JP 31297090A JP H03167878 A JPH03167878 A JP H03167878A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- chip
- transistor
- circuit
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010438 heat treatment Methods 0.000 title 1
- 230000008878 coupling Effects 0.000 claims description 9
- 238000010168 coupling process Methods 0.000 claims description 9
- 238000005859 coupling reaction Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 23
- 239000002184 metal Substances 0.000 abstract description 23
- 239000000758 substrate Substances 0.000 abstract description 9
- 239000000919 ceramic Substances 0.000 abstract description 2
- 230000036632 reaction speed Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 14
- 230000001052 transient effect Effects 0.000 description 13
- 230000001419 dependent effect Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 241001289717 Hypolimnas Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000004071 soot Substances 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H5/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection
- H02H5/04—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature
- H02H5/044—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature using a semiconductor device to sense the temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
- H01L2924/13034—Silicon Controlled Rectifier [SCR]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、一般に集積回路の温度制御回路に関し、より
詳細にはパワートランジスタの温度制御回路に関するも
のである。
詳細にはパワートランジスタの温度制御回路に関するも
のである。
バイボーラおよびＭＯＳＦＥＴ等のパワートランジスタ
はきわめてよく知られるところである。
はきわめてよく知られるところである。
パワートランジスタは、負荷に供給される大電流を制御
する目的で使われる。バイボーラおよびＭＯＳＦＥＴの
パワートランジスタは制御電極、ベースまたはゲートを
有する。これらはトランジスタを流れる電流を制御し、
トランジスタをオンまたはオフの状態に切り替える。パ
ワートランジスタは、通常摂氏１００度から１７０度と
いう高い温度で動作するという点で、一般的な集積回路
とは異なっている。またそのためにそれが封入されてい
るパッケージを通して大きな熱量を放出しなければなら
ない。
する目的で使われる。バイボーラおよびＭＯＳＦＥＴの
パワートランジスタは制御電極、ベースまたはゲートを
有する。これらはトランジスタを流れる電流を制御し、
トランジスタをオンまたはオフの状態に切り替える。パ
ワートランジスタは、通常摂氏１００度から１７０度と
いう高い温度で動作するという点で、一般的な集積回路
とは異なっている。またそのためにそれが封入されてい
るパッケージを通して大きな熱量を放出しなければなら
ない。
パワートランジスタと一般の集積回路の製造プロセスが
似かまっているにもかかわらず、通常それらの間に互換
性はない。パワートランジスタに制御機能を統合しよう
とする試みがなされてきたが、これらの試みは商業的に
は或功しなかった。
似かまっているにもかかわらず、通常それらの間に互換
性はない。パワートランジスタに制御機能を統合しよう
とする試みがなされてきたが、これらの試みは商業的に
は或功しなかった。
その失敗の原因は標準の集積回路プロセスとパワートラ
ンジスタプロセスとを組み合わせるための追加のコスト
によって、この二つを組み合わせた装置の製造コストが
、それぞれを単独で製造するよりも多くなってしまうこ
とであった。また全く異なった２つのプロセスを組み合
わせることによって、集積回路およびパワートランジス
タそれぞれの性能を犠牲にしなければならないという欠
点があった。このため、多くの場合電流制限や温度制限
の機能を実行させるための制御回路をパワートランジス
タの外部に追加することが不可欠であるとされていた。
ンジスタプロセスとを組み合わせるための追加のコスト
によって、この二つを組み合わせた装置の製造コストが
、それぞれを単独で製造するよりも多くなってしまうこ
とであった。また全く異なった２つのプロセスを組み合
わせることによって、集積回路およびパワートランジス
タそれぞれの性能を犠牲にしなければならないという欠
点があった。このため、多くの場合電流制限や温度制限
の機能を実行させるための制御回路をパワートランジス
タの外部に追加することが不可欠であるとされていた。
集積回路の動作は通常特定の動作温度範囲によって制限
されている。特にパワートランジスタにおいてはそれが
顕著であるが、それはすでにパワートランジスタが高い
温度で動作しているので、特に動作温度範囲の上限に対
して敏感であるためである。パワートランジスタが動作
温度限界を越えて動作させられた場合、たとえそれが過
渡的なものであっても、装置はしばしば破壊される。こ
のため所定の温度または限界電流量に達したときにパワ
ートランジスタを遮断できるようにして、装置を破壊か
ら保護することが長い間望まれてきた。しがしながら、
前述のようにそのような保護回路をパワートランジスタ
と同一のチップの中に集積化するのは困難であった。
されている。特にパワートランジスタにおいてはそれが
顕著であるが、それはすでにパワートランジスタが高い
温度で動作しているので、特に動作温度範囲の上限に対
して敏感であるためである。パワートランジスタが動作
温度限界を越えて動作させられた場合、たとえそれが過
渡的なものであっても、装置はしばしば破壊される。こ
のため所定の温度または限界電流量に達したときにパワ
ートランジスタを遮断できるようにして、装置を破壊か
ら保護することが長い間望まれてきた。しがしながら、
前述のようにそのような保護回路をパワートランジスタ
と同一のチップの中に集積化するのは困難であった。
保護回路の有効性は、パワーデバイスを危険にさらすよ
うな動作状態に対していがに迅速に応答できるかにかか
っている。保護回路は素早く応答しなければならず、同
時に素早く応答し過ぎて誤って回路を遮断してはならな
い。したがって単純に保護回路をより敏感にするだけで
は、通常は応答時間を改善することにはならない。なぜ
ならこれは保護回路の誤動作へとつながるからである。
うな動作状態に対していがに迅速に応答できるかにかか
っている。保護回路は素早く応答しなければならず、同
時に素早く応答し過ぎて誤って回路を遮断してはならな
い。したがって単純に保護回路をより敏感にするだけで
は、通常は応答時間を改善することにはならない。なぜ
ならこれは保護回路の誤動作へとつながるからである。
ここで必要なのは、パワーデバイスを危険にさらす状態
の大きさに比例した信号を素早く生成する手段である。
の大きさに比例した信号を素早く生成する手段である。
対温度保護信号の生成は特に困難であった。対温度保護
においては２つの要素がある。第１に、保護回路は応答
が起こるまで熱せられなければならない。第２に、保護
回路は熱抵抗の少ない結合手段によってパワートランジ
スタに結合されなければならない。応答時間を早くする
ためには、保護装置の熱容量を最小限に抑えなければな
らないし、保護装置をパワートランジスタの熱発生原の
すぐ近くに設置しなければいけない。もし保護回路がパ
ワーデバイスとは別のパッケージに配置された場合、パ
ワーデバイスと保護回路との間に熱結合手段が存在する
とすれば、２つの装置が共有の放熱器を有している場合
だけである。このような熱結合は伝搬速度が非常に遅く
、かなり粗雑な回路においてのみ有効である。その他の
方法としては保護回路とパワートランジスタとを同一の
パッケージ内に横並びに取付けることである。この方法
は２つの回路の間の物理的間隔をかなり減らすことにな
る。しかしながら、この方法は前記共有の放熱器の場合
と同様に、パワートランジスタチップから保護回路に熱
の情報が伝わる時間が、その熱によってパワートランジ
スタが破壊されるのに要する時間よりも長い、という難
点を抱えている。したがってこれらの方法は安定状態に
おける対温度保護には効果があるが、過渡的な温度に対
しては効果がない。
においては２つの要素がある。第１に、保護回路は応答
が起こるまで熱せられなければならない。第２に、保護
回路は熱抵抗の少ない結合手段によってパワートランジ
スタに結合されなければならない。応答時間を早くする
ためには、保護装置の熱容量を最小限に抑えなければな
らないし、保護装置をパワートランジスタの熱発生原の
すぐ近くに設置しなければいけない。もし保護回路がパ
ワーデバイスとは別のパッケージに配置された場合、パ
ワーデバイスと保護回路との間に熱結合手段が存在する
とすれば、２つの装置が共有の放熱器を有している場合
だけである。このような熱結合は伝搬速度が非常に遅く
、かなり粗雑な回路においてのみ有効である。その他の
方法としては保護回路とパワートランジスタとを同一の
パッケージ内に横並びに取付けることである。この方法
は２つの回路の間の物理的間隔をかなり減らすことにな
る。しかしながら、この方法は前記共有の放熱器の場合
と同様に、パワートランジスタチップから保護回路に熱
の情報が伝わる時間が、その熱によってパワートランジ
スタが破壊されるのに要する時間よりも長い、という難
点を抱えている。したがってこれらの方法は安定状態に
おける対温度保護には効果があるが、過渡的な温度に対
しては効果がない。
意外にも保護回路がパワートランジスタと同一のチップ
内に形或されても、上面の温度状態と上面の温度状態に
反応する保護回路との間の時間差は長すぎることもある
。これは反応信号を生成するためにはパワートランジス
タおよび保護回路の全体の熱質量が熱せられなければな
らないからである。しばしば全体の質量が保護回路を動
作させるのに十分なだけの温度になる前にパワーデバイ
スの一部が被破壊温度にまで達してしまう。よってこれ
までパワートランジスタを過渡的な温度状況変化から効
果的に保護するのは非常に困難であった。
内に形或されても、上面の温度状態と上面の温度状態に
反応する保護回路との間の時間差は長すぎることもある
。これは反応信号を生成するためにはパワートランジス
タおよび保護回路の全体の熱質量が熱せられなければな
らないからである。しばしば全体の質量が保護回路を動
作させるのに十分なだけの温度になる前にパワーデバイ
スの一部が被破壊温度にまで達してしまう。よってこれ
までパワートランジスタを過渡的な温度状況変化から効
果的に保護するのは非常に困難であった。
保護回路をパワートランジスタに結合するその他の方法
は保護回路の裏面をパワートランジスタの表面に合わせ
るようにして保護回路をパワートランジスタの上面に伝
導性ペーストを用いて取付ける方法であった。この方法
はさらに保護回路とパワートランジスタとの間の物理的
間隔を減少させ、保護回路がパワートランジスタの温度
に比較的素早く反応することが可能である。しかしなが
らこの方法でもまだ実際には完璧ではない。シリコンの
熱伝搬は比較的遅く、遮断信号が生成可能になる以前に
パワートランジスタおよび保護回路の全体の質量の温度
が上昇しなければならない。
は保護回路の裏面をパワートランジスタの表面に合わせ
るようにして保護回路をパワートランジスタの上面に伝
導性ペーストを用いて取付ける方法であった。この方法
はさらに保護回路とパワートランジスタとの間の物理的
間隔を減少させ、保護回路がパワートランジスタの温度
に比較的素早く反応することが可能である。しかしなが
らこの方法でもまだ実際には完璧ではない。シリコンの
熱伝搬は比較的遅く、遮断信号が生成可能になる以前に
パワートランジスタおよび保護回路の全体の質量の温度
が上昇しなければならない。
したがって上記のような形で保護回路がパワートランジ
スタの上面に直に取付けられている場合でも過渡的な温
度変化状況と保護回路の反応との間の時間差が長すぎる
ためにパワートランジスタを保護できない。
スタの上面に直に取付けられている場合でも過渡的な温
度変化状況と保護回路の反応との間の時間差が長すぎる
ためにパワートランジスタを保護できない。
したがって、本発明の目的は、効果的な対温度保護手段
を備えたパワートランジスタを提供することにある。
を備えたパワートランジスタを提供することにある。
本発明の他の目的は、温度状況に対してより反応時間が
速く対温度保護されたパワートランジスタを提供するこ
とにある。
速く対温度保護されたパワートランジスタを提供するこ
とにある。
本発明のさらに他の目的は、対温度保護手段を備え、さ
らにコスト的に見合ったパワートランジスタを提供する
ことにある。
らにコスト的に見合ったパワートランジスタを提供する
ことにある。
本発明のさらに他の目的は、在来の半導体製造プロセス
を用いて、対温度保護手段を備えたパワートランジスタ
を提供することにある。
を用いて、対温度保護手段を備えたパワートランジスタ
を提供することにある。
本発明のさらに他の目的は、対温度保護手段を備え、さ
らに過渡的な温度変化状況に対して改善された反応特性
を有するパワートランジスタを提供することにある。
らに過渡的な温度変化状況に対して改善された反応特性
を有するパワートランジスタを提供することにある。
上記目的および本発明の効果は対温度保護手段を備えた
パワートランジスタを提供することによって達或される
。当該パワートランジスタは、パワートランジスタから
戒る第１チップ、および保護回路から或る第２チップを
有することを特徴とするものである。前記第２チップは
その上に形威された複数の金属突起を持ち、該複数の金
属突起は保護回路の様々な部分に結合しており、少なく
とも１つの金属突起は温度モニターとして動作している
。保護回路チップは上下逆さまにパワートランジスタチ
ップ上に取付けられ、パワートランジスタチップに金属
突起を介して結合される。前記金属突起は保護回路に電
力を供給し、保護回路とパワートランジスタとの間に制
御信号を結合し、パワートランジスタから保護回路への
温度情報を結合するように働く。
パワートランジスタを提供することによって達或される
。当該パワートランジスタは、パワートランジスタから
戒る第１チップ、および保護回路から或る第２チップを
有することを特徴とするものである。前記第２チップは
その上に形威された複数の金属突起を持ち、該複数の金
属突起は保護回路の様々な部分に結合しており、少なく
とも１つの金属突起は温度モニターとして動作している
。保護回路チップは上下逆さまにパワートランジスタチ
ップ上に取付けられ、パワートランジスタチップに金属
突起を介して結合される。前記金属突起は保護回路に電
力を供給し、保護回路とパワートランジスタとの間に制
御信号を結合し、パワートランジスタから保護回路への
温度情報を結合するように働く。
第１図は本発明の温度制御スイッチを高度に単純化した
図である。半導体スイッチングチップ１１はヒートスプ
レッダｌ４に取付けられている。
図である。半導体スイッチングチップ１１はヒートスプ
レッダｌ４に取付けられている。
ヒートスブレッダ１４はセラミック基板またはメタルリ
ードフレーム、もしくは同様のパッケージ部品である。
ードフレーム、もしくは同様のパッケージ部品である。
パワースイッチングチップｌ１は好適にはパワーＭＯＳ
ＦＥＴ｝ランジスタであるが、パワーバイポーラ、サイ
リスタ、または同等の代替品でも可能である。パワース
イッチングチップ１１がバイボーラまたはＭＯＳＦＥＴ
｝ランジスタのような三端子素子の場合、２つのワイヤ
接合がパワースイッチングチップ１１の上面に設けられ
、３番目の電気接点はパワースイッチングチツブ１１の
底面に設けられる。第１図において、ワイヤ１３はパワ
ーＭＯＳＦＥＴ｝ランジスタのゲートワイヤであり、ワ
イヤ１６はソースワイヤであって、ドレイン接点は基板
１４を通して背面に作られるか、またはパワースイッチ
ングチツブ１１の裏面に設けられる。制御チツプ２１は
上下逆さまにパワースイッチングチツブ１１の上面に取
付けられる。制御チツプ２ｌの上面に形戒された複数の
接点突起２２は、熱的、電気的、機械的に制御チップ２
１をパワースイッチングチツプ１１に結合する。都合の
よいことに制御チツプ２１はパワースイッチングチツプ
１１よりも小さいので、制御チップ２１がチツプ１１の
上に取付けられたときにもワイヤ接合１６および１３の
ための余地が残る。
ＦＥＴ｝ランジスタであるが、パワーバイポーラ、サイ
リスタ、または同等の代替品でも可能である。パワース
イッチングチップ１１がバイボーラまたはＭＯＳＦＥＴ
｝ランジスタのような三端子素子の場合、２つのワイヤ
接合がパワースイッチングチップ１１の上面に設けられ
、３番目の電気接点はパワースイッチングチツブ１１の
底面に設けられる。第１図において、ワイヤ１３はパワ
ーＭＯＳＦＥＴ｝ランジスタのゲートワイヤであり、ワ
イヤ１６はソースワイヤであって、ドレイン接点は基板
１４を通して背面に作られるか、またはパワースイッチ
ングチツブ１１の裏面に設けられる。制御チツプ２１は
上下逆さまにパワースイッチングチツブ１１の上面に取
付けられる。制御チツプ２ｌの上面に形戒された複数の
接点突起２２は、熱的、電気的、機械的に制御チップ２
１をパワースイッチングチツプ１１に結合する。都合の
よいことに制御チツプ２１はパワースイッチングチツプ
１１よりも小さいので、制御チップ２１がチツプ１１の
上に取付けられたときにもワイヤ接合１６および１３の
ための余地が残る。
第２図は制御チツブ２１およびパワースイッチングチッ
プ１１の高度に単純化されたレイアウトおよびプロック
ダイアグラムである。説明を簡単にするために、それぞ
れの回路のブワツクダイアダラムが第２図に図示されて
おり、レイアウトを工夫して制御チツブ２１がどのよう
にパワースイッチングチツプ１１の上面に設置されるか
についてわかり易くしている。しかし、実際の回路にお
いては部品の位置やチップの個々のレイアウトは高度に
変形可能であり、特定の製造工程または製造者の目標性
能に様々に適合させることが可能である。また本発明の
温度制御回路は、様々なその他の論理回路または電流制
限回路のような保護機能と組み合わせることが可能であ
る。
プ１１の高度に単純化されたレイアウトおよびプロック
ダイアグラムである。説明を簡単にするために、それぞ
れの回路のブワツクダイアダラムが第２図に図示されて
おり、レイアウトを工夫して制御チツブ２１がどのよう
にパワースイッチングチツプ１１の上面に設置されるか
についてわかり易くしている。しかし、実際の回路にお
いては部品の位置やチップの個々のレイアウトは高度に
変形可能であり、特定の製造工程または製造者の目標性
能に様々に適合させることが可能である。また本発明の
温度制御回路は、様々なその他の論理回路または電流制
限回路のような保護機能と組み合わせることが可能であ
る。
パワースイッチングチツブ１１は、パワーＭＯＳＦＥＴ
またはドレイン，ゲート，ソースを有する乗直ＤＭＯＳ
構造として図示されている。パワーＭＯＳＦＥＴ｝ラン
ジスタはよく知られており、いろいろなプロセスが装置
の製造に使用可能である。パワースイッチングチツプ１
１は、パワースイッチングチップ１１を制御チツプ２１
に結合する接点バッド１２Ａ，１２Ｂ，１２Ｃを除いて
は実質的に在来型の簡単に入手可能なスイッチングトラ
ンジスタである。ソース接合バツド１９はバワートラン
ジスタ１６のソース領域に結合しており、ワイヤ１６を
接合するための場所として提供される（第１図に図示さ
れる）。同様に接合バツド１８はゲートワイヤ１３を接
合する場所として提供される。しかしながら接合パッド
１８はＭＯＳＦＥＴＩ ６のゲート領域に直接には結合
されていない。
またはドレイン，ゲート，ソースを有する乗直ＤＭＯＳ
構造として図示されている。パワーＭＯＳＦＥＴ｝ラン
ジスタはよく知られており、いろいろなプロセスが装置
の製造に使用可能である。パワースイッチングチツプ１
１は、パワースイッチングチップ１１を制御チツプ２１
に結合する接点バッド１２Ａ，１２Ｂ，１２Ｃを除いて
は実質的に在来型の簡単に入手可能なスイッチングトラ
ンジスタである。ソース接合バツド１９はバワートラン
ジスタ１６のソース領域に結合しており、ワイヤ１６を
接合するための場所として提供される（第１図に図示さ
れる）。同様に接合バツド１８はゲートワイヤ１３を接
合する場所として提供される。しかしながら接合パッド
１８はＭＯＳＦＥＴＩ ６のゲート領域に直接には結合
されていない。
接合パッド１８は接点バツド１２Ａと結合し、ソースパ
ッドｌ９は接点パッド１２Ｃと結合する。
ッドｌ９は接点パッド１２Ｃと結合する。
ＭＯＳＦＥＴ１６のゲートは他の接点パッド１２Ｂと結
合する。抜点パツド１２Ａ，１２Ｂ，１２Ｃはあとから
説明されるように制御チツブ２１のための接合接点とし
て働く。第２図中の制御チツプ２１を参照すると、パワ
ーチツブ１１上の接点バッド１２Ａ，１２Ｂ，１２Ｃに
対応して接点突起２２Ａ，２２Ｂ，２２Ｃが制御チツブ
２１上に形戒される。接点突起２２Ａ，２２Ｂ，２２Ｃ
は好適にはハンダづけ可能な物質で覆われた金属から戒
り、また熱抵抗が少なくなければならない。
合する。抜点パツド１２Ａ，１２Ｂ，１２Ｃはあとから
説明されるように制御チツブ２１のための接合接点とし
て働く。第２図中の制御チツプ２１を参照すると、パワ
ーチツブ１１上の接点バッド１２Ａ，１２Ｂ，１２Ｃに
対応して接点突起２２Ａ，２２Ｂ，２２Ｃが制御チツブ
２１上に形戒される。接点突起２２Ａ，２２Ｂ，２２Ｃ
は好適にはハンダづけ可能な物質で覆われた金属から戒
り、また熱抵抗が少なくなければならない。
すず又は金すず合金で覆われた金が接点突起２２Ａ，２
２Ｂ，２２Ｃの材料として適している。説明を簡単にす
るために、制御チツプ２１中に図示される回路の説明は
、接点突起２２Ａ，２２Ｂ，２２Ｃの機能の説明の次に
行なわれる。
２Ｂ，２２Ｃの材料として適している。説明を簡単にす
るために、制御チツプ２１中に図示される回路の説明は
、接点突起２２Ａ，２２Ｂ，２２Ｃの機能の説明の次に
行なわれる。
接点突起２２Ａは接点バツド１２Ａと結合し、よってゲ
ートワイヤ１３とも結合している。ゲートワイヤ１３は
、外部の制御信号を本発明の温度制御されたスイッチに
供給し、制御チツプ２２用の電圧を供給する。温度依存
型の参照電流器３４は接点突起２２Ａから供給される電
流で動作し、制御チップ２１の温度に比例した電流を発
生する。
ートワイヤ１３とも結合している。ゲートワイヤ１３は
、外部の制御信号を本発明の温度制御されたスイッチに
供給し、制御チツプ２２用の電圧を供給する。温度依存
型の参照電流器３４は接点突起２２Ａから供給される電
流で動作し、制御チップ２１の温度に比例した電流を発
生する。
数多くの温度依存型電流源が既知であるが、１つの一般
的な回路形態としては 「Ｒ分のデルタファイ」 （Δ
Φ／Ｒ）型の回路が知られている。この回路の名称は、
回路の出力電流が２つのトランジスタの面積差によって
生ずる両トランジスタのベース・エミッタ間ダイオード
電圧降下の差（ΔΦ）の関数であり、この電圧降下差Δ
Φは抵抗器（Ｒ）の両端にわたって生ずることから名付
けられている。
的な回路形態としては 「Ｒ分のデルタファイ」 （Δ
Φ／Ｒ）型の回路が知られている。この回路の名称は、
回路の出力電流が２つのトランジスタの面積差によって
生ずる両トランジスタのベース・エミッタ間ダイオード
電圧降下の差（ΔΦ）の関数であり、この電圧降下差Δ
Φは抵抗器（Ｒ）の両端にわたって生ずることから名付
けられている。
しかしながら電流参照器にはどのような形の電流参照回
路でも出力電流が制御チップの温度に鋭敏に反応する限
り使用可能であることが理解されよう。
路でも出力電流が制御チップの温度に鋭敏に反応する限
り使用可能であることが理解されよう。
温度依存型の参照電流器３４は温度感知回路３５に結合
されている。チップ２１の温度が上昇すると参照電流器
３４が生成する参照電流が増加する。温度センサ回路は
参照電流器３４によって生成された温度感知電流を増幅
し、第１温度感知信号を遮断回路５７に対して出力する
。遮断回路５７はパワーＭＯＳＦＥＴ１６のゲートとソ
ースの間にまたがるように結合されている。その結果チ
ップ２１の温度が上昇して閾温度に達すると、遮断回路
５７が接点突起２２ＢおよびＭＯＳＦＥＴｌ６のゲート
から電圧を分路し、ＭＯＳＦＥＴＩ６をオフの状態にす
る。遮断回路５７の詳細についてはこの後でさらに開示
される。
されている。チップ２１の温度が上昇すると参照電流器
３４が生成する参照電流が増加する。温度センサ回路は
参照電流器３４によって生成された温度感知電流を増幅
し、第１温度感知信号を遮断回路５７に対して出力する
。遮断回路５７はパワーＭＯＳＦＥＴ１６のゲートとソ
ースの間にまたがるように結合されている。その結果チ
ップ２１の温度が上昇して閾温度に達すると、遮断回路
５７が接点突起２２ＢおよびＭＯＳＦＥＴｌ６のゲート
から電圧を分路し、ＭＯＳＦＥＴＩ６をオフの状態にす
る。遮断回路５７の詳細についてはこの後でさらに開示
される。
温度感知回路３５に加えて、参照電流器３４はΔＴ回路
３１に結合している。ΔＴ回路３１は接点突起２２Ｃと
温度感知回路３５との間の温度差に比例した第２温度感
知信号を生成する。
３１に結合している。ΔＴ回路３１は接点突起２２Ｃと
温度感知回路３５との間の温度差に比例した第２温度感
知信号を生成する。
第２温度感知信号は第１温度感知信号と同じようなやり
かたで遮断回路５７に結合されている。
かたで遮断回路５７に結合されている。
後述されるように、接点突起２２ＣはΔＴ回路３ｌに温
度情報を素早く供給する。そして、第２温度感知信号は
温度感知回路３５が反応する前に生成される。したがっ
て、第２温度感知信号はパワーチップ１ｌの過渡温度状
態を反映している。
度情報を素早く供給する。そして、第２温度感知信号は
温度感知回路３５が反応する前に生成される。したがっ
て、第２温度感知信号はパワーチップ１ｌの過渡温度状
態を反映している。
第３図は回路３１，３４，３５．５７をさらに詳細に図
示したものである。破線５５の左側に描かれた温度依存
型の参照電流器３４は（ΔΦ／Ｒ）回路を含んでいる。
示したものである。破線５５の左側に描かれた温度依存
型の参照電流器３４は（ΔΦ／Ｒ）回路を含んでいる。
トランジスタ６ｌとトランジスタ６１’ とのエミッタ
面積の比がΔΦを決定し、Ｒは抵抗６２の値である。幸
い、温度依存型参照電流器３４は室温において１００μ
Ａ程度の電流を、一般によく知られる設計技術を用いる
ことによって生成する。参照電流器３４に図示されるそ
の他の抵抗やトランジスタの大きさおよび回路定数値は
１００μＡ参照電流器のものと互換性のあるものでなけ
ればならず、またそれらは従来からよく知られるもので
ある。チップ２ｌの温度が上昇すると、参照電流も増加
する。参照電流器３４は温度感知回路３５に結合されて
いる。温度感知回路３５は参照電流器の温度に関して鋭
敏な部分を増幅するように動作し、第１温度感知信号を
生成する。
面積の比がΔΦを決定し、Ｒは抵抗６２の値である。幸
い、温度依存型参照電流器３４は室温において１００μ
Ａ程度の電流を、一般によく知られる設計技術を用いる
ことによって生成する。参照電流器３４に図示されるそ
の他の抵抗やトランジスタの大きさおよび回路定数値は
１００μＡ参照電流器のものと互換性のあるものでなけ
ればならず、またそれらは従来からよく知られるもので
ある。チップ２ｌの温度が上昇すると、参照電流も増加
する。参照電流器３４は温度感知回路３５に結合されて
いる。温度感知回路３５は参照電流器の温度に関して鋭
敏な部分を増幅するように動作し、第１温度感知信号を
生成する。
第１温度感知信号は遮断回路５７の一部であるトランジ
スタ３３，３３゜によって形威されるサイリスタ（ＳＣ
Ｒ）のゲートに結合されている。
スタ３３，３３゜によって形威されるサイリスタ（ＳＣ
Ｒ）のゲートに結合されている。
ツエナダイオード５６はパワーＭＯＳＦＥＴ１６のゲー
トとソースの間にまたがって結合され、過大電圧からＭ
ＯＳＦＥＴ１６のゲートを保護する。
トとソースの間にまたがって結合され、過大電圧からＭ
ＯＳＦＥＴ１６のゲートを保護する。
サイリスタに結合された拡散抵抗３２はサイリスタをト
リガする前に到達すべき第１温度感知信号の閾電流を決
定する。サイリスタがトリガされると接点突起２２Ｂの
電圧は第２図にあるＭＯ Ｓ ＦＥＴ１６のゲートから
分路され、ＭＯＳＦＥＴＩ６はオフされる。一度閾電圧
に達するとサイリスタはラッチオンされ、接点突起２２
Ａの入力信号が除去されるまでＭＯＳＦＥＴ１ ６をオ
フの状態に保つ。遮断回路５７はラッチスイッチとして
図示されているが、他の回路設計、リニア型遮断または
非ラッチ型遮断でも代替可能なことは理解されよう。
リガする前に到達すべき第１温度感知信号の閾電流を決
定する。サイリスタがトリガされると接点突起２２Ｂの
電圧は第２図にあるＭＯ Ｓ ＦＥＴ１６のゲートから
分路され、ＭＯＳＦＥＴＩ６はオフされる。一度閾電圧
に達するとサイリスタはラッチオンされ、接点突起２２
Ａの入力信号が除去されるまでＭＯＳＦＥＴ１ ６をオ
フの状態に保つ。遮断回路５７はラッチスイッチとして
図示されているが、他の回路設計、リニア型遮断または
非ラッチ型遮断でも代替可能なことは理解されよう。
第３図、破線２５と４５との中間に図示されるΔＴ回路
３ｌはパワーＭＯＳＦＥＴ１６を遮断するために温度制
御回路２１に対して要求される感度や反応時間の短縮に
寄与している。温度依存型の参照電流器３４は２つのＰ
ＮＰ｝ランジスタ２４，２４”のベースに結合されてい
る。トランジスタ２４．２４’はΔＴ回路３ｌの２つの
足の電流源であり、それぞれ抵抗２３．２３’ を通し
て接点突起２２Ａと結合するエミッタを有する。トラン
ジスタ２４，２４”を流れる電流はトランジスタ２４．
２４’のベースポテンシャルおよび抵抗２３．２３’の
抵抗値によって定められる。抵抗２３．２３”は電流ミ
ラーのそれぞれの足における電流量を調整するために調
整可能であり、この電流は参照電流器３４の流量と一致
させるために１００ｕＡに単純には設計される．ＬかＩ
−ｆｅがらΔＴ回路３１を流れる当該電流はΔＴ情報に
付加的な重み付けを行なうために参照電流よりもかなり
多くも、少なくもすることが可能であることは理解され
うるだろう。
３ｌはパワーＭＯＳＦＥＴ１６を遮断するために温度制
御回路２１に対して要求される感度や反応時間の短縮に
寄与している。温度依存型の参照電流器３４は２つのＰ
ＮＰ｝ランジスタ２４，２４”のベースに結合されてい
る。トランジスタ２４．２４’はΔＴ回路３ｌの２つの
足の電流源であり、それぞれ抵抗２３．２３’ を通し
て接点突起２２Ａと結合するエミッタを有する。トラン
ジスタ２４，２４”を流れる電流はトランジスタ２４．
２４’のベースポテンシャルおよび抵抗２３．２３’の
抵抗値によって定められる。抵抗２３．２３”は電流ミ
ラーのそれぞれの足における電流量を調整するために調
整可能であり、この電流は参照電流器３４の流量と一致
させるために１００ｕＡに単純には設計される．ＬかＩ
−ｆｅがらΔＴ回路３１を流れる当該電流はΔＴ情報に
付加的な重み付けを行なうために参照電流よりもかなり
多くも、少なくもすることが可能であることは理解され
うるだろう。
トランジスタ２６．２８およびダイオード接続されたト
ランジスタ２７はウィルソンミラーとして知られる回路
を構戒する。ウィルソンミラー回路は回路を構或するト
ランジスタの電流利得に大きなバラつきがあるときでも
、電流ミラーのそれぞれの足において一定の電流を維持
できる。その他の電流ミラー回路も使用可能であるが、
正確さが加わる点でウィルソン電流ミラー回路が好適で
ある。接点突起２２Ｃはウィルソン電流ミラー回路中の
トランジスタ２８のベース・エミッタ接合上に直接形戒
される。接点突起２２Ｃは接点パッド１２Ｃに結合し、
つまりはソースｌ９に結合する。ソース１９は通常接地
されている。制御チップ２１をパワートランジスタチッ
プ１１に接合する前に抵抗２３．２３’ は性能を最適
化するように調整可能である。転送ダイオード２９は２
つのダイオード接続されたトランジスタから戒り、抵抗
２３．２３’が調整される際にΔＴ回路３１を遮断回路
５７から絶縁するのに便利である。調整可能な抵抗２３
．２３’ は電流ミラーのそれぞれの足の電流量が一致
するように調整される。よって保護チップ２ｌが定常温
度状態にあるときは電流ミラーから転送ダイオード２９
には電流は流れない。調整の手順はよく知られており、
様々な抵抗調整技術が使用可能である。
ランジスタ２７はウィルソンミラーとして知られる回路
を構戒する。ウィルソンミラー回路は回路を構或するト
ランジスタの電流利得に大きなバラつきがあるときでも
、電流ミラーのそれぞれの足において一定の電流を維持
できる。その他の電流ミラー回路も使用可能であるが、
正確さが加わる点でウィルソン電流ミラー回路が好適で
ある。接点突起２２Ｃはウィルソン電流ミラー回路中の
トランジスタ２８のベース・エミッタ接合上に直接形戒
される。接点突起２２Ｃは接点パッド１２Ｃに結合し、
つまりはソースｌ９に結合する。ソース１９は通常接地
されている。制御チップ２１をパワートランジスタチッ
プ１１に接合する前に抵抗２３．２３’ は性能を最適
化するように調整可能である。転送ダイオード２９は２
つのダイオード接続されたトランジスタから戒り、抵抗
２３．２３’が調整される際にΔＴ回路３１を遮断回路
５７から絶縁するのに便利である。調整可能な抵抗２３
．２３’ は電流ミラーのそれぞれの足の電流量が一致
するように調整される。よって保護チップ２ｌが定常温
度状態にあるときは電流ミラーから転送ダイオード２９
には電流は流れない。調整の手順はよく知られており、
様々な抵抗調整技術が使用可能である。
動作について説明すると、温度依存型の参照電流器３４
および温度感応回路３５は後述するように、制御チップ
２１の温度が所定の閾値に達したときにサイリスタ３３
．３３’へ遮断電流を供給するように機能する。このよ
うな温度遮断に加えてパワーＭＯＳＦＥＴ１６のソース
に直接結合された接点突起２２Ｃはパワースイッチング
チップｌ１の表面から制御チップ２１へ過渡的な温度情
報も伝達するように働く。接点突起２２Ｃは典型的には
１０から２５ミクロンの薄さであり、したがってパワー
スイッチングチップ１１の表面がら制御チップ２１に熱
情報は非常に速く伝達される。
および温度感応回路３５は後述するように、制御チップ
２１の温度が所定の閾値に達したときにサイリスタ３３
．３３’へ遮断電流を供給するように機能する。このよ
うな温度遮断に加えてパワーＭＯＳＦＥＴ１６のソース
に直接結合された接点突起２２Ｃはパワースイッチング
チップｌ１の表面から制御チップ２１へ過渡的な温度情
報も伝達するように働く。接点突起２２Ｃは典型的には
１０から２５ミクロンの薄さであり、したがってパワー
スイッチングチップ１１の表面がら制御チップ２１に熱
情報は非常に速く伝達される。
熱が制御チップ２１に伝導するとトランジスタ２８のエ
ミッタ・ベース接合は保護チップ２１の熱質量全体が熱
せられる前にほとんど瞬間的に熱せられる。実際、トラ
ンジスタ２８のベース・エミッタ接合はパワースイッチ
ングチップ１１の全体よりも早く熱せられる。トランジ
スタ２８が熱せられると、より多くの電流がトランジス
タ２８を流れ、ΔＴ回路３ｌの右足を遮断する。また本
質的にトランジスタ２６はトランジスタ２８とトランジ
スタ２６とが違う温度になるとオフの状態になる。
ミッタ・ベース接合は保護チップ２１の熱質量全体が熱
せられる前にほとんど瞬間的に熱せられる。実際、トラ
ンジスタ２８のベース・エミッタ接合はパワースイッチ
ングチップ１１の全体よりも早く熱せられる。トランジ
スタ２８が熱せられると、より多くの電流がトランジス
タ２８を流れ、ΔＴ回路３ｌの右足を遮断する。また本
質的にトランジスタ２６はトランジスタ２８とトランジ
スタ２６とが違う温度になるとオフの状態になる。
トランジスタ２６が遮断したとき、ΔＴ回路３ｌの右足
の電流は転送ダイオード２９を経由してトランジスタ３
３および３３゜によって構威されるサイリスタのゲート
に転送される。この電流はすでに温度感知回路３５によ
って生成される他の電流に加えられる。前述のように抵
抗器３２およびサイリスタが働いてＭＯＳＦＥＴＩ ６
のゲートをオフの状填にする。
の電流は転送ダイオード２９を経由してトランジスタ３
３および３３゜によって構威されるサイリスタのゲート
に転送される。この電流はすでに温度感知回路３５によ
って生成される他の電流に加えられる。前述のように抵
抗器３２およびサイリスタが働いてＭＯＳＦＥＴＩ ６
のゲートをオフの状填にする。
転送ダイオード２９を通して供給される追加の信号は温
度だけでなくチップ上の他のトランジスタとトランジス
タ２８との間の温度にも反応することで、この回路はΔ
Ｔ回路と呼ばれる。ΔＴ回路の出力は温度感知回路から
の出力と合体し、合体した信号は分路トランジスタ３３
をオンの状態にするのに用いられる。
度だけでなくチップ上の他のトランジスタとトランジス
タ２８との間の温度にも反応することで、この回路はΔ
Ｔ回路と呼ばれる。ΔＴ回路の出力は温度感知回路から
の出力と合体し、合体した信号は分路トランジスタ３３
をオンの状態にするのに用いられる。
第４図は接点突起２２Ｃおよび接点バッド１２Ｃの断面
図である。制御チップ２１およびパワースイッチングチ
ップ１１は好適にはシリコンのような材料を含んだ類似
の基板５１および５２から成る。基板５ｌおよび５２は
類似のものであることが理想である。そうすることによ
ってそれぞれの基板の膨張係数が同じになり、チップ間
の界面における機械的応力を大幅に減少させることがで
きる。パワースイッチングチップ１１はパワーＭＯＳＦ
ＥＴとして示されている。パワースイッチングトランジ
スタ１１は拡散領域４８およびゲート領域４７を有して
おり、ゲート領域はソース金ｒｒ？．，ｉ６か八ドレイ
ン令尾１７への雷シ寄冬缶１１例ｊでいる。ソース金属
４６は第２図に示されるパワーＭＯＳＦＥＴ１６のソー
ス電極を形戒し、アルミニウムのような金属を含んでい
る。緩衝酸化物４２は単純にはソース金属４６の上に形
戒され、接点パッド１２Ｃが形威される領域を露出する
ようにパターン化されている。ソース金属４６はバリア
多重層４３で覆われる。バリア多重層４３はチタン・タ
ングステン，チタン窒化物，または類似の物質と金のよ
うなハンダ付け可能な物質を含んでいる。バリア多重層
４３は接点突起２２Ｃの金からソース金属４６を分離し
、ソース金属４６にアルミニウムが用いられているとき
はハンダ付け可能な表面被覆を提供する。
図である。制御チップ２１およびパワースイッチングチ
ップ１１は好適にはシリコンのような材料を含んだ類似
の基板５１および５２から成る。基板５ｌおよび５２は
類似のものであることが理想である。そうすることによ
ってそれぞれの基板の膨張係数が同じになり、チップ間
の界面における機械的応力を大幅に減少させることがで
きる。パワースイッチングチップ１１はパワーＭＯＳＦ
ＥＴとして示されている。パワースイッチングトランジ
スタ１１は拡散領域４８およびゲート領域４７を有して
おり、ゲート領域はソース金ｒｒ？．，ｉ６か八ドレイ
ン令尾１７への雷シ寄冬缶１１例ｊでいる。ソース金属
４６は第２図に示されるパワーＭＯＳＦＥＴ１６のソー
ス電極を形戒し、アルミニウムのような金属を含んでい
る。緩衝酸化物４２は単純にはソース金属４６の上に形
戒され、接点パッド１２Ｃが形威される領域を露出する
ようにパターン化されている。ソース金属４６はバリア
多重層４３で覆われる。バリア多重層４３はチタン・タ
ングステン，チタン窒化物，または類似の物質と金のよ
うなハンダ付け可能な物質を含んでいる。バリア多重層
４３は接点突起２２Ｃの金からソース金属４６を分離し
、ソース金属４６にアルミニウムが用いられているとき
はハンダ付け可能な表面被覆を提供する。
スイッチングトランジスタ１１を流れる電流によって生
成される熱は第１には拡散領域４８において基板５２の
上面で発生する。したがって接点パッド１２Ｃがスイッ
チングトランジスタ１１の実際の熱発生点からほんの数
ミクロンのところに形戒されることが理解されよう。過
渡的な温度状態は最初に基板５２の表面の拡散領域４８
内で発生し、過渡的な温度状態に起因してチップに対し
て起こりうるすべて損傷はこの表面において発生する。
成される熱は第１には拡散領域４８において基板５２の
上面で発生する。したがって接点パッド１２Ｃがスイッ
チングトランジスタ１１の実際の熱発生点からほんの数
ミクロンのところに形戒されることが理解されよう。過
渡的な温度状態は最初に基板５２の表面の拡散領域４８
内で発生し、過渡的な温度状態に起因してチップに対し
て起こりうるすべて損傷はこの表面において発生する。
多重層４３を被覆するハンダ付け可能な金属は低い熱抵
抗を持つことが重要であり、金が好適な材料なのはこの
理由からである。ハンダ付け可能な金属でも鉛のような
ものは比較的高い熱抵抗を持ち、パワースイッチングチ
ップ１１の表面から接点バッド１２Ｃの上面まで熱が伝
わるのにより多くの時間がかかることになる。接点突起
２２Ｃは接点バッド１２Ｃに直接結合している。接点突
起２２Ｃもまた高熱伝導性の材料で形或されており、ハ
ンダ層５３によって被覆されている。この結果接点突起
２２Ｃと接点パッド１２Ｃは熱的に共融させる形で結合
させることが可能である。ハンダ層５３は好適にはすず
または金とすすの合金から戒っている。
抗を持つことが重要であり、金が好適な材料なのはこの
理由からである。ハンダ付け可能な金属でも鉛のような
ものは比較的高い熱抵抗を持ち、パワースイッチングチ
ップ１１の表面から接点バッド１２Ｃの上面まで熱が伝
わるのにより多くの時間がかかることになる。接点突起
２２Ｃは接点バッド１２Ｃに直接結合している。接点突
起２２Ｃもまた高熱伝導性の材料で形或されており、ハ
ンダ層５３によって被覆されている。この結果接点突起
２２Ｃと接点パッド１２Ｃは熱的に共融させる形で結合
させることが可能である。ハンダ層５３は好適にはすず
または金とすすの合金から戒っている。
トランジスタ２８のエミッタ３７およびベース３６は基
板５ｌの最上面において形威される。トランジスタ２８
はパワースイッチングチップ１１に用いられているのと
似た方法で、通常は酸化物またはシリコン窒化物４１に
よって緩衝されている。アルミニウムのような金属を含
む前部金属３８はエミッタ３７に接して形戒される。バ
リア多重層に似たバリア多重層５４は前部金属３８にア
ルミニウムが使用されているときに前部金属３８と接点
突起２２Ｃ中の金とを分離する。接点突起２２Ｃは在来
のよく知られた技術を用いて形威され、前部金属３８の
最上面よりもおおよそ１０から２５ミクロン突出する。
板５ｌの最上面において形威される。トランジスタ２８
はパワースイッチングチップ１１に用いられているのと
似た方法で、通常は酸化物またはシリコン窒化物４１に
よって緩衝されている。アルミニウムのような金属を含
む前部金属３８はエミッタ３７に接して形戒される。バ
リア多重層に似たバリア多重層５４は前部金属３８にア
ルミニウムが使用されているときに前部金属３８と接点
突起２２Ｃ中の金とを分離する。接点突起２２Ｃは在来
のよく知られた技術を用いて形威され、前部金属３８の
最上面よりもおおよそ１０から２５ミクロン突出する。
接点突起２２Ｃは好適には直径３ミル（ＭＩＬ）程度で
あり、前述のように低熱抵抗の物質から戒っている。
あり、前述のように低熱抵抗の物質から戒っている。
エミッタ３７がパワースイッチングチップ１１の上面に
結合され、低熱抵抗の接触を形戒していることが理解さ
れるだろう。前記低熱抵抗に加えて、接点突起２２Ｃは
比較的薄いためにパワースイッチングチップｌ１の上面
とエミッタ３７との間の全体の熱抵抗も非常に小さい。
結合され、低熱抵抗の接触を形戒していることが理解さ
れるだろう。前記低熱抵抗に加えて、接点突起２２Ｃは
比較的薄いためにパワースイッチングチップｌ１の上面
とエミッタ３７との間の全体の熱抵抗も非常に小さい。
パワースイッチングチップｌ１によって生成される定常
状態における熱は、接点突起２２Ｃを通っで制御チップ
２１全体を加熱する。もし過渡的な熱状態がパワーチッ
プｌ１に発生すると、例えば出力が短絡するとか、大き
な量の電流がパワートランジスタ１ｌを流れるとかする
と、過渡的な熱の情報はエミッタ３７に即座に伝達され
、ΔＴ回路３ｌを活動させてＭＯＳＦＥＴ１６のゲート
４７から電圧を分路させ、パワースイッチングトランジ
スタ１ｌをオフの状態にする。
状態における熱は、接点突起２２Ｃを通っで制御チップ
２１全体を加熱する。もし過渡的な熱状態がパワーチッ
プｌ１に発生すると、例えば出力が短絡するとか、大き
な量の電流がパワートランジスタ１ｌを流れるとかする
と、過渡的な熱の情報はエミッタ３７に即座に伝達され
、ΔＴ回路３ｌを活動させてＭＯＳＦＥＴ１６のゲート
４７から電圧を分路させ、パワースイッチングトランジ
スタ１ｌをオフの状態にする。
ここで熱遮断速度を大幅に改善した対熱保護パワースイ
ッチが開示されたことは明らかであろう。
ッチが開示されたことは明らかであろう。
分離されたチップ上の熱の感知に加えて、過渡的な熱状
態，も感知され、その結果制御チップは前記過渡的な熱
の情報に基づいてパワースイッチングトランジスタを遮
断できる。制御チップはパワースイッチングトランジス
タとは別に製造されるために、これら２つのチップの製
造プロセス間に互換性がある必要はない。したがって対
熱保護スイッチの製造コストを大幅に削減する。制御チ
ップはパワースイッチングトランジスタの加熱表面のす
ぐ近くに位置し、制御チップ上の回路は安定した熱状態
だけでなく、過渡的な熱の状態にも反応するように設計
されている。
態，も感知され、その結果制御チップは前記過渡的な熱
の情報に基づいてパワースイッチングトランジスタを遮
断できる。制御チップはパワースイッチングトランジス
タとは別に製造されるために、これら２つのチップの製
造プロセス間に互換性がある必要はない。したがって対
熱保護スイッチの製造コストを大幅に削減する。制御チ
ップはパワースイッチングトランジスタの加熱表面のす
ぐ近くに位置し、制御チップ上の回路は安定した熱状態
だけでなく、過渡的な熱の状態にも反応するように設計
されている。
したがって、対熱応答時間は大幅に改良され、パワース
イッチングトランジスタのより確実な保護を可能にして
いる。
イッチングトランジスタのより確実な保護を可能にして
いる。
第１図は、本発明の温度制御スイッチの高度に単純化さ
れた断面図である。 第２図は、本発明の温度制御スイッチ用の単純化された
ブロックダイアダラムおよびチップレイアウトを図示し
たものである。 第３図は、本発明の温度制御スイッチのための温度セン
サーおよび制御回路の回路ダイアダラムを図示したもの
である。 第４図は本発明の温度制御スイッチのための温度センサ
ーとして働く金属突起接点の、高度に拡大された断面図
である。 〔主要符号の説明〕 １ｌ・・・パワースイッチングチップ、２１・・・温度
制御チップ、２２Ｃ・・・熱結合手段、３１・・・ΔＴ
温度感知回路、 ３ ５・・・温度感知回路。
れた断面図である。 第２図は、本発明の温度制御スイッチ用の単純化された
ブロックダイアダラムおよびチップレイアウトを図示し
たものである。 第３図は、本発明の温度制御スイッチのための温度セン
サーおよび制御回路の回路ダイアダラムを図示したもの
である。 第４図は本発明の温度制御スイッチのための温度センサ
ーとして働く金属突起接点の、高度に拡大された断面図
である。 〔主要符号の説明〕 １ｌ・・・パワースイッチングチップ、２１・・・温度
制御チップ、２２Ｃ・・・熱結合手段、３１・・・ΔＴ
温度感知回路、 ３ ５・・・温度感知回路。
Claims (2)
- （１）対熱保護されたスイッチングデバイスであって： その上にスイッチを形成しかつ電極を有する第１チップ
であり、前記電極において制御信号が存在するときに前
記スイッチがオンになるところの第１チップ； 制御回路を有する第２チップであり、前記制御回路は温
度感知部分と、前記温度感知部分が所定の温度に達した
ときに前記電極から前記制御信号を分路する手段と、前
記第１チップを前記制御回路の前記温度感知部分に熱的
に結合する手段とを有し、当該第２チップと前記第１チ
ップの能動領域が互いに向き合うよう前記第１チップの
上に取付けられる第２チップ； から成ることを特徴とするスイッチングデバイス。 - （２）パワー半導体スイッチ用の温度制御回路であって
： 前記パワー半導体スイッチと当該温度制御回路とを熱的
に結合する熱的結合手段； 前記熱的結合手段から離れて配置され、前記制御回路の
温度に比例する第１信号を生成する第１温度感知部分； 前記熱的結合手段と接触する第２温度感知部分であって
、前記第１信号、および前記第１温度感知部分と当該第
２温度感知部分との温度差の関数である第２信号を生成
する第２温度感知部分；前記第１信号と前記第２信号と
の和である第３信号を生成する手段；および 前記第３信号によって制御され、前記パワー半導体スイ
ッチをオフにする手段； から成ることを特徴とする温度制御回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US438,382 | 1989-11-20 | ||
| US07/438,382 US5008736A (en) | 1989-11-20 | 1989-11-20 | Thermal protection method for a power device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03167878A true JPH03167878A (ja) | 1991-07-19 |
Family
ID=23740440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2312970A Pending JPH03167878A (ja) | 1989-11-20 | 1990-11-20 | 対熱保護されたスイッチングデバイス |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5008736A (ja) |
| EP (1) | EP0429282B1 (ja) |
| JP (1) | JPH03167878A (ja) |
| DE (1) | DE69026203T2 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3036233B2 (ja) * | 1992-06-22 | 2000-04-24 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| US5381083A (en) * | 1992-07-15 | 1995-01-10 | Sharp Kabushiki Kaisha | Constant-current power-supply circuit formed on an IC |
| DE4236333A1 (de) * | 1992-10-28 | 1994-05-05 | Bosch Gmbh Robert | Monolithich integriertes MOS-Endstufenbauteil mit einer Übertemperatur-Schutzeinrichtung |
| US6147393A (en) * | 1993-05-05 | 2000-11-14 | Ixys Corporation | Isolated multi-chip devices |
| US6208493B1 (en) * | 1993-09-13 | 2001-03-27 | Texas Instruments Incorporated | Method and system for protecting integrated circuits against a variety of transients |
| US6463396B1 (en) | 1994-05-31 | 2002-10-08 | Kabushiki Kaisha Toshiba | Apparatus for controlling internal heat generating circuit |
| US5696031A (en) | 1996-11-20 | 1997-12-09 | Micron Technology, Inc. | Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice |
| US7166495B2 (en) * | 1996-02-20 | 2007-01-23 | Micron Technology, Inc. | Method of fabricating a multi-die semiconductor package assembly |
| US5959464A (en) * | 1996-09-03 | 1999-09-28 | Motorola Inc. | Loss-less load current sensing driver and method therefor |
| US5902044A (en) * | 1997-06-27 | 1999-05-11 | International Business Machines Corporation | Integrated hot spot detector for design, analysis, and control |
| US6184585B1 (en) * | 1997-11-13 | 2001-02-06 | International Rectifier Corp. | Co-packaged MOS-gated device and control integrated circuit |
| US6203191B1 (en) | 1998-10-28 | 2001-03-20 | Speculative Incorporated | Method of junction temperature determination and control utilizing heat flow |
| JP4039163B2 (ja) | 2002-08-01 | 2008-01-30 | ソニー株式会社 | マルチチップモジュール、マルチチップモジュールのシャットダウン方法 |
| EP1467459A1 (en) * | 2003-04-11 | 2004-10-13 | Koninklijke Philips Electronics N.V. | Method and apparatus for integrated circuit protection |
| US20070057289A1 (en) | 2004-01-10 | 2007-03-15 | Davies Robert B | Power semiconductor device and method therefor |
| US8530963B2 (en) | 2005-01-06 | 2013-09-10 | Estivation Properties Llc | Power semiconductor device and method therefor |
| US7335534B2 (en) * | 2005-01-10 | 2008-02-26 | Hvvi, Semiconductors, Inc. | Semiconductor component and method of manufacture |
| US7265959B2 (en) * | 2005-01-25 | 2007-09-04 | Yazaki North America, Inc. | Solid state switch with quasi-predictive short circuit protection and thermal protection |
| US7998218B1 (en) | 2005-02-02 | 2011-08-16 | Biomet Manufacturing Corp. | Modular orthopedic implant |
| US7508012B2 (en) * | 2006-01-18 | 2009-03-24 | Infineon Technologies Ag | Electronic component and method for its assembly |
| US7605451B2 (en) * | 2006-06-27 | 2009-10-20 | Hvvi Semiconductors, Inc | RF power transistor having an encapsulated chip package |
| US20080017998A1 (en) * | 2006-07-19 | 2008-01-24 | Pavio Jeanne S | Semiconductor component and method of manufacture |
| DE102007033182B4 (de) * | 2007-07-13 | 2012-11-29 | Auto-Kabel Management Gmbh | Kraftfahrzeugbatteriesensorelement sowie Verfahren zur Herstellung eines Kraftfahrzeugbatteriesensorelements |
| US8067834B2 (en) * | 2007-08-21 | 2011-11-29 | Hvvi Semiconductors, Inc. | Semiconductor component |
| US7741720B2 (en) * | 2007-09-25 | 2010-06-22 | Silverbrook Research Pty Ltd | Electronic device with wire bonds adhered between integrated circuits dies and printed circuit boards |
| US7618842B2 (en) * | 2007-09-25 | 2009-11-17 | Silverbrook Research Pty Ltd | Method of applying encapsulant to wire bonds |
| US8063318B2 (en) * | 2007-09-25 | 2011-11-22 | Silverbrook Research Pty Ltd | Electronic component with wire bonds in low modulus fill encapsulant |
| US7659141B2 (en) * | 2007-09-25 | 2010-02-09 | Silverbrook Research Pty Ltd | Wire bond encapsulant application control |
| US8025204B2 (en) * | 2007-09-25 | 2011-09-27 | Silverbrook Research Pty Ltd | Method of wire bond encapsulation profiling |
| US7875504B2 (en) * | 2007-09-25 | 2011-01-25 | Silverbrook Research Pty Ltd | Method of adhering wire bond loops to reduce loop height |
| US7669751B2 (en) | 2007-09-25 | 2010-03-02 | Silverbrook Research Pty Ltd | Method of forming low profile wire bonds between integrated circuits dies and printed circuit boards |
| KR101739550B1 (ko) | 2010-08-05 | 2017-05-25 | 페어차일드코리아반도체 주식회사 | 열 차단부, 이를 포함하는 스위치 제어부, 및 열 차단 보호 동작 제어 방법 |
| US9992916B2 (en) | 2014-01-21 | 2018-06-05 | Stmicroelectronics S.R.L. | Thermal control process for a multi-junction electronic power device and corresponding electronic power device |
| TWI838890B (zh) | 2022-09-29 | 2024-04-11 | 力拓半導體股份有限公司 | 電子裝置以及其溫度偵測裝置 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3872418A (en) * | 1974-01-07 | 1975-03-18 | Multi State Devices Ltd | Electrical relay device |
| AU500031B2 (en) * | 1975-08-11 | 1979-05-10 | Guelph Pty Limited | Thermal detector |
| JPS5272183A (en) * | 1975-12-12 | 1977-06-16 | Mitsubishi Electric Corp | Semiconductor device with protecting device |
| JPS5683054A (en) * | 1979-12-10 | 1981-07-07 | Fujitsu Ltd | Semiconductor device |
| US4383270A (en) * | 1980-07-10 | 1983-05-10 | Rca Corporation | Structure for mounting a semiconductor chip to a metal core substrate |
| JPS58137239A (ja) * | 1982-02-10 | 1983-08-15 | Sony Corp | 半導体素子の冷却装置 |
| JPS58176988A (ja) * | 1982-04-09 | 1983-10-17 | Olympus Optical Co Ltd | 半導体レ−ザ温度制御装置 |
| JPS5994891A (ja) * | 1982-11-24 | 1984-05-31 | Hitachi Ltd | 半導体レ−ザ装置 |
| DE3343362A1 (de) * | 1983-11-30 | 1985-06-05 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur galvanischen herstellung metallischer, hoeckerartiger anschlusskontakte |
| JPS6187396A (ja) * | 1984-10-05 | 1986-05-02 | 株式会社日立製作所 | 電子回路装置とその製造方法 |
| JPS61189657A (ja) * | 1985-02-18 | 1986-08-23 | Fuji Photo Film Co Ltd | 半導体素子温度制御装置 |
| JPS61253842A (ja) * | 1985-05-02 | 1986-11-11 | Nec Corp | Ｉｃチツプキヤリヤ |
| EP0208970B1 (de) * | 1985-07-09 | 1990-05-23 | Siemens Aktiengesellschaft | MOSFET mit Temperaturschutz |
| JPS6221249A (ja) * | 1985-07-22 | 1987-01-29 | Hitachi Ltd | 半導体装置 |
| JPS62150837A (ja) * | 1985-12-25 | 1987-07-04 | Hitachi Vlsi Eng Corp | 半導体装置 |
| DE3776836D1 (de) * | 1986-08-18 | 1992-04-02 | Siliconix Ltd | Temperaturfuehlvorrichtung. |
| JPS6352445A (ja) * | 1986-08-22 | 1988-03-05 | Hitachi Ltd | 半導体装置 |
| US4742023A (en) * | 1986-08-28 | 1988-05-03 | Fujitsu Limited | Method for producing a semiconductor device |
| JPS63293931A (ja) * | 1987-05-27 | 1988-11-30 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
1989
- 1989-11-20 US US07/438,382 patent/US5008736A/en not_active Expired - Lifetime
-
1990
- 1990-11-19 EP EP90312580A patent/EP0429282B1/en not_active Expired - Lifetime
- 1990-11-19 DE DE69026203T patent/DE69026203T2/de not_active Expired - Fee Related
- 1990-11-20 JP JP2312970A patent/JPH03167878A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0429282A3 (en) | 1992-06-03 |
| EP0429282A2 (en) | 1991-05-29 |
| US5008736A (en) | 1991-04-16 |
| DE69026203D1 (de) | 1996-05-02 |
| DE69026203T2 (de) | 1996-10-31 |
| EP0429282B1 (en) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03167878A (ja) | 対熱保護されたスイッチングデバイス | |
| US6137165A (en) | Hybrid package including a power MOSFET die and a control and protection circuit die with a smaller sense MOSFET | |
| US4355344A (en) | Protective device electronic semiconductor component | |
| JP2008533734A (ja) | 温度感知機能を有するｍｏｓｆｅｔ | |
| JPS6218750A (ja) | 半導体装置 | |
| JPH0691196B2 (ja) | 半導体装置 | |
| JP3553930B2 (ja) | Ｃｍｏｓ技術のモノリシック集積センサ回路 | |
| US7091597B2 (en) | Power supply device | |
| JPH10116917A (ja) | パワートランジスタ | |
| US20040222430A1 (en) | Temperature-sensing diode | |
| JP2776149B2 (ja) | 半導体集積回路 | |
| US4207481A (en) | Power IC protection by sensing and limiting thermal gradients | |
| TWI743291B (zh) | 閘流體熱開關元件及其裝配方法 | |
| JPH05218289A (ja) | 半導体パワー・ダイを保護する方法およびパワー・デバイスのリード部に装着した保護回路 | |
| JPH02302634A (ja) | 半導体集積回路の温度センサ | |
| JPH0587152B2 (ja) | ||
| JP3042256B2 (ja) | パワートランジスタ温度保護回路装置 | |
| JP4836355B2 (ja) | 半導体集積回路装置 | |
| JP3042134B2 (ja) | パワートランジスタ温度保護回路装置 | |
| JPH06169057A (ja) | 半導体装置 | |
| JP2006100690A (ja) | パワートランジスタ温度保護装置 | |
| JPS59194457A (ja) | 半導体装置 | |
| JP2604129B2 (ja) | 半導体装置 | |
| JPH07263616A (ja) | トランジスタ | |
| JPS61171153A (ja) | 半導体装置 |