JP3042134B2 - パワートランジスタ温度保護回路装置 - Google Patents
パワートランジスタ温度保護回路装置Info
- Publication number
- JP3042134B2 JP3042134B2 JP4034686A JP3468692A JP3042134B2 JP 3042134 B2 JP3042134 B2 JP 3042134B2 JP 4034686 A JP4034686 A JP 4034686A JP 3468692 A JP3468692 A JP 3468692A JP 3042134 B2 JP3042134 B2 JP 3042134B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- emitter
- power transistor
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ベース領域とエミッタ
領域が二重拡散プロセスで形成されたシリコンパワート
ランジスタの温度を短時間に検出するパワートランジス
タ温度保護回路装置に関するものである。
領域が二重拡散プロセスで形成されたシリコンパワート
ランジスタの温度を短時間に検出するパワートランジス
タ温度保護回路装置に関するものである。
【０００２】
【従来の技術】近年、パワートランジスタ温度保護回路
装置は、電力制御分野で使用されるパワートランジスタ
の重要な保護機能として様々な形で組み入れられてい
る。
装置は、電力制御分野で使用されるパワートランジスタ
の重要な保護機能として様々な形で組み入れられてい
る。
【０００３】以下図面を参照しながら、上述した従来の
パワートランジスタ温度保護回路装置の一例について説
明する。
パワートランジスタ温度保護回路装置の一例について説
明する。
【０００４】図３（ａ），（ｂ）は従来の混成集積回路
装置の一例を示すものである。図３（ａ）において、１
はベース領域とエミッタ領域が二重拡散プロセスで形成
されたシリコンパワートランジスタチップ、６はコレク
タ端に接続した銅ヒートシンク、７はベース端、８はエ
ミッタ端、１２は別体のシリコンチップで形成されたＩ
Ｃ集積回路、１４は電圧源、１８は定電流源、２０は温
度検出出力トランジスタ、２１は出力端のプルアップ抵
抗、２５は電源端、２６は出力端、２４はグランド端、
２７，２８はそれぞれ検出温度設定用の抵抗、２９は温
度検出トランジスタである。
装置の一例を示すものである。図３（ａ）において、１
はベース領域とエミッタ領域が二重拡散プロセスで形成
されたシリコンパワートランジスタチップ、６はコレク
タ端に接続した銅ヒートシンク、７はベース端、８はエ
ミッタ端、１２は別体のシリコンチップで形成されたＩ
Ｃ集積回路、１４は電圧源、１８は定電流源、２０は温
度検出出力トランジスタ、２１は出力端のプルアップ抵
抗、２５は電源端、２６は出力端、２４はグランド端、
２７，２８はそれぞれ検出温度設定用の抵抗、２９は温
度検出トランジスタである。
【０００５】また、図３（ｂ）は、図３（ａ）を使用し
た実装形態の一例を示すもので、図３（ａ）と同一の番
号は同じものを示している。６は銅材で形成されたコレ
クタ端、３０は混成集積回路実装基板、３１は集積回路
を配線するボンディングワイヤーである。
た実装形態の一例を示すもので、図３（ａ）と同一の番
号は同じものを示している。６は銅材で形成されたコレ
クタ端、３０は混成集積回路実装基板、３１は集積回路
を配線するボンディングワイヤーである。
【０００６】以上のように構成されたパワートランジス
タ温度保護回路装置について、以下その構成について説
明する。
タ温度保護回路装置について、以下その構成について説
明する。
【０００７】まず、混成集積回路実装基板３０の上に形
成されたシリコンパワートランジスタ１は、電力制御分
野の電力制御部分に使用される。この時発生するコレク
タ損失は発熱として、シリコンパワートランジスタ１か
ら銅材で形成されたコレクタ端６を伝達して放熱する。
この発熱は、混成集積回路実装基板３０を介して別体の
シリコン片で形成されたＩＣ集積回路１２に伝わり、温
度検出トランジスタ２９が所定の温度に到達すると、温
度検出出力端２６がオン（Ｌ→Ｈ）となるような構成に
なっている。一般にシリコンパワートランジスタ１で許
容されるコレクタ損失は、ある有限の値を持っており、
その許容限度を越えて発熱すると熱破壊にいたる。
成されたシリコンパワートランジスタ１は、電力制御分
野の電力制御部分に使用される。この時発生するコレク
タ損失は発熱として、シリコンパワートランジスタ１か
ら銅材で形成されたコレクタ端６を伝達して放熱する。
この発熱は、混成集積回路実装基板３０を介して別体の
シリコン片で形成されたＩＣ集積回路１２に伝わり、温
度検出トランジスタ２９が所定の温度に到達すると、温
度検出出力端２６がオン（Ｌ→Ｈ）となるような構成に
なっている。一般にシリコンパワートランジスタ１で許
容されるコレクタ損失は、ある有限の値を持っており、
その許容限度を越えて発熱すると熱破壊にいたる。
【０００８】また、図４は、ベース領域とエミッタ領域
を二重拡散プロセスで形成したトランジスタの断面図で
ある。図４において、３２はエミッタ領域、３３はベー
ス領域、３４はコレクタ高比抵抗領域、３５はコレクタ
高不純物濃度領域、３６はコレクタ裏面部である。図４
で示されるようにベース領域とエミッタ領域を二重拡散
プロセスで形成するバイポーラトランジスタでは、個別
素子を電気的に完全分離するための拡散工程がない。特
にコレクタ電極は共通電極として配置するため、複数の
能動素子あるいは受動素子を組み合わせた機能回路を形
成することは不可能で、パワートランジスタチップ上で
の温度保護回路の形成は不可能である。それで、パワー
トランジスタ温度保護回路装置は、パワートランジスタ
チップとは別体の基板上に形成するのが一般的である。
を二重拡散プロセスで形成したトランジスタの断面図で
ある。図４において、３２はエミッタ領域、３３はベー
ス領域、３４はコレクタ高比抵抗領域、３５はコレクタ
高不純物濃度領域、３６はコレクタ裏面部である。図４
で示されるようにベース領域とエミッタ領域を二重拡散
プロセスで形成するバイポーラトランジスタでは、個別
素子を電気的に完全分離するための拡散工程がない。特
にコレクタ電極は共通電極として配置するため、複数の
能動素子あるいは受動素子を組み合わせた機能回路を形
成することは不可能で、パワートランジスタチップ上で
の温度保護回路の形成は不可能である。それで、パワー
トランジスタ温度保護回路装置は、パワートランジスタ
チップとは別体の基板上に形成するのが一般的である。
【０００９】
【発明が解決しようとする課題】しかしながら上記のよ
うな従来のパワートランジスタ温度保護回路装置の構成
では、温度検出トランジスタ２９が別体のシリコン片で
形成されたＩＣ集積回路１２上に形成されているため、
熱伝達の遅延時間と、シリコンパワートランジスタ１間
の熱抵抗により、温度勾配が発生する。そのため、極め
て短い時間（数十ミリセカンド〜数百ミリセカンド）に
シリコンチップ１の急激な発熱温度を検出することは不
可能であるという問題点を有していた。
うな従来のパワートランジスタ温度保護回路装置の構成
では、温度検出トランジスタ２９が別体のシリコン片で
形成されたＩＣ集積回路１２上に形成されているため、
熱伝達の遅延時間と、シリコンパワートランジスタ１間
の熱抵抗により、温度勾配が発生する。そのため、極め
て短い時間（数十ミリセカンド〜数百ミリセカンド）に
シリコンチップ１の急激な発熱温度を検出することは不
可能であるという問題点を有していた。
【００１０】本発明は、上記従来の問題点に鑑み、シリ
コンパワートランジスタの異常発熱に対して、極めて短
時間のうちにシリコンパワートランジスタのチップ温度
検出を可能にするパワートランジスタ温度保護回路装置
を提供することを目的としてなされたものである。
コンパワートランジスタの異常発熱に対して、極めて短
時間のうちにシリコンパワートランジスタのチップ温度
検出を可能にするパワートランジスタ温度保護回路装置
を提供することを目的としてなされたものである。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に本発明のパワートランジスタ温度保護回路装置は、ベ
ース領域とエミッタ領域が二重拡散プロセスで形成され
たシリコンパワートランジスタと、前記シリコンパワー
トランジスタと同体のシリコンチップ上に形成され前記
シリコンパワートランジスタとは電気的に絶縁されたあ
る一定の面積のベース領域とエミッタ領域を有しダーリ
ントン接続された第一および第二のトランジスタと、前
記シリコンパワートランジスタとは別体の実装基板上に
形成され前記ダーリントン接続された第一のトランジス
タのベースと第二のトランジスタのエミッタとの間のベ
ース・エミッタ間電圧が所定の電圧になったことを検出
するベース・エミッタ電圧検出部とを備え、前記ベース
・エミッタ電圧検出部はベース・エミッタ間電圧の電圧
オフセットを調整できるバイアス抵抗を有し前記第一の
トランジスタのベースと第二のトランジスタのエミッタ
との間のベース・エミッタ間電圧から前記シリコンパワ
ートランジスタが前記バイアス抵抗で任意に設定する所
定の温度になったことを検出できることを特徴とするも
のである。
に本発明のパワートランジスタ温度保護回路装置は、ベ
ース領域とエミッタ領域が二重拡散プロセスで形成され
たシリコンパワートランジスタと、前記シリコンパワー
トランジスタと同体のシリコンチップ上に形成され前記
シリコンパワートランジスタとは電気的に絶縁されたあ
る一定の面積のベース領域とエミッタ領域を有しダーリ
ントン接続された第一および第二のトランジスタと、前
記シリコンパワートランジスタとは別体の実装基板上に
形成され前記ダーリントン接続された第一のトランジス
タのベースと第二のトランジスタのエミッタとの間のベ
ース・エミッタ間電圧が所定の電圧になったことを検出
するベース・エミッタ電圧検出部とを備え、前記ベース
・エミッタ電圧検出部はベース・エミッタ間電圧の電圧
オフセットを調整できるバイアス抵抗を有し前記第一の
トランジスタのベースと第二のトランジスタのエミッタ
との間のベース・エミッタ間電圧から前記シリコンパワ
ートランジスタが前記バイアス抵抗で任意に設定する所
定の温度になったことを検出できることを特徴とするも
のである。
【００１２】
【作用】本発明は上記した構成によって、シリコンパワ
ートランジスタのチップ温度を同体のシリコン上に形成
されたダーリントントランジスタのベース・エミッタ電
圧の変化で任意に設定する所定の温度になったことを検
出させるものである。ダーリントントランジスタがシリ
コンパワートランジスタと同体のシリコンチップ上にあ
るため、極めて短時間に検出でき、設定温度は外部から
バイアス抵抗で電圧オフセットを調節することで可変す
ることができ、極めて自由度の高いチップ温度検出が可
能となる。
ートランジスタのチップ温度を同体のシリコン上に形成
されたダーリントントランジスタのベース・エミッタ電
圧の変化で任意に設定する所定の温度になったことを検
出させるものである。ダーリントントランジスタがシリ
コンパワートランジスタと同体のシリコンチップ上にあ
るため、極めて短時間に検出でき、設定温度は外部から
バイアス抵抗で電圧オフセットを調節することで可変す
ることができ、極めて自由度の高いチップ温度検出が可
能となる。
【００１３】
【実施例】以下本発明のパワートランジスタ温度保護回
路装置の実施例について、図１〜図２を参照しながら詳
細に説明する。
路装置の実施例について、図１〜図２を参照しながら詳
細に説明する。
【００１４】図１（ａ）、（ｂ）は本発明の第一の実施
例におけるパワートランジスタ温度保護回路装置の基本
構成を示すものである。
例におけるパワートランジスタ温度保護回路装置の基本
構成を示すものである。
【００１５】図１（ａ）において、１はベース領域とエ
ミッタ領域が二重拡散プロセスで形成されたＮＰＮタイ
プのシリコンチップ、２はパワートランジスタ部、３は
ダーリントン接続された第一のトランジスタ、４はダー
リントン接続された第二のトランジスタ、５はダーリン
トン接続された第二のトランジスタ４のベース・エミッ
タ間に接続されたリーク抵抗、６はコレクタ端、７はベ
ース端、８はエミッタ端、９はダーリントン接続された
第一のトランジスタ３のベース端、１０はダーリントン
接続された第二のトランジスタ４のエミッタ端、１１は
電圧オフセット調整用バイアス抵抗、１２は別体のシリ
コン片で形成されたＩＣ集積回路部、１３，１７は、そ
れぞれダーリントン接続されたトランジスタのベース・
エミッタ間電圧を検出するダイオード接続されたトラン
ジスタとトランジスタ、１４は電圧源、１５，１６はそ
れぞれ検出温度設定用の抵抗、１８は定電流源、１９は
ベース・エミッタ電圧検出部、２０は温度検出出力トラ
ンジスタ、２１は出力端のプルアップ抵抗、２２はダー
リントン接続された第二のトランジスタ４のエミッタ端
１０に接続した第一の入力端、２３はダーリントン接続
された第一のトランジスタ３のベース端９に接続した第
二の入力端、２４は基準グランド端、２５は電源端、２
６は出力端である。
ミッタ領域が二重拡散プロセスで形成されたＮＰＮタイ
プのシリコンチップ、２はパワートランジスタ部、３は
ダーリントン接続された第一のトランジスタ、４はダー
リントン接続された第二のトランジスタ、５はダーリン
トン接続された第二のトランジスタ４のベース・エミッ
タ間に接続されたリーク抵抗、６はコレクタ端、７はベ
ース端、８はエミッタ端、９はダーリントン接続された
第一のトランジスタ３のベース端、１０はダーリントン
接続された第二のトランジスタ４のエミッタ端、１１は
電圧オフセット調整用バイアス抵抗、１２は別体のシリ
コン片で形成されたＩＣ集積回路部、１３，１７は、そ
れぞれダーリントン接続されたトランジスタのベース・
エミッタ間電圧を検出するダイオード接続されたトラン
ジスタとトランジスタ、１４は電圧源、１５，１６はそ
れぞれ検出温度設定用の抵抗、１８は定電流源、１９は
ベース・エミッタ電圧検出部、２０は温度検出出力トラ
ンジスタ、２１は出力端のプルアップ抵抗、２２はダー
リントン接続された第二のトランジスタ４のエミッタ端
１０に接続した第一の入力端、２３はダーリントン接続
された第一のトランジスタ３のベース端９に接続した第
二の入力端、２４は基準グランド端、２５は電源端、２
６は出力端である。
【００１６】また、図１（ｂ）は、図１（ａ）を使用し
た実装形態の一例を示すもので、図１（ａ）と同一の番
号は同じものを示している。６は銅材で形成されたコレ
クタ端、３０は混成集積回路実装基板、３１は集積回路
と混成集積回路実装基板を接続するボンディングワイヤ
ーである。
た実装形態の一例を示すもので、図１（ａ）と同一の番
号は同じものを示している。６は銅材で形成されたコレ
クタ端、３０は混成集積回路実装基板、３１は集積回路
と混成集積回路実装基板を接続するボンディングワイヤ
ーである。
【００１７】以上のように構成されたパワートランジス
タ温度保護回路装置について、以下その動作について説
明する。
タ温度保護回路装置について、以下その動作について説
明する。
【００１８】まず、混成集積回路実装基板３０の上に形
成されたパワートランジスタ部２は、電力制御回路の制
御部分に使用される。この時発生するコレクタ損失は発
熱として、シリコンチップ１から銅材で形成されたコレ
クタ端６を伝達して放熱する。一方この発熱は同一のシ
リコン片上にあるダーリントン接続されたトランジスタ
にも伝達される。この熱の到達時間は一般的には数十ミ
リセカンド〜数百ミリセカンド以内に伝達される。この
発熱でダーリントン接続されたトランジスタのベース・
エミッタ間電圧（ＶBE）は、温度に対してほぼ直線的に
変化する（約−４ｍＶ／℃）良好な温度センサーとして
の働きをする。検出温度設定用抵抗１５、１６と外部の
電圧オフセット調整用抵抗１１の設定で決まる所定の温
度に到達すると、温度検出出力端２６がオン（Ｌ→Ｈ）
となるような動作をする。
成されたパワートランジスタ部２は、電力制御回路の制
御部分に使用される。この時発生するコレクタ損失は発
熱として、シリコンチップ１から銅材で形成されたコレ
クタ端６を伝達して放熱する。一方この発熱は同一のシ
リコン片上にあるダーリントン接続されたトランジスタ
にも伝達される。この熱の到達時間は一般的には数十ミ
リセカンド〜数百ミリセカンド以内に伝達される。この
発熱でダーリントン接続されたトランジスタのベース・
エミッタ間電圧（ＶBE）は、温度に対してほぼ直線的に
変化する（約−４ｍＶ／℃）良好な温度センサーとして
の働きをする。検出温度設定用抵抗１５、１６と外部の
電圧オフセット調整用抵抗１１の設定で決まる所定の温
度に到達すると、温度検出出力端２６がオン（Ｌ→Ｈ）
となるような動作をする。
【００１９】なお、ダーリントン接続された第二のトラ
ンジスタ４のベース・エミッタ間に接続されたリーク抵
抗５は、所定の温度を高い温度（１５０℃〜２００℃）
に設定するためトランジスタで不可避の逆バイアス時の
リーク電流が高温度で指数関数的に増大するために誤動
作する現象を回避させるために挿入している。
ンジスタ４のベース・エミッタ間に接続されたリーク抵
抗５は、所定の温度を高い温度（１５０℃〜２００℃）
に設定するためトランジスタで不可避の逆バイアス時の
リーク電流が高温度で指数関数的に増大するために誤動
作する現象を回避させるために挿入している。
【００２０】以上のように本実施例によれば、温度検出
用のダーリントン接続された第一、第二のトランジスタ
３、４をシリコンパワートランジスタ２と同体のシリコ
ンチップ上に形成することにより、シリコンパワートラ
ンジスタ２の発熱を短時間（数十ミリセカンド〜数百ミ
リセカンド以内）に検出できるので、過大な電力印加に
よってシリコンパワートランジスタ２が熱破壊される臨
界温度以下の検出を可能にする優れた温度センサーを提
供することによって、チップ破壊を未然に防止すること
ができるものである。
用のダーリントン接続された第一、第二のトランジスタ
３、４をシリコンパワートランジスタ２と同体のシリコ
ンチップ上に形成することにより、シリコンパワートラ
ンジスタ２の発熱を短時間（数十ミリセカンド〜数百ミ
リセカンド以内）に検出できるので、過大な電力印加に
よってシリコンパワートランジスタ２が熱破壊される臨
界温度以下の検出を可能にする優れた温度センサーを提
供することによって、チップ破壊を未然に防止すること
ができるものである。
【００２１】図２は本発明の第二の実施例における混成
集積回路装置の基本構成を示すものである。
集積回路装置の基本構成を示すものである。
【００２２】図２において、１はベース領域とエミッタ
領域が二重拡散プロセスで形成されたＰＮＰタイプのシ
リコンチップ、２はＰＮＰパワートランジスタ部、３は
ダーリントン接続された第一のトランジスタ、４はダー
リントン接続された第二のトランジスタ、５はダーリン
トン接続された第二のトランジスタ４のベース・エミッ
タ間に接続されたリーク抵抗、６はコレクタ端、７はベ
ース端、８はエミッタ端、９はダーリントン接続された
第一のトランジスタ３のベース端、１０はダーリントン
接続された第二のトランジスタ４のエミッタ端、１１は
電圧オフセット調整用バイアス抵抗、１２は別体のシリ
コン片で形成されたＩＣ集積回路部、１３，１７は、そ
れぞれダーリントン接続されたトランジスタのベース・
エミッタ間電圧を検出するダイオード接続されたトラン
ジスタとトランジスタ、１４は電圧源、１５，１６はそ
れぞれ検出温度設定用の抵抗、１８は定電流源、１９は
ベース・エミッタ電圧検出部、２０は温度検出出力トラ
ンジスタ、２１は出力端のプルアップ抵抗、２２はダー
リントン接続された第二のトランジスタ４のエミッタ端
１０に接続した第一の入力端、２３はダーリントン接続
された第一のトランジスタ３のベース端９に接続した第
二の入力端、２４は基準グランド端、２５は電源端、２
６は出力端、である。
領域が二重拡散プロセスで形成されたＰＮＰタイプのシ
リコンチップ、２はＰＮＰパワートランジスタ部、３は
ダーリントン接続された第一のトランジスタ、４はダー
リントン接続された第二のトランジスタ、５はダーリン
トン接続された第二のトランジスタ４のベース・エミッ
タ間に接続されたリーク抵抗、６はコレクタ端、７はベ
ース端、８はエミッタ端、９はダーリントン接続された
第一のトランジスタ３のベース端、１０はダーリントン
接続された第二のトランジスタ４のエミッタ端、１１は
電圧オフセット調整用バイアス抵抗、１２は別体のシリ
コン片で形成されたＩＣ集積回路部、１３，１７は、そ
れぞれダーリントン接続されたトランジスタのベース・
エミッタ間電圧を検出するダイオード接続されたトラン
ジスタとトランジスタ、１４は電圧源、１５，１６はそ
れぞれ検出温度設定用の抵抗、１８は定電流源、１９は
ベース・エミッタ電圧検出部、２０は温度検出出力トラ
ンジスタ、２１は出力端のプルアップ抵抗、２２はダー
リントン接続された第二のトランジスタ４のエミッタ端
１０に接続した第一の入力端、２３はダーリントン接続
された第一のトランジスタ３のベース端９に接続した第
二の入力端、２４は基準グランド端、２５は電源端、２
６は出力端、である。
【００２３】この実施例では、シリコンチップ１にＰＮ
Ｐタイプを用いたもので、全ての能動素子および電源の
極性を逆にして構成することにより、ＮＰＮタイプと同
一の機能を果たすことができる。この場合、温度センサ
ーはあくまで、ダーリントン接続のトランジスタのベー
ス・エミッタ電圧であるので、集積回路部のラテラルＰ
ＮＰなどの特性の影響はなく、ＮＰＮと同等の特性を容
易に得ることができる。なお、１２は別体のシリコン片
で形成されたＩＣ集積回路部としたが、個別素子（ディ
スクリート素子）で形成した回路部で構成してもよい。
また、３０は混成集積回路実装基板としたが、一般的な
プリント基板で構成してもよい。また、１はベース領域
とエミッタ領域が二重拡散プロセスで形成されたＮＰＮ
またはＰＮＰタイプのシリコンチップとして混成集積回
路実装基板上に形成したが、ＮＰＮまたはＰＮＰタイプ
の個別素子として構成してもよいので、電力制御産業分
野の全般にわたって、広範囲の応用が期待できる。
Ｐタイプを用いたもので、全ての能動素子および電源の
極性を逆にして構成することにより、ＮＰＮタイプと同
一の機能を果たすことができる。この場合、温度センサ
ーはあくまで、ダーリントン接続のトランジスタのベー
ス・エミッタ電圧であるので、集積回路部のラテラルＰ
ＮＰなどの特性の影響はなく、ＮＰＮと同等の特性を容
易に得ることができる。なお、１２は別体のシリコン片
で形成されたＩＣ集積回路部としたが、個別素子（ディ
スクリート素子）で形成した回路部で構成してもよい。
また、３０は混成集積回路実装基板としたが、一般的な
プリント基板で構成してもよい。また、１はベース領域
とエミッタ領域が二重拡散プロセスで形成されたＮＰＮ
またはＰＮＰタイプのシリコンチップとして混成集積回
路実装基板上に形成したが、ＮＰＮまたはＰＮＰタイプ
の個別素子として構成してもよいので、電力制御産業分
野の全般にわたって、広範囲の応用が期待できる。
【００２４】
【発明の効果】以上のように本発明は、温度検出用のダ
ーリントン接続された第一、第二のトランジスタをシリ
コンパワートランジスタと同体のシリコンチップ上に形
成することにより、シリコンパワートランジスタの発熱
を短時間（数十ミリセカンド〜数百ミリセカンド以内）
に検出できるので、過大な電力印加によってシリコンパ
ワートランジスタが熱破壊される臨界温度以下の検出を
可能にする優れた温度センサーを提供することによっ
て、チップ破壊を未然に防止することを可能にするもの
である。
ーリントン接続された第一、第二のトランジスタをシリ
コンパワートランジスタと同体のシリコンチップ上に形
成することにより、シリコンパワートランジスタの発熱
を短時間（数十ミリセカンド〜数百ミリセカンド以内）
に検出できるので、過大な電力印加によってシリコンパ
ワートランジスタが熱破壊される臨界温度以下の検出を
可能にする優れた温度センサーを提供することによっ
て、チップ破壊を未然に防止することを可能にするもの
である。
【図１】（ａ）は本発明の第１の実施例におけるパワー
トランジスタ温度保護回路装置の基本構成図 （ｂ）は本発明の第１の実施例におけるパワートランジ
スタ温度保護回路装置の基本構造図
トランジスタ温度保護回路装置の基本構成図 （ｂ）は本発明の第１の実施例におけるパワートランジ
スタ温度保護回路装置の基本構造図
【図２】本発明の第２の実施例におけるパワートランジ
スタ温度保護回路装置の基本構成図
スタ温度保護回路装置の基本構成図
【図３】（ａ）は従来のパワートランジスタ温度保護回
路装置の基本構成図 （ｂ）は従来のパワートランジスタ温度保護回路装置の
基本構造図
路装置の基本構成図 （ｂ）は従来のパワートランジスタ温度保護回路装置の
基本構造図
【図４】本発明に適用したベース領域とエミッタ領域が
二重拡散プロセスで形成されたシリコンチップの基本構
造図
二重拡散プロセスで形成されたシリコンチップの基本構
造図
１ ベース領域とエミッタ領域が二重拡散プロセスで形
成されたＮＰＮまたはＰＮＰタイプのシリコンチップ ２ パワートランジスタ部 ３ ダーリントン接続された第一のトランジスタ ４ ダーリントン接続された第二のトランジスタ ５ リーク抵抗 ６ コレクタ端 ７ ベース端 ８ エミッタ端 ９ ダーリントントランジスタのベース端 １０ ダーリントントランジスタのエミッタ端 １１ 電圧オフセット調整用の抵抗 １２ 別体のシリコンチップで構成されたＩＣ集積回路
部 １３ ダイオード接続されたトランジスタ １４ 電圧源 １５ 抵抗 １６ 抵抗 １７ トランジスタ １８ 定電流源 １９ ベース・エミッタ電圧検出部 ２０ 温度検出出力トランジスタ ２１ プルアップ抵抗 ２２ ダーリントン接続されたトランジスタのエミッタ
端に接続した第一の入力端 ２３ ダーリントン接続されたトランジスタのベース端
に接続した第二の入力端 ２４ 基準グランド端 ２５ 電源端 ２６ 出力端 ３０ 混成集積回路実装基板 ３１ ボンディングワイヤー ３２ エミッタ領域 ３３ ベース領域 ３４ コレクタ高比抵抗領域 ３５ コレクタ高不純物濃度領域 ３６ コレクタ裏面部
成されたＮＰＮまたはＰＮＰタイプのシリコンチップ ２ パワートランジスタ部 ３ ダーリントン接続された第一のトランジスタ ４ ダーリントン接続された第二のトランジスタ ５ リーク抵抗 ６ コレクタ端 ７ ベース端 ８ エミッタ端 ９ ダーリントントランジスタのベース端 １０ ダーリントントランジスタのエミッタ端 １１ 電圧オフセット調整用の抵抗 １２ 別体のシリコンチップで構成されたＩＣ集積回路
部 １３ ダイオード接続されたトランジスタ １４ 電圧源 １５ 抵抗 １６ 抵抗 １７ トランジスタ １８ 定電流源 １９ ベース・エミッタ電圧検出部 ２０ 温度検出出力トランジスタ ２１ プルアップ抵抗 ２２ ダーリントン接続されたトランジスタのエミッタ
端に接続した第一の入力端 ２３ ダーリントン接続されたトランジスタのベース端
に接続した第二の入力端 ２４ 基準グランド端 ２５ 電源端 ２６ 出力端 ３０ 混成集積回路実装基板 ３１ ボンディングワイヤー ３２ エミッタ領域 ３３ ベース領域 ３４ コレクタ高比抵抗領域 ３５ コレクタ高不純物濃度領域 ３６ コレクタ裏面部
Claims (4)
- 【請求項１】 ベース領域とエミッタ領域が二重拡散プ
ロセスで形成されたシリコンパワートランジスタと、 前記シリコンパワートランジスタと同体のシリコンチッ
プ上に形成され前記シリコンパワートランジスタとは電
気的に絶縁されたある一定の面積のベース領域とエミッ
タ領域を有しダーリントン接続された第一および第二の
トランジスタと、 前記シリコンパワートランジスタとは別体の実装基板上
に形成され前記ダーリントン接続された第一のトランジ
スタのベースと第二のトランジスタのエミッタとの間の
ベース・エミッタ間電圧が所定の電圧になったことを検
出するベース・エミッタ電圧検出部とを備え、 前記ベース・エミッタ電圧検出部はベース・エミッタ間
電圧の電圧オフセットを調整できるバイアス抵抗を有し
前記第一のトランジスタのベースと第二のトランジスタ
のエミッタとの間のベース・エミッタ間電圧から前記シ
リコンパワートランジスタが前記バイアス抵抗で任意に
設定する所定の温度になったことを検出できる ことを特
徴とするパワートランジスタ温度保護回路装置。 - 【請求項２】 ベース・エミッタ電圧検出部の形成され
た実装基板が混成集積回路実装基板であることを特徴と
する請求項１記載のパワートランジスタ温度保護回路装
置。 - 【請求項３】 ベース・エミッタ電圧検出部の形成され
た実装基板がプリント基板であることを特徴とする請求
項１記載のパワートランジスタ温度保護回路装置。 - 【請求項４】 ダーリントン接続された第二のトランジ
スタのベース・エミッタ間にリーク抵抗を接続したこと
を特徴とする請求項１記載のパワートランジスタ温度保
護回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4034686A JP3042134B2 (ja) | 1992-02-21 | 1992-02-21 | パワートランジスタ温度保護回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4034686A JP3042134B2 (ja) | 1992-02-21 | 1992-02-21 | パワートランジスタ温度保護回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05235654A JPH05235654A (ja) | 1993-09-10 |
| JP3042134B2 true JP3042134B2 (ja) | 2000-05-15 |
Family
ID=12421284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4034686A Expired - Fee Related JP3042134B2 (ja) | 1992-02-21 | 1992-02-21 | パワートランジスタ温度保護回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3042134B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3042256B2 (ja) * | 1993-05-28 | 2000-05-15 | 松下電器産業株式会社 | パワートランジスタ温度保護回路装置 |
| US9730294B2 (en) * | 2011-11-07 | 2017-08-08 | GE Lighting Solutions, LLC | Lighting device including a drive device configured for dimming light-emitting diodes |
-
1992
- 1992-02-21 JP JP4034686A patent/JP3042134B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05235654A (ja) | 1993-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6112525A (en) | Cooling unit | |
| US4355344A (en) | Protective device electronic semiconductor component | |
| US3308271A (en) | Constant temperature environment for semiconductor circuit elements | |
| US3825778A (en) | Temperature-sensitive control circuit | |
| US3843933A (en) | Current amplifier | |
| JPH03167878A (ja) | 対熱保護されたスイッチングデバイス | |
| JPH04273030A (ja) | 温度検出回路 | |
| US3809928A (en) | Integrated structure amplifier with thermal feedback | |
| JPH06500668A (ja) | Ｃｍｏｓ技術のモノリシック集積センサ回路 | |
| JP3042134B2 (ja) | パワートランジスタ温度保護回路装置 | |
| KR19980032607A (ko) | 파워 트랜지스터 | |
| JP3042256B2 (ja) | パワートランジスタ温度保護回路装置 | |
| US3260900A (en) | Temperature compensating barrier layer semiconductor | |
| US4954766A (en) | Power supply circuit and semiconductor integrated circuit device using it | |
| JPS5896409A (ja) | 差動増幅器 | |
| US2941153A (en) | Transistor gain control | |
| JP3148781B2 (ja) | 半導体装置 | |
| JP3198820B2 (ja) | 温度検出装置 | |
| US20030030128A1 (en) | Transistor configuration for a bandgap circuit | |
| JP3282358B2 (ja) | 電力増幅器 | |
| JP2003152513A (ja) | 半導体素子の温度バランス回路 | |
| JPS59189665A (ja) | 半導体装置 | |
| JP2690201B2 (ja) | 半導体集積回路 | |
| JPH01255261A (ja) | 半導体集積回路 | |
| MY6900272A (en) | Circuit arrangements utilising thermal feedback |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080310 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |