JPH03160721A - 薄膜導体パターン構造 - Google Patents
薄膜導体パターン構造Info
- Publication number
- JPH03160721A JPH03160721A JP30030989A JP30030989A JPH03160721A JP H03160721 A JPH03160721 A JP H03160721A JP 30030989 A JP30030989 A JP 30030989A JP 30030989 A JP30030989 A JP 30030989A JP H03160721 A JPH03160721 A JP H03160721A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- conducting layer
- conductor
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 89
- 239000010409 thin film Substances 0.000 title claims abstract description 79
- 239000004642 Polyimide Substances 0.000 claims abstract description 32
- 229920001721 polyimide Polymers 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000010030 laminating Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 108
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 241001175904 Labeo bata Species 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
薄膜導体パターン構造、特にポリイミド層の上に形成さ
れた薄膜導体パターンの構戒に関し、薄膜導体パターン
の内部応力により発生するポリイミド層のクラックをな
くすことを目的とし、耐熱性絶縁基板に被着されたポリ
イミド層の上に形成された薄膜導体パターンが、少なく
とも第1の薄膜導電層に第2の薄膜導電層を積層してな
り、 該ポリイミド層および該第2の薄膜導電層に対し密着性
を有する該第1の薄膜導電層に積層され主導電体となる
該第2の薄膜導電層が、該第1の薄膜導電層の輪郭より
内側に形成されたこと、さらに、該第1の薄膜導電層が
該ボリイξド層を外方向に押し広げる内部応力をもつよ
うに形成してなることを特徴とし構戒する。
れた薄膜導体パターンの構戒に関し、薄膜導体パターン
の内部応力により発生するポリイミド層のクラックをな
くすことを目的とし、耐熱性絶縁基板に被着されたポリ
イミド層の上に形成された薄膜導体パターンが、少なく
とも第1の薄膜導電層に第2の薄膜導電層を積層してな
り、 該ポリイミド層および該第2の薄膜導電層に対し密着性
を有する該第1の薄膜導電層に積層され主導電体となる
該第2の薄膜導電層が、該第1の薄膜導電層の輪郭より
内側に形成されたこと、さらに、該第1の薄膜導電層が
該ボリイξド層を外方向に押し広げる内部応力をもつよ
うに形成してなることを特徴とし構戒する。
本発明は薄膜導体パターン、特にポリイミド層の上に形
成した薄膜導体パターンの内部応力によって該ポリイミ
ド層にクランクが発生しないようにした構戒に関する。
成した薄膜導体パターンの内部応力によって該ポリイミ
ド層にクランクが発生しないようにした構戒に関する。
[従来の技術〕
第3図はポリイミド層の上に形成された従来の薄膜導体
パターンを示す断面図である。
パターンを示す断面図である。
第3図において、耐熱性絶縁基板(セラミック基板)l
の上にポリイミド層2を被着し、その上に形成された薄
膜導体パターン3は、第1の薄膜導体層4と、第2の薄
膜導体層5と、第3の薄膜導体層6とを積層してなる。
の上にポリイミド層2を被着し、その上に形成された薄
膜導体パターン3は、第1の薄膜導体層4と、第2の薄
膜導体層5と、第3の薄膜導体層6とを積層してなる。
ポリイミド層2および導体1i5に対し密着性を有する
クロームやチタン等にてなる導体層4と、銅やアルミニ
ウム等にてなり主導電体となる導体層5と、導体層5に
対する密着性を有するクロームやチタン等にてなる導体
層6にてなる導体パターン3は、同一輪郭に形成される
. 厚さ1000人程度の導体層4.厚さ数μ鋼程度の導体
層5,厚さ1000人程度の導体層6は、一般にスパッ
タリング法により被着された薄膜の選択エッチングにて
形成されるが、このように構威された導体パターン3に
おいて、導体層5に代表される導体パターン3の内部応
力は、ポリイミド層2を内側に引張る方向に2〜3X1
0”Pa程度である。
クロームやチタン等にてなる導体層4と、銅やアルミニ
ウム等にてなり主導電体となる導体層5と、導体層5に
対する密着性を有するクロームやチタン等にてなる導体
層6にてなる導体パターン3は、同一輪郭に形成される
. 厚さ1000人程度の導体層4.厚さ数μ鋼程度の導体
層5,厚さ1000人程度の導体層6は、一般にスパッ
タリング法により被着された薄膜の選択エッチングにて
形成されるが、このように構威された導体パターン3に
おいて、導体層5に代表される導体パターン3の内部応
力は、ポリイミド層2を内側に引張る方向に2〜3X1
0”Pa程度である。
このような内部応力は、導体パターン3を形成させる薄
膜を被着するとき絶縁基板1を300″C以下に加熱し
、該薄膜の熱膨張係数が絶縁基板1それより大きいため
に生じる。因に、通常の絶縁基板1に使用されるセラミ
ックの熱膨張係数が約3〜7X10−”/”Cであるの
に対し、導体層5に使用される銅の熱膨張係数は約17
X10−’/”C.アルミニウムの熱膨張係数は約24
X10−”/”Cである。
膜を被着するとき絶縁基板1を300″C以下に加熱し
、該薄膜の熱膨張係数が絶縁基板1それより大きいため
に生じる。因に、通常の絶縁基板1に使用されるセラミ
ックの熱膨張係数が約3〜7X10−”/”Cであるの
に対し、導体層5に使用される銅の熱膨張係数は約17
X10−’/”C.アルミニウムの熱膨張係数は約24
X10−”/”Cである。
他方、セラミック基板1の上に被着されたポリイミド層
2の表層部は、導体パターン3のための薄膜を被着する
のに先立つアッシングやスパッタエッチングによって変
質・硬化されていることが多く、導体パターン3の内部
応力はその輪郭部に集中する. そのため、ポリイミド層2の表層部には前記内部応力に
より図示する如く、導体パターン3の輪郭部から該表層
部を裂くようなクランク7の発生することがあった。
2の表層部は、導体パターン3のための薄膜を被着する
のに先立つアッシングやスパッタエッチングによって変
質・硬化されていることが多く、導体パターン3の内部
応力はその輪郭部に集中する. そのため、ポリイミド層2の表層部には前記内部応力に
より図示する如く、導体パターン3の輪郭部から該表層
部を裂くようなクランク7の発生することがあった。
ポリイミド層2に発生したクランク7は、その後に被着
される薄膜に亀裂を作らせたり、処理液を残留させる等
の理由から、製造歩留まりの低下要因となり、その対策
が強く要望されていた。
される薄膜に亀裂を作らせたり、処理液を残留させる等
の理由から、製造歩留まりの低下要因となり、その対策
が強く要望されていた。
なお、ポリイミド層表層部の変質,硬化をなくせばクラ
ンク7の発生を抑制できるが、前記アッシングやスパッ
タエッチング等の前工程はクリーニングの意味で必要不
可欠の場合が多く、その省略は極めて困難である. 〔課題を解決するための手段〕 上記課題の解決を目的とした本発明は、その実施例を示
す第1図および第2図によれば、耐熱性絶縁基板1に被
着されたポリイミド層2の上に形成された導体パターン
11または21が、少なくとも第1の′fil膜導電層
12または22に第2の薄膜導電層13を積層してなり
、 ポリイミド層2および第2の薄膜導電層13に密着性を
有する第1の薄膜導電層12および22に積層され主導
電体となる第2の薄膜導電層13が、第1の薄膜導電層
12または22の輪郭より内側に形成されたことを特徴
とし、 さらに、前記第1の薄膜導電層22がポリイミド層2を
外方向に押し広げる内部応力をもつように形成してなる
ことを特徴とする。
ンク7の発生を抑制できるが、前記アッシングやスパッ
タエッチング等の前工程はクリーニングの意味で必要不
可欠の場合が多く、その省略は極めて困難である. 〔課題を解決するための手段〕 上記課題の解決を目的とした本発明は、その実施例を示
す第1図および第2図によれば、耐熱性絶縁基板1に被
着されたポリイミド層2の上に形成された導体パターン
11または21が、少なくとも第1の′fil膜導電層
12または22に第2の薄膜導電層13を積層してなり
、 ポリイミド層2および第2の薄膜導電層13に密着性を
有する第1の薄膜導電層12および22に積層され主導
電体となる第2の薄膜導電層13が、第1の薄膜導電層
12または22の輪郭より内側に形成されたことを特徴
とし、 さらに、前記第1の薄膜導電層22がポリイミド層2を
外方向に押し広げる内部応力をもつように形成してなる
ことを特徴とする。
上記手段によれば、第2の薄膜導電層が第1の薄膜導電
層の輪郭より内側に形成されたことにより、第2の薄膜
導電層の輪郭部に集中する第2の薄膜導電層の内部応力
は、その多くが第1の薄膜導電層に吸収され、ボリイく
ド層にクラックの発生する恐れをなくし、さらに第1の
薄膜導電層の内部応力を第2の薄膜導電層のそれと逆方
向としたことにより、第2の薄膜導電層の内部応力に対
する第1の薄膜導電層の耐力を増大せしめ、本発明の効
果が一層顕著になる。
層の輪郭より内側に形成されたことにより、第2の薄膜
導電層の輪郭部に集中する第2の薄膜導電層の内部応力
は、その多くが第1の薄膜導電層に吸収され、ボリイく
ド層にクラックの発生する恐れをなくし、さらに第1の
薄膜導電層の内部応力を第2の薄膜導電層のそれと逆方
向としたことにより、第2の薄膜導電層の内部応力に対
する第1の薄膜導電層の耐力を増大せしめ、本発明の効
果が一層顕著になる。
[実施例]
以下に、図面を用いて本発明の実施例による薄膜導体パ
ターンを説明する。
ターンを説明する。
第1図は本発明の一実施例による薄膜導体パターンの断
面図、第2図は本発明の他の実施例による薄膜導体パタ
ーンの断面図である。
面図、第2図は本発明の他の実施例による薄膜導体パタ
ーンの断面図である。
第3図と共通部分に同一符号を使用した第1図において
、耐熱性絶縁基板(セラミック基板)1の上にポリイミ
ド層2を被着し、その上に形成された薄膜導体パターン
l1は、クロームやチタン等にてなる第1の薄膜導体層
12,銅等にてなる第2の薄膜導体層13,クロームや
チタン等にてなる第3の導体層14を積層した構戒であ
る。
、耐熱性絶縁基板(セラミック基板)1の上にポリイミ
ド層2を被着し、その上に形成された薄膜導体パターン
l1は、クロームやチタン等にてなる第1の薄膜導体層
12,銅等にてなる第2の薄膜導体層13,クロームや
チタン等にてなる第3の導体層14を積層した構戒であ
る。
厚さ1000人程度でありポリイミド層2および導体層
13に対し密着性を有する導体層12.厚さ数μ編程度
であり主導電体となる導体層13,厚さ1000人程度
であり導体層13に対し密着性を有する導体層14は、
スパッタリングにより被着された薄膜より形成され、導
体層13の輪郭は導体層12の輪郭より内側に形成され
る。
13に対し密着性を有する導体層12.厚さ数μ編程度
であり主導電体となる導体層13,厚さ1000人程度
であり導体層13に対し密着性を有する導体層14は、
スパッタリングにより被着された薄膜より形成され、導
体層13の輪郭は導体層12の輪郭より内側に形成され
る。
このような導体パターンI1において、導体層12.導
体N13,導体層14の各内部応力は、図中に矢印で示
す如く何れもそれら自体を圧縮させる方向であり、それ
らによってポリイミド層2には、図中に矢印で示す如く
薄膜導体パターン1lの下部が内側へ圧縮されるように
なる。
体N13,導体層14の各内部応力は、図中に矢印で示
す如く何れもそれら自体を圧縮させる方向であり、それ
らによってポリイミド層2には、図中に矢印で示す如く
薄膜導体パターン1lの下部が内側へ圧縮されるように
なる。
そして、厚さ1000人程度の導体層l2には従来の導
体層4と同種金属例えばクロームを使用し、厚さ数μ鞘
程度の導体層13には従来の導体層5と同種金属例えば
銅を使用すると、導体層13には2〜3X10”Pa程
度の内部応力が発生し、導体層13の輪郭部に該内部応
力が集中するようになる。
体層4と同種金属例えばクロームを使用し、厚さ数μ鞘
程度の導体層13には従来の導体層5と同種金属例えば
銅を使用すると、導体層13には2〜3X10”Pa程
度の内部応力が発生し、導体層13の輪郭部に該内部応
力が集中するようになる。
導体層13のかかる集中応力は、導体層l2にほぼ吸収
されポリイミド層2に作用しないようになり、ポリイミ
ド層2には導体層12に発生した内部応力および、導体
層l2の輪郭部における該内部応力の集中応力が作用す
ることになる。
されポリイミド層2に作用しないようになり、ポリイミ
ド層2には導体層12に発生した内部応力および、導体
層l2の輪郭部における該内部応力の集中応力が作用す
ることになる。
しかし、導体層12が導体層13より薄く,クロームの
熱膨張係数が銅のそれより小さいため、ポリイミド層2
に対する導体層l2の内部応力の影響は、導体層13の
それより遥かに小さいものになる。
熱膨張係数が銅のそれより小さいため、ポリイミド層2
に対する導体層l2の内部応力の影響は、導体層13の
それより遥かに小さいものになる。
第1図と共通部分に同一符号を使用した第2図において
、絶縁基板1の上にポリイミド層2を被着し、その上に
形成された薄膜導体パターン21は、クロームやチタン
等にてなる第1の薄膜導体層22,銅等にてなる第2の
薄膜導体層13,クロームやチタン等にてなる第3の導
体層14を積層した構成である。
、絶縁基板1の上にポリイミド層2を被着し、その上に
形成された薄膜導体パターン21は、クロームやチタン
等にてなる第1の薄膜導体層22,銅等にてなる第2の
薄膜導体層13,クロームやチタン等にてなる第3の導
体層14を積層した構成である。
厚さl000入程度でありボリイξド層2および導体層
13に対し密着性を有する導体層22.厚さ数μ一程度
であり主導電体となる導体層13,厚さ1000人程度
であり導体N13に対し密着性を有する導体層l4は、
スパッタリングにより被着された薄膜より形成され、導
体層13は導体層22の輪郭より内側に形成される。
13に対し密着性を有する導体層22.厚さ数μ一程度
であり主導電体となる導体層13,厚さ1000人程度
であり導体N13に対し密着性を有する導体層l4は、
スパッタリングにより被着された薄膜より形成され、導
体層13は導体層22の輪郭より内側に形成される。
導体層22は内部応力が図中の矢印で示す如く導体層1
3のそれと逆方向となるように、例えばバイアス量,A
rガスの圧力によって内部応力のコントロールが可能な
RFバイアススパッタリングにて被着した薄膜より形戒
する。
3のそれと逆方向となるように、例えばバイアス量,A
rガスの圧力によって内部応力のコントロールが可能な
RFバイアススパッタリングにて被着した薄膜より形戒
する。
このような導体層22を具えた導体パターン21は、導
体パターン11より一層効果的に、ポリイミド層2のク
ラック防止に役立つようになる。
体パターン11より一層効果的に、ポリイミド層2のク
ラック防止に役立つようになる。
以上説明したように本発明によれば、第1の薄膜導電層
が主導電体である第2の薄膜導電層の内部応力を吸収す
る構戒にしたことによって、製品の信頼性および歩留ま
り低下を招くポリイミド層のクラックを抑止し、さらに
、第1の薄膜導電層の内部応力を第2の薄膜導電層の内
部応力に対して逆方向とすることで該クラックの抑止を
一層効果的にすることができた。
が主導電体である第2の薄膜導電層の内部応力を吸収す
る構戒にしたことによって、製品の信頼性および歩留ま
り低下を招くポリイミド層のクラックを抑止し、さらに
、第1の薄膜導電層の内部応力を第2の薄膜導電層の内
部応力に対して逆方向とすることで該クラックの抑止を
一層効果的にすることができた。
第1図は本発明の一実施例による薄膜導体パターン、
第2図は本発明の他の実施例による薄膜導体パターン、
第3図は従来の薄膜導体パターン、
である。
図中において、
lは耐熱性分牲絶縁基板、
2はポリイミド層、
11.21は薄膜導体パターン、
12.22は第1の薄膜導電層、
13は第2の薄膜導電層、
を示す。
++4J[I導体パターン
1柁球基仮
木尭明の一芙施伊jによろ31!Jl!導体バタ第 1
閃 ン 1 木発明の沌の夷職例による罵暎厚体パターン亮 2 図
閃 ン 1 木発明の沌の夷職例による罵暎厚体パターン亮 2 図
Claims (1)
- 【特許請求の範囲】 〔1〕耐熱性絶縁基板(1)に被着されたポリイミド層
(2)の上に形成された薄膜導体パターン(11、21
)が、少なくとも第1の薄膜導電層(12、22)に第
2の薄膜導電層(13)を積層してなり、 該ポリイミド層(2)および該第2の薄膜導電層(13
)に対して密着性を有する該第1の薄膜導電層(12、
22)に積層され主導電体となる該第2の薄膜導電層(
13)が、該第1の薄膜導電層(12、22)の輪郭よ
り内側に形成されたことを特徴とする薄膜導体パターン
構造。 〔2〕前記第1の薄膜導電層(22)が前記ポリイミド
層(2)を外方向に押し広げる内部応力をもつように形
成してなることを特徴とする前記請求項1に記載の薄膜
導体パターン構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30030989A JPH03160721A (ja) | 1989-11-17 | 1989-11-17 | 薄膜導体パターン構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30030989A JPH03160721A (ja) | 1989-11-17 | 1989-11-17 | 薄膜導体パターン構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03160721A true JPH03160721A (ja) | 1991-07-10 |
Family
ID=17883228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30030989A Pending JPH03160721A (ja) | 1989-11-17 | 1989-11-17 | 薄膜導体パターン構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03160721A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200049763A (ko) * | 2017-08-25 | 2020-05-08 | 인피니언 테크놀로지스 아게 | 한정된 균열 방지 에지 연장부를 구비한 압축 중간층 |
-
1989
- 1989-11-17 JP JP30030989A patent/JPH03160721A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200049763A (ko) * | 2017-08-25 | 2020-05-08 | 인피니언 테크놀로지스 아게 | 한정된 균열 방지 에지 연장부를 구비한 압축 중간층 |
JP2020532112A (ja) * | 2017-08-25 | 2020-11-05 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | 画定された亀裂防止縁延長部を有する圧縮性の中間層 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0268992A (ja) | 多層配線基板 | |
JPH03160721A (ja) | 薄膜導体パターン構造 | |
US3959747A (en) | Metallized lithium niobate and method of making | |
JP4707890B2 (ja) | チップ抵抗器およびその製造方法 | |
JPH07263864A (ja) | 薄膜多層基板及びその製造方法 | |
JP2634332B2 (ja) | サーマルヘッド保護膜の製造方法 | |
JPH0158853B2 (ja) | ||
JPS6235361A (ja) | フオトマスク材料 | |
JP2884669B2 (ja) | ガラスセラミック多層配線基板 | |
JPH03178195A (ja) | 多層セラミック基板の製造方法 | |
JPH03108788A (ja) | 薄膜配線基板 | |
JP2884100B2 (ja) | 半導体装置 | |
JP2884721B2 (ja) | ガラスセラミック多層配線基板 | |
JPS61174507A (ja) | 液晶表示素子 | |
JP3462422B2 (ja) | カード用のカバー | |
JP2958716B2 (ja) | 集積回路の配線構造 | |
JPH01120886A (ja) | セラミツク基板 | |
JPS5933891A (ja) | 磁気抵抗効果型磁気センサ− | |
JPH0324729A (ja) | 半導体装置の製造方法 | |
JP2001168484A (ja) | 配線構体及びその形成法 | |
JPH06152078A (ja) | セラミック回路基板 | |
JPS59222997A (ja) | 印刷回路用ほうろう基板の製造方法 | |
JPH02241096A (ja) | 多層セラミック基板の製造方法 | |
KR960026233A (ko) | 반도체 장치의 금속 배선 방법 | |
JPS6097691A (ja) | 厚膜薄膜配線基板の製造方法 |