JPH06152078A - セラミック回路基板 - Google Patents
セラミック回路基板Info
- Publication number
- JPH06152078A JPH06152078A JP31775092A JP31775092A JPH06152078A JP H06152078 A JPH06152078 A JP H06152078A JP 31775092 A JP31775092 A JP 31775092A JP 31775092 A JP31775092 A JP 31775092A JP H06152078 A JPH06152078 A JP H06152078A
- Authority
- JP
- Japan
- Prior art keywords
- copper plate
- circuit
- ceramic
- circuit board
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
Abstract
(57)【要約】
【目的】 回路パターンの形状差に係わらず、クラック
の発生を最少限とすることができるセラミック回路基板
を提供する。 【構成】 セラミック基板の表裏面に銅板を接合し、表
銅板が回路銅板で、裏銅板がベタ銅板であるセラミック
回路基板において、該セラミック基板の厚みを、０．４
ｍｍ以下とし、該回路銅板における隣接する回路間距離
を、０．５ｍｍ〜０．８ｍｍとした構成よりなる。
の発生を最少限とすることができるセラミック回路基板
を提供する。 【構成】 セラミック基板の表裏面に銅板を接合し、表
銅板が回路銅板で、裏銅板がベタ銅板であるセラミック
回路基板において、該セラミック基板の厚みを、０．４
ｍｍ以下とし、該回路銅板における隣接する回路間距離
を、０．５ｍｍ〜０．８ｍｍとした構成よりなる。
Description
【０００１】
【産業上の利用分野】本発明は、セラミック回路基板に
係り、より詳細には、半導体素子を搭載するパワーモジ
ュール基板であって、例えば、半導体素子を搭載する工
程において、加熱・冷却を行うことにより発生するセラ
ミック基板のクラックを防止できるようにしたセラミッ
ク回路基板に関する。
係り、より詳細には、半導体素子を搭載するパワーモジ
ュール基板であって、例えば、半導体素子を搭載する工
程において、加熱・冷却を行うことにより発生するセラ
ミック基板のクラックを防止できるようにしたセラミッ
ク回路基板に関する。
【０００２】
【従来の技術】パワーモジュール基板に用いられるセラ
ミック回路基板は、セラミック基板の表裏面に銅板を接
合し、表銅板がパターニングされた回路銅板で構成さ
れ、裏銅板がベタ銅板として構成されている。また銅板
の表層にはＮｉ−Ｐメッキが施されている。そして、該
セラミック回路基板は、それぞれの熱特性が異なり、か
つ高熱伝導性が要求される半導体素子搭載用基板として
用いられるため、加熱・冷却を連続して加える信頼性評
価において、クラックの発生することが知られている。
ミック回路基板は、セラミック基板の表裏面に銅板を接
合し、表銅板がパターニングされた回路銅板で構成さ
れ、裏銅板がベタ銅板として構成されている。また銅板
の表層にはＮｉ−Ｐメッキが施されている。そして、該
セラミック回路基板は、それぞれの熱特性が異なり、か
つ高熱伝導性が要求される半導体素子搭載用基板として
用いられるため、加熱・冷却を連続して加える信頼性評
価において、クラックの発生することが知られている。
【０００３】そこで、本発明者は、このようなクラック
の発生と、その原因とを究明するために種々の試験・研
究を行った結果、次のようなことを究明した。すなわ
ち、 銅板のコーナー部へのクラックの発生について 図３に示すプロファイルで加熱・冷却評価を行なうと、
２サイクル目で銅板の外周コーナー部にクラックが発生
し、４サイクル目以降で内部パターンコーナー部にクラ
ックの発生が認められる。これは、微小な熱応力がコー
ナー部に集中し、繰り返し加わる応力にクラックが発生
するものと考えられる。そして、そのクラックは、基板
厚の５０％程度にまで達する。 メッキ変質によるクラックの発生について Ｎｉ−Ｐメッキは、加熱により、そのメッキ被膜が結晶
化、硬化し、冷却・収縮時にセラミック基板の収縮に遅
れ、該基板との境界に応力が集中して、クラックが発生
するものと考えられる。 基板の強度によるクラックの発生について セラミック基板を薄くすると、その強度が低下すること
による。等の結果を究明した。
の発生と、その原因とを究明するために種々の試験・研
究を行った結果、次のようなことを究明した。すなわ
ち、 銅板のコーナー部へのクラックの発生について 図３に示すプロファイルで加熱・冷却評価を行なうと、
２サイクル目で銅板の外周コーナー部にクラックが発生
し、４サイクル目以降で内部パターンコーナー部にクラ
ックの発生が認められる。これは、微小な熱応力がコー
ナー部に集中し、繰り返し加わる応力にクラックが発生
するものと考えられる。そして、そのクラックは、基板
厚の５０％程度にまで達する。 メッキ変質によるクラックの発生について Ｎｉ−Ｐメッキは、加熱により、そのメッキ被膜が結晶
化、硬化し、冷却・収縮時にセラミック基板の収縮に遅
れ、該基板との境界に応力が集中して、クラックが発生
するものと考えられる。 基板の強度によるクラックの発生について セラミック基板を薄くすると、その強度が低下すること
による。等の結果を究明した。
【０００４】そして、本発明者は、以上のような結果に
基づき、このクラックの発生については、次のような手
法をとることで、その防止を図った。すなわち、 銅板のコーナー部へのクラックの発生は、該銅板の
コーナー部にアールを設ける（図４参照）ことで、その
応力の集中を緩和させ、またセラミック基板の表裏面の
銅板の起点位置（外周間隔）を一致させる（図５参照）
ことで、表銅板と裏銅板とのバランスをとって、その応
力を調整する。 メッキ変質によるクラックの発生は、メッキ被膜中
のリン濃度を低くすることで防止する。すなわち、メッ
キターン数が増大すると、メッキ中のリン濃度が増加す
るために、その処理数を少なくして、リン濃度を低くす
る。 基板の強度によるクラックの発生は、アルミナ粒径
を小さくしてセラミックス内のポアーを小さくすること
で、その強度を向上させ、あるいは基板の厚みを厚くす
ることで、抗折荷重を向上させ、その応力集中に対して
耐久力を増大させる。更に、基板の厚みを薄い状態とす
る場合は、回路銅板の外周に溝を設ける（図６参照）こ
とで、クラックの発生を防止する。 等の手法をとるようにしている。
基づき、このクラックの発生については、次のような手
法をとることで、その防止を図った。すなわち、 銅板のコーナー部へのクラックの発生は、該銅板の
コーナー部にアールを設ける（図４参照）ことで、その
応力の集中を緩和させ、またセラミック基板の表裏面の
銅板の起点位置（外周間隔）を一致させる（図５参照）
ことで、表銅板と裏銅板とのバランスをとって、その応
力を調整する。 メッキ変質によるクラックの発生は、メッキ被膜中
のリン濃度を低くすることで防止する。すなわち、メッ
キターン数が増大すると、メッキ中のリン濃度が増加す
るために、その処理数を少なくして、リン濃度を低くす
る。 基板の強度によるクラックの発生は、アルミナ粒径
を小さくしてセラミックス内のポアーを小さくすること
で、その強度を向上させ、あるいは基板の厚みを厚くす
ることで、抗折荷重を向上させ、その応力集中に対して
耐久力を増大させる。更に、基板の厚みを薄い状態とす
る場合は、回路銅板の外周に溝を設ける（図６参照）こ
とで、クラックの発生を防止する。 等の手法をとるようにしている。
【０００５】
【発明が解決しようとする課題】しかし、上述したよう
な手法をとった場合であっても、パターンニングされた
銅板における回路パターンの形状が異なるため、応力の
集中し易い回路パターンにあっては、加熱−冷却評価に
おいて、３サイクル程度しか耐久性がないのが現状であ
る。また、熱伝導性という観点より、基板の厚みを薄く
する必要があり、基板の強度を向上させるために、該基
板厚を厚くすることができないという課題もある。
な手法をとった場合であっても、パターンニングされた
銅板における回路パターンの形状が異なるため、応力の
集中し易い回路パターンにあっては、加熱−冷却評価に
おいて、３サイクル程度しか耐久性がないのが現状であ
る。また、熱伝導性という観点より、基板の厚みを薄く
する必要があり、基板の強度を向上させるために、該基
板厚を厚くすることができないという課題もある。
【０００６】そこで、本発明者は、このような点に鑑
み、種々、研究をした処、セラミック回路基板の銅板に
おける回路パターンにおける回路間に加わる応力値が、
回路間距離と相関のあることを究明した。そして、この
場合には、基板の厚みを薄くすることが可能となる。
み、種々、研究をした処、セラミック回路基板の銅板に
おける回路パターンにおける回路間に加わる応力値が、
回路間距離と相関のあることを究明した。そして、この
場合には、基板の厚みを薄くすることが可能となる。
【０００７】本発明は、上述したような課題に対処して
創作したものであって、その目的とする処は、回路パタ
ーンの形状差に係わらず、クラックの発生を最少限とす
ることができるセラミック回路基板を提供することにあ
る。
創作したものであって、その目的とする処は、回路パタ
ーンの形状差に係わらず、クラックの発生を最少限とす
ることができるセラミック回路基板を提供することにあ
る。
【０００８】
【課題を解決するための手段】そして、上記課題を解決
するための手段としての本発明のセラミック回路基板
は、セラミック基板の表裏面に銅板を接合し、表銅板が
回路銅板で、裏銅板がベタ銅板であるセラミック回路基
板において、該セラミック基板の厚みを、０．４ｍｍ以
下とし、該回路銅板における隣接する回路間距離を、
０．５ｍｍ〜０．８ｍｍとした構成よりなる。
するための手段としての本発明のセラミック回路基板
は、セラミック基板の表裏面に銅板を接合し、表銅板が
回路銅板で、裏銅板がベタ銅板であるセラミック回路基
板において、該セラミック基板の厚みを、０．４ｍｍ以
下とし、該回路銅板における隣接する回路間距離を、
０．５ｍｍ〜０．８ｍｍとした構成よりなる。
【０００９】
【作用】本発明のセラミック回路基板は、熱伝導性の観
点からセラミック基板厚みを０．４ｍｍ以下としたセラ
ミック回路基板において、回路銅板における隣接する回
路間距離を、０．５ｍｍ〜０．８ｍｍと、狭間隔にして
いるので、裏面側のベタ銅板の変形による応力の影響を
受け難くなり、その応力値を低減できるように作用す
る。ここで、該回路間距離を０．５ｍｍ〜０．８ｍｍと
したのは、実験の結果得た数値であって、０．８ｍｍを
越える広間隔となると、クラックが発生し、また０．５
ｍｍ未満の間隔の場合は、隣接する回路の間で電気的問
題が発生するということを考慮したことによる。
点からセラミック基板厚みを０．４ｍｍ以下としたセラ
ミック回路基板において、回路銅板における隣接する回
路間距離を、０．５ｍｍ〜０．８ｍｍと、狭間隔にして
いるので、裏面側のベタ銅板の変形による応力の影響を
受け難くなり、その応力値を低減できるように作用す
る。ここで、該回路間距離を０．５ｍｍ〜０．８ｍｍと
したのは、実験の結果得た数値であって、０．８ｍｍを
越える広間隔となると、クラックが発生し、また０．５
ｍｍ未満の間隔の場合は、隣接する回路の間で電気的問
題が発生するということを考慮したことによる。
【００１０】
【実施例】以下、図面を参照しながら、図１〜図２は、
本発明の一実施例を示し、図１は断面図、図２は回路パ
ターン間隔とクラック発生率との関係を説明するための
説明図、図３は信頼性評価における加熱・冷却プロファ
イルの説明図である。
本発明の一実施例を示し、図１は断面図、図２は回路パ
ターン間隔とクラック発生率との関係を説明するための
説明図、図３は信頼性評価における加熱・冷却プロファ
イルの説明図である。
【００１１】本実施例のセラミック回路基板は、概略す
ると、セラミック基板１の表面側に回路銅板２、裏面側
にベタ銅板３をボンドした構成で、半導体素子を搭載す
るためのパワーモジュール基板に使用するセラミック回
路基板の構成よりなる。
ると、セラミック基板１の表面側に回路銅板２、裏面側
にベタ銅板３をボンドした構成で、半導体素子を搭載す
るためのパワーモジュール基板に使用するセラミック回
路基板の構成よりなる。
【００１２】セラミック基板１は、９６％ Al2O3 基板
であって、その表裏面に回路銅板２とベタ銅板３とが接
合されている。回路銅板２は、エッチングその他の手段
でパターンニングされて回路パターンが形成されてお
り、ベタ銅板３は、一般的な銅板で形成されている。ま
た、回路銅板２の表面には、必要に応じて、Ｎｉ−Ｐメ
ッキが施されている。
であって、その表裏面に回路銅板２とベタ銅板３とが接
合されている。回路銅板２は、エッチングその他の手段
でパターンニングされて回路パターンが形成されてお
り、ベタ銅板３は、一般的な銅板で形成されている。ま
た、回路銅板２の表面には、必要に応じて、Ｎｉ−Ｐメ
ッキが施されている。
【００１３】そして、回路銅板２とベタ銅板３には、必
要に応じて、そのコーナー部４ａ、４ｂに、１．０Ｒの
コーナーアールが設けられ、またセラミック基板１の基
板端１ａから銅板端２ａの距離Ａと、基板端１ａから銅
板端３ａの距離Ｂとを同じ間隔の同一寸法に形成してい
る。また、必要に応じて、回路銅板２の外周部には溝５
が形成されている。該溝４は、回路銅板２の銅板端２ａ
より板厚の８０％の位置より始まり、溝幅は板厚Ｔと略
同寸法としている。また溝５の底部５ａには、フラット
部を有し、回路銅板２の表面から底部５ａまでの距離が
板厚の５０〜８０％としている。
要に応じて、そのコーナー部４ａ、４ｂに、１．０Ｒの
コーナーアールが設けられ、またセラミック基板１の基
板端１ａから銅板端２ａの距離Ａと、基板端１ａから銅
板端３ａの距離Ｂとを同じ間隔の同一寸法に形成してい
る。また、必要に応じて、回路銅板２の外周部には溝５
が形成されている。該溝４は、回路銅板２の銅板端２ａ
より板厚の８０％の位置より始まり、溝幅は板厚Ｔと略
同寸法としている。また溝５の底部５ａには、フラット
部を有し、回路銅板２の表面から底部５ａまでの距離が
板厚の５０〜８０％としている。
【００１４】ここで、本実施例においては、セラミック
基板１の厚みを、０．４ｍｍ以下の厚みとし、回路銅板
２の厚みを０．２５ｍｍとし、またベタ銅板３の厚みを
０．２０ｍｍとしている。
基板１の厚みを、０．４ｍｍ以下の厚みとし、回路銅板
２の厚みを０．２５ｍｍとし、またベタ銅板３の厚みを
０．２０ｍｍとしている。
【００１５】次に、本実施例で得たセラミック回路基板
について、加熱・冷却を連続して加える信頼性評価を行
った結果に基づき、その作用を説明する。ここで、該信
頼性評価における加熱・冷却プロファイルは、図３に示
すものを用い、加熱・冷却を１０サイクル行った（雰囲
気：Ｏ2 ）。
について、加熱・冷却を連続して加える信頼性評価を行
った結果に基づき、その作用を説明する。ここで、該信
頼性評価における加熱・冷却プロファイルは、図３に示
すものを用い、加熱・冷却を１０サイクル行った（雰囲
気：Ｏ2 ）。
【００１６】そして、この信頼性評価において、評価サ
ンプル数量を、１３ｐｃとし、それぞれを１０サイクル
加熱・冷却後、回路銅板２の回路コーナー部および回路
パターン間にクラックが発生しないことが確認できた。
また、同一回路パターンにおいて、回路パターン間の間
隔を０．８ｍｍを越える間隔としたものにあっては、ク
ラックの発生が認められた。
ンプル数量を、１３ｐｃとし、それぞれを１０サイクル
加熱・冷却後、回路銅板２の回路コーナー部および回路
パターン間にクラックが発生しないことが確認できた。
また、同一回路パターンにおいて、回路パターン間の間
隔を０．８ｍｍを越える間隔としたものにあっては、ク
ラックの発生が認められた。
【００１７】また、セラミック基板１の厚みとの関係を
明確にするために、その厚みの異なる基板について、同
一厚の回路銅板、ベタ銅板を接合し、かつ該回路銅板に
おける同一回路パターンとしたセラミック回路基板にお
ける種々の回路間距離についてのクラック発生率を調べ
た。その結果、回路間距離が、０．８ｍｍ以下の場合
は、セラミック基板１の厚みが、０．３２ｍｍ、０．４
ｍｍ、０．５ｍｍいずれであってもクラック発生率に差
が全く認められないことが確認できた（図２参照）。
明確にするために、その厚みの異なる基板について、同
一厚の回路銅板、ベタ銅板を接合し、かつ該回路銅板に
おける同一回路パターンとしたセラミック回路基板にお
ける種々の回路間距離についてのクラック発生率を調べ
た。その結果、回路間距離が、０．８ｍｍ以下の場合
は、セラミック基板１の厚みが、０．３２ｍｍ、０．４
ｍｍ、０．５ｍｍいずれであってもクラック発生率に差
が全く認められないことが確認できた（図２参照）。
【００１８】以上のことより、熱伝導性を良好にするた
めにもセラミック基板の厚みを薄くすることが好ましい
という観点より、セラミック基板１の厚みを、０．４ｍ
ｍ以下とすると共に、回路銅板２の回路間距離を、０．
５〜０．８ｍｍの範囲とすることが最も好ましいことが
判明した。また、セラミック基板１の裏面側に設けられ
ている銅板がベタ銅板であることより、前記回路間距離
を狭くすることで、該ベタ銅板からの影響を受けにくく
なっていることも判明した。
めにもセラミック基板の厚みを薄くすることが好ましい
という観点より、セラミック基板１の厚みを、０．４ｍ
ｍ以下とすると共に、回路銅板２の回路間距離を、０．
５〜０．８ｍｍの範囲とすることが最も好ましいことが
判明した。また、セラミック基板１の裏面側に設けられ
ている銅板がベタ銅板であることより、前記回路間距離
を狭くすることで、該ベタ銅板からの影響を受けにくく
なっていることも判明した。
【００１９】従って、本実施例のセラミック回路基板の
場合、従来のセラミック回路基板の場合、加熱・冷却を
連続して加える信頼性評価において、３サイクルを越え
るとクラックが発生するのに対して、１０サイクル以上
の耐久性が得られる。
場合、従来のセラミック回路基板の場合、加熱・冷却を
連続して加える信頼性評価において、３サイクルを越え
るとクラックが発生するのに対して、１０サイクル以上
の耐久性が得られる。
【００２０】なお、本発明は、上述した実施例に限定さ
れるものでなく、本発明の要旨を変更しない範囲内で変
形実施できる構成を含む。因に、前述した実施例におい
ては、セラミック基板として、Al2O3 基板を用いたが、
他のセラミック基板を用いた構成としてもよい。また回
路銅板、ベタ銅板の厚みは任意に設定できることは当然
である。
れるものでなく、本発明の要旨を変更しない範囲内で変
形実施できる構成を含む。因に、前述した実施例におい
ては、セラミック基板として、Al2O3 基板を用いたが、
他のセラミック基板を用いた構成としてもよい。また回
路銅板、ベタ銅板の厚みは任意に設定できることは当然
である。
【００２１】
【発明の効果】以上の説明より明らかなように、本発明
のセラミック回路基板によれば、セラミック基板の厚み
を、０．４ｍｍ以下とし、かつ回路銅板における隣接す
る回路間距離を、０．５ｍｍ〜０．８ｍｍと、狭間隔に
しているので、裏面側のベタ銅板の変形による応力の影
響を受け難くなり、その応力値を低減できるという効果
を有する。
のセラミック回路基板によれば、セラミック基板の厚み
を、０．４ｍｍ以下とし、かつ回路銅板における隣接す
る回路間距離を、０．５ｍｍ〜０．８ｍｍと、狭間隔に
しているので、裏面側のベタ銅板の変形による応力の影
響を受け難くなり、その応力値を低減できるという効果
を有する。
【図１】 本発明の一実施例を示す断面図である。
【図２】 回路パターン間隔とクラック発生率との関係
を説明するための説明図である。
を説明するための説明図である。
【図３】 信頼性評価における加熱・冷却プロファイル
の説明図である。
の説明図である。
【図４】 銅板のコーナー部にアールを設けた構成の説
明図である。
明図である。
【図５】 セラミック基板の表裏面の銅板の起点位置
（外周間隔）を一致させた状態の説明図である。
（外周間隔）を一致させた状態の説明図である。
【図６】 回路銅板の外周に溝を設けた状態の説明図で
ある。
ある。
１・・・セラミック基板、１ａ・・・セラミック基板の
基板端、２・・・回路銅板、２ａ・・・銅板端、３・・
・ベタ銅板、３ａ・・・銅板端、４ａ・・・銅板の外周
コーナー部、４ｂ・・・内部パターンコーナー部、５・
・・溝、５ａ・・・溝の底部
基板端、２・・・回路銅板、２ａ・・・銅板端、３・・
・ベタ銅板、３ａ・・・銅板端、４ａ・・・銅板の外周
コーナー部、４ｂ・・・内部パターンコーナー部、５・
・・溝、５ａ・・・溝の底部
Claims (1)
- 【請求項１】 セラミック基板の表裏面に銅板を接合
し、表銅板が回路銅板で、裏銅板がベタ銅板であるセラ
ミック回路基板において、該セラミック基板の厚みを、
０．４ｍｍ以下とし、該回路銅板における隣接する回路
間距離を、０．５ｍｍ〜０．８ｍｍとしたことを特徴と
するセラミック回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31775092A JPH06152078A (ja) | 1992-11-02 | 1992-11-02 | セラミック回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31775092A JPH06152078A (ja) | 1992-11-02 | 1992-11-02 | セラミック回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06152078A true JPH06152078A (ja) | 1994-05-31 |
Family
ID=18091624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31775092A Pending JPH06152078A (ja) | 1992-11-02 | 1992-11-02 | セラミック回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06152078A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008205711A (ja) * | 2007-02-19 | 2008-09-04 | Mitsubishi Electric Corp | Ｒｆｉｄタグ |
| JP2015056616A (ja) * | 2013-09-13 | 2015-03-23 | 三菱マテリアル株式会社 | ヒートシンク付パワーモジュール用基板及びその製造方法 |
-
1992
- 1992-11-02 JP JP31775092A patent/JPH06152078A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008205711A (ja) * | 2007-02-19 | 2008-09-04 | Mitsubishi Electric Corp | Ｒｆｉｄタグ |
| JP2015056616A (ja) * | 2013-09-13 | 2015-03-23 | 三菱マテリアル株式会社 | ヒートシンク付パワーモジュール用基板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH104156A (ja) | 半導体装置用絶縁基板及び半導体装置 | |
| JPH0777246B2 (ja) | セラミックス回路基板 | |
| GB2162694A (en) | Printed circuits | |
| JPH06152078A (ja) | セラミック回路基板 | |
| US5924191A (en) | Process for producing a ceramic-metal substrate | |
| JP3271507B2 (ja) | 電子部品の電極形成方法およびそれに用いられるマスキング装置 | |
| JPH0787223B2 (ja) | プリント基板及びその製造方法 | |
| US5403651A (en) | Insulating substrate for mounting semiconductor devices | |
| JPH0260185A (ja) | 回路基板 | |
| JP3199058B2 (ja) | 半導体装置 | |
| JPH0969406A (ja) | 角形薄膜チップ抵抗器の製造方法 | |
| JP2654868B2 (ja) | 銅回路付きセラミックス基板 | |
| JP2001284491A (ja) | プラスチック基板 | |
| JPH0878217A (ja) | 角形薄膜チップ抵抗器の製造方法 | |
| JP4051158B2 (ja) | 電子部品用セラミックス基板 | |
| JP2006073729A (ja) | チップ抵抗器の製造方法、集合基板及びチップ抵抗器 | |
| JPH06334061A (ja) | 半導体搭載用基板 | |
| JPH07115169A (ja) | リードフレームおよびｔａｂテープ | |
| JPH0648905Y2 (ja) | 回路基板 | |
| JPH08102454A (ja) | セラミック電子部品の製造方法 | |
| JPH02262355A (ja) | 放熱板 | |
| JPH0832204A (ja) | セラミックス配線基板の製造方法 | |
| JP2003234201A (ja) | 抵抗器およびその製造方法 | |
| JPH0513201A (ja) | 角形チツプ抵抗器 | |
| JPH03257952A (ja) | 混成集積回路用放熱板の製造方法 |