JPH03148813A - セラミック部品への導電端子の形成方法 - Google Patents
セラミック部品への導電端子の形成方法Info
- Publication number
- JPH03148813A JPH03148813A JP2131450A JP13145090A JPH03148813A JP H03148813 A JPH03148813 A JP H03148813A JP 2131450 A JP2131450 A JP 2131450A JP 13145090 A JP13145090 A JP 13145090A JP H03148813 A JPH03148813 A JP H03148813A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- layer
- terminal
- conductive
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 70
- 230000015572 biosynthetic process Effects 0.000 title description 3
- 239000003990 capacitor Substances 0.000 claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 32
- 239000007788 liquid Substances 0.000 claims abstract description 10
- 229910010293 ceramic material Inorganic materials 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 34
- 239000000203 mixture Substances 0.000 claims description 22
- 239000002245 particle Substances 0.000 claims description 14
- 238000010344 co-firing Methods 0.000 claims description 11
- 238000010304 firing Methods 0.000 claims description 9
- 239000003985 ceramic capacitor Substances 0.000 claims description 7
- 239000011230 binding agent Substances 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 2
- 230000004907 flux Effects 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims 4
- 230000010354 integration Effects 0.000 claims 2
- 238000005422 blasting Methods 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 abstract description 6
- 150000002739 metals Chemical class 0.000 abstract description 5
- 238000005476 soldering Methods 0.000 abstract description 3
- 239000011521 glass Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 235000011837 pasties Nutrition 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 235000015278 beef Nutrition 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004927 clay Substances 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000036314 physical performance Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000003746 solid phase reaction Methods 0.000 description 1
- 238000010671 solid-state reaction Methods 0.000 description 1
- -1 steatite Chemical class 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Conductive Materials (AREA)
- Ceramic Products (AREA)
- Aftertreatments Of Artificial And Natural Stones (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の分野
この発明は、セラミック部品を製造する技術に関し、特
に、導電路または導電端子をキャパシターのようなセラ
ミック部品に付与するための改良された方法に関する。
に、導電路または導電端子をキャパシターのようなセラ
ミック部品に付与するための改良された方法に関する。
従来技術の記述
１９８６年２月２２日に発行され、１９６６年６月２日
にＲｅ、２６．４２１号として再発行された米国特許第
３．２３５．９３９号において、小型セラミックキャパ
シターを製造する方法が記述されており、そのいくつか
が当該技術分野で一般に使用されている。
にＲｅ、２６．４２１号として再発行された米国特許第
３．２３５．９３９号において、小型セラミックキャパ
シターを製造する方法が記述されており、そのいくつか
が当該技術分野で一般に使用されている。
一つの方法は、微粉砕金属電極を使用し、それを未焼結
セラミックの小板またはシートに付与する。その後、こ
れらの被覆された多数のシートと被覆されない多数のシ
ートを、正確な順序および方向に交互に積層して組み立
てる。そのアセンブリーを個々の断片に切断し、その断
片を圧力下で圧縮し、その後、焼成してセラミックを焼
結させる。焼成後、有機物キャリアー中の微粉砕金属で
構成された端子物質をセラミックキャパシターの露出さ
れた電極端部に付与し、これにより端子を形成する。そ
の後、キャパシターは、端子をキャパシターの本体に融
合させるために充分な温度にされる。端子リードは、そ
の後、導電端子に結合され得る（半田付け、ろう付け、
溶接等）。 上述した従来技術の方法にお−いて、多く
の問題が端子を形成する方法から生じる。主な問題の一
つは、キャパシターのセラミック本体への端子の接着が
不充分であるので、その接触がキャパシターのいくつか
の電極と焼成された端子との間でし、 ばしば稀薄にな
る。それにより、キャパシターの電気的パラメーターが
、予期できない不規則な形に変化し得る。
セラミックの小板またはシートに付与する。その後、こ
れらの被覆された多数のシートと被覆されない多数のシ
ートを、正確な順序および方向に交互に積層して組み立
てる。そのアセンブリーを個々の断片に切断し、その断
片を圧力下で圧縮し、その後、焼成してセラミックを焼
結させる。焼成後、有機物キャリアー中の微粉砕金属で
構成された端子物質をセラミックキャパシターの露出さ
れた電極端部に付与し、これにより端子を形成する。そ
の後、キャパシターは、端子をキャパシターの本体に融
合させるために充分な温度にされる。端子リードは、そ
の後、導電端子に結合され得る（半田付け、ろう付け、
溶接等）。 上述した従来技術の方法にお−いて、多く
の問題が端子を形成する方法から生じる。主な問題の一
つは、キャパシターのセラミック本体への端子の接着が
不充分であるので、その接触がキャパシターのいくつか
の電極と焼成された端子との間でし、 ばしば稀薄にな
る。それにより、キャパシターの電気的パラメーターが
、予期できない不規則な形に変化し得る。
この従来の方法のもう一つの主な問題は、第２の焼成が
第１の焼成よりも低い温度で行わなければならないので
、牛ヤバシターの最高作動温度は、第２の焼成の低い温
度に減少する。一般に使用される従来技術のもう一つの
方法において、端子物質は、第１の焼成後に被覆されて
おり、有機物液体もしくはペースト中の微粉砕金属およ
び微粉砕ガラス粒子（フリット）で構成されている。ガ
ラスフリフトは接着を改善するが、しばしば、電気的接
続の半田付は性を減少させ、また、ガラスの含有により
脆くなり、このため、容易に破壊され、不充分な熱衝撃
性を示す。さらに、端子に通常使用される金属は、端子
リード接合に使用される半田中に溶解（リーチ）する傾
向がある。ガラスフリフトを溶融するための第２の焼成
が、第１の焼成の温度と同じまたはそれよりも高い温度
で行われるならば、その時、端子層がセラミックキヤパ
シタ−から離脱するであろう。
第１の焼成よりも低い温度で行わなければならないので
、牛ヤバシターの最高作動温度は、第２の焼成の低い温
度に減少する。一般に使用される従来技術のもう一つの
方法において、端子物質は、第１の焼成後に被覆されて
おり、有機物液体もしくはペースト中の微粉砕金属およ
び微粉砕ガラス粒子（フリット）で構成されている。ガ
ラスフリフトは接着を改善するが、しばしば、電気的接
続の半田付は性を減少させ、また、ガラスの含有により
脆くなり、このため、容易に破壊され、不充分な熱衝撃
性を示す。さらに、端子に通常使用される金属は、端子
リード接合に使用される半田中に溶解（リーチ）する傾
向がある。ガラスフリフトを溶融するための第２の焼成
が、第１の焼成の温度と同じまたはそれよりも高い温度
で行われるならば、その時、端子層がセラミックキヤパ
シタ−から離脱するであろう。
ガラスフリフトを用いて作られた端子の性能を改善する
ために、金属メッキ方法がときどき使用され、セラミッ
ク部品の端子層を仕上げ、強化する。このメッキ方法は
、強溶液が使用されることにおいて他の問題を導入し得
る。それは、ガラスフリットおよびセラミックをエッチ
ングし、端子およびセラミック本体間で不均一な界面を
もたらし、また、機械的および電気的な接合部の劣化を
導く。さらに、キャパシターの性能は、トラップされた
メッキ溶液またはメッキプロセス中に導入された他の異
種の不純物により劣化され得る。正味の結果として、キ
ャパシターは妥協され、デバイスの完全さは失われる。
ために、金属メッキ方法がときどき使用され、セラミッ
ク部品の端子層を仕上げ、強化する。このメッキ方法は
、強溶液が使用されることにおいて他の問題を導入し得
る。それは、ガラスフリットおよびセラミックをエッチ
ングし、端子およびセラミック本体間で不均一な界面を
もたらし、また、機械的および電気的な接合部の劣化を
導く。さらに、キャパシターの性能は、トラップされた
メッキ溶液またはメッキプロセス中に導入された他の異
種の不純物により劣化され得る。正味の結果として、キ
ャパシターは妥協され、デバイスの完全さは失われる。
上述した米国特許第３゜２３５．９３９号においては、
セラミックを焼結する前に、経済的方策として微粉砕金
属端子をグリーンセラミックキャパシターに付与するこ
とを提案していた。しかしながら、キャパシタ一本体に
対する金属端子の不充分な接着が経験され、予期される
キャパシターパラメーターにおいて好ましくな い変化
が生じる。 Ｃｅｒａｓｌｅ Ｃａｐａｅｌｔｏｒｓ
ｗｌｔｈ Ｃ。
セラミックを焼結する前に、経済的方策として微粉砕金
属端子をグリーンセラミックキャパシターに付与するこ
とを提案していた。しかしながら、キャパシタ一本体に
対する金属端子の不充分な接着が経験され、予期される
キャパシターパラメーターにおいて好ましくな い変化
が生じる。 Ｃｅｒａｓｌｅ Ｃａｐａｅｌｔｏｒｓ
ｗｌｔｈ Ｃ。
−４１ｒｅｄ Ｅｎｄ Ｔｅｒｍｌｎａｔｌｏｎｓ ＠
と題する米国特許第４．２４６．８２５号において開示
されたもう一つの従来の方法では、端部端子がガラスフ
リフトおよび二酸化マンガンと共に微粒子のニッケルま
たは銅で構成され、端部端子はキャパシタ一本体と共焼
成される。ガラスフリットを含むこのタイプの端子端部
は、上述のような欠陥、すなわち、接続の際の半田付は
性の減少等を経験する。
と題する米国特許第４．２４６．８２５号において開示
されたもう一つの従来の方法では、端部端子がガラスフ
リフトおよび二酸化マンガンと共に微粒子のニッケルま
たは銅で構成され、端部端子はキャパシタ一本体と共焼
成される。ガラスフリットを含むこのタイプの端子端部
は、上述のような欠陥、すなわち、接続の際の半田付は
性の減少等を経験する。
発明の概要
そこで、この発明の主要な目的は、キャパシター、レジ
スター、ハイブリッド等のセラミック電子部品用の信頼
性のある導電端子または導電路を形成する方法またはプ
ロセスを提供することである。それは、端子を付与する
従来技術の方法で以前まで経験した問題および欠点を回
避する。この発明によれば、キャパシターのような個々
のセラミック部品を未焼結状態で作った後、液状または
ペースト状の有機物キャリアー中の、微細金属およびセ
ラミックキャパシターの組成と同じもしくは同一種の組
成のセラミックの混合物で積成された端子層を、キャパ
シター断片の露出した電極側に付与する。焼結プロセス
中、端子層内のセラミックは、固相反応によりキャパシ
タ一本体と同時に焼結され、一体的な機械的結合を形成
し、その結果としてモルシック共焼成端子が得られる。
スター、ハイブリッド等のセラミック電子部品用の信頼
性のある導電端子または導電路を形成する方法またはプ
ロセスを提供することである。それは、端子を付与する
従来技術の方法で以前まで経験した問題および欠点を回
避する。この発明によれば、キャパシターのような個々
のセラミック部品を未焼結状態で作った後、液状または
ペースト状の有機物キャリアー中の、微細金属およびセ
ラミックキャパシターの組成と同じもしくは同一種の組
成のセラミックの混合物で積成された端子層を、キャパ
シター断片の露出した電極側に付与する。焼結プロセス
中、端子層内のセラミックは、固相反応によりキャパシ
タ一本体と同時に焼結され、一体的な機械的結合を形成
し、その結果としてモルシック共焼成端子が得られる。
キャパシターの各電極と焼結した端子間の優れた電気導
電性が、端子層内の金属組成物で達成される。
電性が、端子層内の金属組成物で達成される。
端子層は、最適な特性を達成するために金属組成物に対
して適当なセラミックを必要とする。端子層の組成物が
本体内のセラミックと同じであるならば、端子層内のセ
ラミックは、通常セラミックー金属組成物に対して１０
〜６０体積％である。セラミック部品のより小さい電気
導電性が許されるならば、そのときセラミックの割合は
７５体積％程度に増加され得る。端子層内のセラミック
のタイプが高温ガラスもしくはクレー、例えばステアタ
イトのようなフラックス化合物の使用によりセラミック
本体と異なるならば、そのとき端子層のセラミックの体
積による組成は、２％程度まで減少され得る。
して適当なセラミックを必要とする。端子層の組成物が
本体内のセラミックと同じであるならば、端子層内のセ
ラミックは、通常セラミックー金属組成物に対して１０
〜６０体積％である。セラミック部品のより小さい電気
導電性が許されるならば、そのときセラミックの割合は
７５体積％程度に増加され得る。端子層内のセラミック
のタイプが高温ガラスもしくはクレー、例えばステアタ
イトのようなフラックス化合物の使用によりセラミック
本体と異なるならば、そのとき端子層のセラミックの体
積による組成は、２％程度まで減少され得る。
物理的性能を向上させるために高い割合でセラミックが
使用されたとき、端子層の半田付は性は低下する。この
条件を補償するために、少ない割合のセラミックを有す
るまたはセラミックのない微粉砕金属の追加の層を、い
ずれかの焼結プロセス前に初めのセラミックー金属端子
層上に付与する。その後、キャパシターおよび端子層を
規定されたようなモノリシック一体ユニットに焼結する
。
使用されたとき、端子層の半田付は性は低下する。この
条件を補償するために、少ない割合のセラミックを有す
るまたはセラミックのない微粉砕金属の追加の層を、い
ずれかの焼結プロセス前に初めのセラミックー金属端子
層上に付与する。その後、キャパシターおよび端子層を
規定されたようなモノリシック一体ユニットに焼結する
。
この共焼成技術は、不充分な接着、不充分な半田付は性
、電気的特性の不安定性、および以前に出（わした他の
困難性という従来技術の問題点を解決する。
、電気的特性の不安定性、および以前に出（わした他の
困難性という従来技術の問題点を解決する。
これらおよび他の目的並びにこの発明の付随する多くの
利点は、すぐに認識されるであろう。また、これらは、
添付図面とともに考慮される場合、以下の詳細な記述に
よりよく理解されることになる。
利点は、すぐに認識されるであろう。また、これらは、
添付図面とともに考慮される場合、以下の詳細な記述に
よりよく理解されることになる。
好ましい態様の記述
全体を通して同一の参照符号が同一または対応する部分
を示す図面によれば、製造の一段階で参照数字１０で表
されたキャパシターが第１図〜第４図において示される
。キャパシターｌＯは、未焼結セラミック材料で構成さ
れたセラミック本体もしくはブロック１２を有する。矩
形の本体１２内には、本体１２の側面１８．２０の対向
する端部で交互に終わっている離隔した金属層１４．１
６がある。本体１２は、複数のシートをアセンブリーの
形に鉛直に組み立て、上述した米国特許第３４３５．９
３９号で詳細に説明されるようにアセンブリーを圧縮し
、アセンブリーを個々の部品または本体１２に切断する
ことにより製造される。
を示す図面によれば、製造の一段階で参照数字１０で表
されたキャパシターが第１図〜第４図において示される
。キャパシターｌＯは、未焼結セラミック材料で構成さ
れたセラミック本体もしくはブロック１２を有する。矩
形の本体１２内には、本体１２の側面１８．２０の対向
する端部で交互に終わっている離隔した金属層１４．１
６がある。本体１２は、複数のシートをアセンブリーの
形に鉛直に組み立て、上述した米国特許第３４３５．９
３９号で詳細に説明されるようにアセンブリーを圧縮し
、アセンブリーを個々の部品または本体１２に切断する
ことにより製造される。
この発明によれば、本体１２の側面ＩＩＩ、 ２０は、
図面に示すように薄７１２２．２４で被覆されている。
図面に示すように薄７１２２．２４で被覆されている。
各々の層２２．２４は、通常の有機物の液状もしくはペ
ースト状のセラミック材料、好ましくはセラミック本体
１２の組成と同じもしくはほぼ同様の組成のもの、と混
合された白金、パラジウム、金等のような微粉砕金属で
構成されている。層２２．２４は、通常、０．００１イ
ンチ厚以下であり、全側面１８．２０を覆うことができ
、本体１２または、それぞれの電極１４．１６の露出し
た端部２１．２３を覆うために充分なこれらの側面の部
分のみを被覆する。
ースト状のセラミック材料、好ましくはセラミック本体
１２の組成と同じもしくはほぼ同様の組成のもの、と混
合された白金、パラジウム、金等のような微粉砕金属で
構成されている。層２２．２４は、通常、０．００１イ
ンチ厚以下であり、全側面１８．２０を覆うことができ
、本体１２または、それぞれの電極１４．１６の露出し
た端部２１．２３を覆うために充分なこれらの側面の部
分のみを被覆する。
この段階で、第５図に示すキャパシター１０−は、セラ
ミックブロックまたは本体１２、電極１４．１６、およ
び層２２．２４を硬化するために焼成され、第７図に示
されるモノリシック一体キャパシター構造１０°を形成
する。その後、次の段階で半田２Ｂを、硬化された端子
層２２−．２４−の外側およびキャパシターｌＯ°°を
仕上げるために与えられるリード２８に付与する。
ミックブロックまたは本体１２、電極１４．１６、およ
び層２２．２４を硬化するために焼成され、第７図に示
されるモノリシック一体キャパシター構造１０°を形成
する。その後、次の段階で半田２Ｂを、硬化された端子
層２２−．２４−の外側およびキャパシターｌＯ°°を
仕上げるために与えられるリード２８に付与する。
或いは、層２２．２４は、性能を改良するためおよびキ
ャパシタ一端子形成を定常化するために、共焼成する前
に第６図に示すように各々薄層２５．２５−で疲覆され
得る。薄層２５．２５−は、有機物の液状またはペース
ト状のセラミックと共にまたはセラミックなしの微粉砕
金属で構成される。共焼成した後、層２２．２４．２５
および２５−は、互いにおよびセラミック３０ブロック
または本体１２−の側面と、並びに電極１４．１６と一
体化される。その後、半田２６およびリード２８は、キ
ャパシター端子２２−，２４に付与され、第７図および
第８図に示すようにキャパシターｌＯ°″のアセンブリ
ーを仕上げる。
ャパシタ一端子形成を定常化するために、共焼成する前
に第６図に示すように各々薄層２５．２５−で疲覆され
得る。薄層２５．２５−は、有機物の液状またはペース
ト状のセラミックと共にまたはセラミックなしの微粉砕
金属で構成される。共焼成した後、層２２．２４．２５
および２５−は、互いにおよびセラミック３０ブロック
または本体１２−の側面と、並びに電極１４．１６と一
体化される。その後、半田２６およびリード２８は、キ
ャパシター端子２２−，２４に付与され、第７図および
第８図に示すようにキャパシターｌＯ°″のアセンブリ
ーを仕上げる。
未焼結セラミック層のアセンブリーの切断を改良するこ
とが望まれるならば、上記および上述した特許第３．２
３５．９３９号におけるようにその層を圧縮した後、ア
センブリーを熱処理して粒子を凝集させ、バインダーを
除去する。それは、比較的容易にアセンブリーを鋸歯状
部材やナイフによりブロック１２に切断させる。この発
明に関する限り、ブロック１２のセラミック本体が未焼
成であれ、バインダーを除去するために部分的に焼成し
たものであれ、本体は、まだ焼結されていないので、層
２２、２４．２５および２５−は共焼成の後に、ブロッ
クもしくは本体１２および電極１４．１８と一体化する
だろう。
とが望まれるならば、上記および上述した特許第３．２
３５．９３９号におけるようにその層を圧縮した後、ア
センブリーを熱処理して粒子を凝集させ、バインダーを
除去する。それは、比較的容易にアセンブリーを鋸歯状
部材やナイフによりブロック１２に切断させる。この発
明に関する限り、ブロック１２のセラミック本体が未焼
成であれ、バインダーを除去するために部分的に焼成し
たものであれ、本体は、まだ焼結されていないので、層
２２、２４．２５および２５−は共焼成の後に、ブロッ
クもしくは本体１２および電極１４．１８と一体化する
だろう。
この発明は、多層キャパシターに関して説明されている
けれども、米国特許第４．２０５．３８４号で説明され
るキャパシターのような単一で、未焼結のセラミック本
体を有するキャパシターに同じ方法を適用することがで
きる。第１層用のセラミック材料と微粉砕金属の混合物
、並びに必要であれば、第２の層におけるセラミック組
成を有するもしくは有しない微粉砕金属で構成された端
子層が付与され、第５図および第６図について上記に説
明したようにセラミック本体１２およびその電極ととも
に焼成される。その後、キャパシターは、第７図および
第８図に関して説明したように半田結合部および／また
はリードが付加されてもよい。
けれども、米国特許第４．２０５．３８４号で説明され
るキャパシターのような単一で、未焼結のセラミック本
体を有するキャパシターに同じ方法を適用することがで
きる。第１層用のセラミック材料と微粉砕金属の混合物
、並びに必要であれば、第２の層におけるセラミック組
成を有するもしくは有しない微粉砕金属で構成された端
子層が付与され、第５図および第６図について上記に説
明したようにセラミック本体１２およびその電極ととも
に焼成される。その後、キャパシターは、第７図および
第８図に関して説明したように半田結合部および／また
はリードが付加されてもよい。
端子層もしくは導電路の組成は、本体Ｉ２のセラミック
組成と同じであることが好ましい。この場合、端子層中
のセラミックは、通常１０体積％〜６０体積％である。
組成と同じであることが好ましい。この場合、端子層中
のセラミックは、通常１０体積％〜６０体積％である。
部品がレジスターもしくは他の抵抗部品であるならば、
またはセラミック部品のより少ない電気導電性が許され
るならば、そのとき端子層もしくは導電路中の金属に対
するセラミツ、・りの割合は、７５体積％に増加され得
る。さらに、端子層もしくは導電路中のセラミックが、
フラックス材の使用により本体中のセラミックと異なる
ならば、そのとき端子層中の金属に対するセラミックの
割合は、２体積％程低く減少され得る。
またはセラミック部品のより少ない電気導電性が許され
るならば、そのとき端子層もしくは導電路中の金属に対
するセラミツ、・りの割合は、７５体積％に増加され得
る。さらに、端子層もしくは導電路中のセラミックが、
フラックス材の使用により本体中のセラミックと異なる
ならば、そのとき端子層中の金属に対するセラミックの
割合は、２体積％程低く減少され得る。
この発明は、キャパシターに関して示され、説明されて
いるけれども、この方法は、レジスター、インダクター
、ネットワーク、ハイブリッド等のような他のセラミッ
ク電子部品に同じように適用できることが理解されるで
あろう。ハイブリッドにおいて使用される場合、前述の
方法が適用されて導電路を形成することにより、仕上げ
られたハイブリッドは電子部品がその後に与えられ得る
プリント配線板となる。
いるけれども、この方法は、レジスター、インダクター
、ネットワーク、ハイブリッド等のような他のセラミッ
ク電子部品に同じように適用できることが理解されるで
あろう。ハイブリッドにおいて使用される場合、前述の
方法が適用されて導電路を形成することにより、仕上げ
られたハイブリッドは電子部品がその後に与えられ得る
プリント配線板となる。
前述したことは、例示のみによる発明の好ましい態様の
みに関し、この発明の精神および範囲を逸脱するものを
構成しないように開示のためにここで選ばれたこの発明
の実施例のすべての変化および変形例を包含することを
意図することも理解されるであろう。
みに関し、この発明の精神および範囲を逸脱するものを
構成しないように開示のためにここで選ばれたこの発明
の実施例のすべての変化および変形例を包含することを
意図することも理解されるであろう。
第１図はキャパシターの製造の一段階で、露出した側面
を持つ離隔した電極を有する未焼成のセラミックキャパ
シターユニットの拡大斜視図、第２図は第１図の２−２
線に沿うさらに拡大した断面斜視図、第３図および第４
図はそれぞれ第１図の３−３線および４−４線に沿う水
平断面図、第５図は共焼成前に与えられた端子層を有す
る第１図のセラミックキャパシターユニットの斜視図、
第６図は共焼成前に与えられた他の端子層を有する第５
図のユニットを示す第５図と同様の図、第７図は焼成お
よび端子リードの形成後の第５図およびｗ、６図のキャ
パシターユニットの側面図、第８図は第７図の８−８線
に沿う仕上げられたキャパシターユニットの端面図であ
る。 ｒｅ・・・キャパシター、１２．１２−・・・本体、１
４．１ト・−金属層、１８．２０・・一側面、２２．２
４．２５．２５−・−薄層、２１、２３・・・端面、２
２−，２４−・−キャパシター端子、２６・・・半田、
２８・・・リード。 出願人代理人 弁理士 鈴江武彦 ＦＩＧ、３ ＦＩＧ、４
を持つ離隔した電極を有する未焼成のセラミックキャパ
シターユニットの拡大斜視図、第２図は第１図の２−２
線に沿うさらに拡大した断面斜視図、第３図および第４
図はそれぞれ第１図の３−３線および４−４線に沿う水
平断面図、第５図は共焼成前に与えられた端子層を有す
る第１図のセラミックキャパシターユニットの斜視図、
第６図は共焼成前に与えられた他の端子層を有する第５
図のユニットを示す第５図と同様の図、第７図は焼成お
よび端子リードの形成後の第５図およびｗ、６図のキャ
パシターユニットの側面図、第８図は第７図の８−８線
に沿う仕上げられたキャパシターユニットの端面図であ
る。 ｒｅ・・・キャパシター、１２．１２−・・・本体、１
４．１ト・−金属層、１８．２０・・一側面、２２．２
４．２５．２５−・−薄層、２１、２３・・・端面、２
２−，２４−・−キャパシター端子、２６・・・半田、
２８・・・リード。 出願人代理人 弁理士 鈴江武彦 ＦＩＧ、３ ＦＩＧ、４
Claims (19)
- （１） 複数の導電路を未焼結セラミック本体を有する
セラミック部材の外面に付与する方法であって、 有機物キャリアー中の微粉砕金属および該 本体のセラミックと実質的に同じ微粉砕セラミックのみ
で構成される導電路を該本体に付与する工程と、 液状キャリアー中の微粉砕金属、および該 本体と実質的に同じセラミックの微粉砕セラミック粒子
を有する端子層を該導電路上に付与する工程と、並びに 該本体、該導電路、および該端子層を共焼 成して、モノシリック一体ユニットに一体化する工程と
、 を具備するセラミック部品への導電端子の形成方法。 - （２） 該セラミック部品は、キャパシターである請求
項１記載の方法。 - （３） 該導電路は、金属組成物に対して実質的に１０
体積％〜６０体積％のセラミックで構成された請求項１
記載の方法。 - （４） 該セラミック部品はレジスターであり、該導電
路は金属組成物に対して実質的に３０体積％〜７５体積
％のセラミックで構成された請求項１記載の方法。 - （５） 該導電路の該微粉砕セラミックはフラックス化
合物の使用により該本体と異なり、該導電路は金属組成
物に対して実質的に２体積％〜１０体積％のセラミック
で構成された請求項１記載の方法。 - （６） 微粉砕金属材料で構成され、本体の離隔した側
面において露出した端部を有する薄い離隔した電極を含
む未焼結セラミック材料の本体を作る工程と、 微粉砕金属、微粉砕セラミック粒子、およ び有機物液状キャリアーのみで構成された混合物を包含
する導電層を該本体の該離隔した側面に付与して覆いお
よび該電極の該露出した端面と電気的に接続する工程と
、並びに 該本体、該電極および該導電層を共焼成し て該導電層が該電極の導電端子を形成するようにモノリ
シック一体ユニットに一体化する工程と、を具備するキ
ャパシターの製造方法。 - （７） 該混合物の該セラミックは、該本体のセラミッ
クと実質的に同じである請求項６記載の方法。 - （８） 焼成されることで該導電層が該本体および該電
極と完全に一体化するのを保証するために、該セラミッ
ク粒子は、該キャリアーを除いた該混合物に対して実質
的に１０体積％〜６０体積％である請求項６１記載の方
法。 - （９） リードを該導電端子に結合して該キャパシター
を仕上げる工程をさらに具備する請求項６記載の方法。 - （１０） 微粉砕金属材料で構成され、本体の離隔した
側面で露出した端面を有する離隔した電極を含む未焼結
セラミック材料の本体を作る工程と、微粉砕金属、微粉
砕セラミック粒子、およ び液状有機物キャリアーのみで構成された第１の端子層
を該本体の該側面に付与して覆いおよび該電極の該露出
した端面と電気的に接続する工程と、微粉砕金属および
液状有機物キャリアーで 構成される第２の端子層を該第１の端子層上に付与する
工程と、並びに 該本体、該電極、該第１のおよび該第２の 端子層を共焼成して一体化された第１のおよび第２の端
子層が該電極の導電端子を形成するようにモノリシック
一体ユニットに一体化する工程と、を具備するキャパシ
ターの製造方法。 - （１１） 該第１の端子層の該セラミック粒子は、焼成
されることで該第１のおよび第２の端子層が互いに、並
びに該本体および該電極と完全に一体化するのを保証す
るために、該第１の端子層の該セラミック粒子は、該キ
ャリアーを除いた該混合物に対して実質的に１０体積％
〜６０体積％である請求項１０記載の方法。 - （１２） 該第２の端子層は、該キャリアーを除いた該
混合物に対して６０体積％までのセラミック粒子を含む
請求項１０記載の方法。 - （１３） リードを該導電端子に結合して該キャパシタ
ーを仕上げる工程をさらに具備する請求項１０記載の方
法。 - （１４） 微粉砕金属材料の離隔した第１の層を有する
未焼結セラミック材料の小板のアセンブリーから本体を
作る工程と、 該本体を下だきして粒子を凝集しバインダ ーを除去する工程と、 該本体を切断して側面で露出した端面を持 つ電極を構成する第１の層を有する多数のブロックを形
成する工程と、 微粉砕金属、微粉砕セラミック粒子、およ び液状有機物キャリアーのみで構成する第２の導電層を
該ブロックの各々の側面に付与して覆いおよび該電極の
該露出された端面と電気的に接続する工程と、並びに 該ブロック、該電極、および該第２の導電 層を共焼成して第２の導電層が該電極の導電端子を形成
するようにモノリシック一体ユニットに一体化する工程
と、 を具備するキャパシターの製造方法。 - （１５） 共焼成する前に該第２の導電層に金属材料で
構成された第３の導電層を与えてリードを該第３の導電
層に容易に結合させる工程をさらに具備する請求項１４
記載の方法。 - （１６） 該第２の導電層の該セラミック粒子は、焼成
されることで該電極および該第２の導電層が互いに、お
よび該ブロックと完全に一体化するのを保証するために
、該第２の導電層の該セラミック粒子は、該キャリアー
を除いた該混合物に対して実質的に１０体積％〜６０体
積％である請求項１４記載の方法。 - （１７） 該第３の金属層は、微粉砕セラミック粒子を
含む請求項１４記載の方法。 - （１８） リードを該第２の導電層に結合して該キャパ
シターを仕上げる工程をさらに具備する請求項１４記載
の方法。 - （１９） 未焼結のセラミック材料の垂直に重ねた複数
の層であって、各々の層が、該層の一つまたは二つの離
隔した露出した側面まで延出した交互の層上に電極部を
有する電極を有するタイプの多層セラミックキャパシタ
ーにおいて、 該電極を被覆し電気的に接続するために該 層の各々の該露出した側面に付与された導電層、液状有
機物キャリアー中の微粉砕金属およ び微粉砕セラミック粒子のみの混合物で構成された該導
電層、該層中の該未焼結セラミック粒子が該層の該セラ
ミック同じであり、それにより、該垂直に重ねた層およ
び該導電層が共焼成されて一体化され、モノシリックー
体ユニットを形成する多層セラミックキャパシター。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/356,518 US4953273A (en) | 1989-05-25 | 1989-05-25 | Process for applying conductive terminations to ceramic components |
| US356,518 | 1989-05-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03148813A true JPH03148813A (ja) | 1991-06-25 |
Family
ID=23401771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2131450A Pending JPH03148813A (ja) | 1989-05-25 | 1990-05-23 | セラミック部品への導電端子の形成方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4953273A (ja) |
| JP (1) | JPH03148813A (ja) |
| CA (1) | CA2014947C (ja) |
| DE (1) | DE4015463C2 (ja) |
| FR (1) | FR2647587A1 (ja) |
| GB (1) | GB2233497A (ja) |
| IT (1) | IT1240452B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003532284A (ja) * | 2000-04-25 | 2003-10-28 | エプコス アクチエンゲゼルシャフト | 電気的構造素子、その製造法および該構造素子の使用 |
| JP2012064696A (ja) * | 2010-09-15 | 2012-03-29 | Tdk Corp | サーミスタ素子 |
| JP2014036169A (ja) * | 2012-08-10 | 2014-02-24 | Murata Mfg Co Ltd | 積層コンデンサおよび回路基板の振動音低減方法 |
| US9374901B2 (en) | 2012-08-10 | 2016-06-21 | Murata Manufacturing Co., Ltd. | Monolithic capacitor mounting structure and monolithic capacitor |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5430605A (en) * | 1992-08-04 | 1995-07-04 | Murata Erie North America, Inc. | Composite multilayer capacitive device and method for fabricating the same |
| US5227951A (en) * | 1992-08-04 | 1993-07-13 | Murata Erie North America, Inc. | Composite multilayer capacitive device and method for fabricating the same |
| JP2976262B2 (ja) * | 1992-09-25 | 1999-11-10 | 株式会社村田製作所 | 電子部品の製造方法 |
| JPH06236820A (ja) * | 1993-01-11 | 1994-08-23 | Boam R & D Co Ltd | フェライト磁性体チップビードアレイの製造方法 |
| KR970008754B1 (en) * | 1994-12-23 | 1997-05-28 | Korea Inst Sci & Tech | Multilayer ceramic capacitor and production thereof |
| JP3094939B2 (ja) * | 1997-03-19 | 2000-10-03 | 株式会社村田製作所 | 電子部品の製造方法 |
| US6678927B1 (en) * | 1997-11-24 | 2004-01-20 | Avx Corporation | Miniature surface mount capacitor and method of making same |
| US6906909B2 (en) * | 2003-10-23 | 2005-06-14 | John E. Stauffer | A C capacitor |
| WO2006126333A1 (ja) * | 2005-05-26 | 2006-11-30 | Murata Manufacturing Co., Ltd. | 積層セラミック電子部品およびその製造方法 |
| DE102005040685A1 (de) * | 2005-08-26 | 2007-03-01 | Epcos Ag | Elektrisches Bauelement und Verfahren zur Herstellung von elektrischen Bauelementen |
| US7832618B2 (en) * | 2007-01-31 | 2010-11-16 | Avx Corporation | Termination bonding |
| JP7034613B2 (ja) * | 2017-06-29 | 2022-03-14 | 太陽誘電株式会社 | セラミック電子部品及びその製造方法、並びに電子部品実装基板 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE26421E (en) * | 1968-07-02 | Process for manufacturing multilayer ceramic capacitors | ||
| US3235939A (en) * | 1962-09-06 | 1966-02-22 | Aerovox Corp | Process for manufacturing multilayer ceramic capacitors |
| FR1393294A (fr) * | 1963-12-02 | 1965-03-26 | Electro Materials | Matériau céramique diélectrique pour condensateurs |
| US3852877A (en) * | 1969-08-06 | 1974-12-10 | Ibm | Multilayer circuits |
| US3851228A (en) * | 1972-04-20 | 1974-11-26 | Du Pont | Capacitor with copper oxide containing electrode |
| US4109377A (en) * | 1976-02-03 | 1978-08-29 | International Business Machines Corporation | Method for preparing a multilayer ceramic |
| US4325763A (en) * | 1978-04-25 | 1982-04-20 | Nippon Electric Company, Ltd. | Method of manufacturing ceramic capacitors |
| US4241378A (en) * | 1978-06-12 | 1980-12-23 | Erie Technological Products, Inc. | Base metal electrode capacitor and method of making the same |
| US4353153A (en) * | 1978-11-16 | 1982-10-12 | Union Carbide Corporation | Method of making capacitor with CO-fired end terminations |
| US4246625A (en) * | 1978-11-16 | 1981-01-20 | Union Carbide Corporation | Ceramic capacitor with co-fired end terminations |
| US4574329A (en) * | 1983-10-07 | 1986-03-04 | U.S. Philips Corporation | Multilayer ceramic capacitor |
| JPS61193418A (ja) * | 1985-02-21 | 1986-08-27 | 株式会社村田製作所 | 積層セラミツクコンデンサ |
| FR2585174B1 (fr) * | 1985-07-16 | 1987-11-27 | Eurofarad | Procede de fabrication d'un composant capacitif multicouche a dielectrique ceramique du type cordierite, et composant ainsi obtenu |
| JPS62131412A (ja) * | 1985-11-30 | 1987-06-13 | 太陽誘電株式会社 | 誘電体磁器組成物 |
| CA1273853C (en) * | 1986-12-17 | 1990-09-11 | METHOD OF PRODUCTION OF A CERAMIC CIRCUIT BOARD | |
| US4875136A (en) * | 1987-09-03 | 1989-10-17 | Murata Manufacturing Co., Ltd. | Ceramic capacitor and method of manufacturing the same |
-
1989
- 1989-05-25 US US07/356,518 patent/US4953273A/en not_active Expired - Fee Related
-
1990
- 1990-04-19 CA CA002014947A patent/CA2014947C/en not_active Expired - Fee Related
- 1990-05-14 DE DE4015463A patent/DE4015463C2/de not_active Expired - Fee Related
- 1990-05-17 IT IT47969A patent/IT1240452B/it active IP Right Grant
- 1990-05-23 JP JP2131450A patent/JPH03148813A/ja active Pending
- 1990-05-23 FR FR9006456A patent/FR2647587A1/fr not_active Withdrawn
- 1990-05-25 GB GB9011715A patent/GB2233497A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003532284A (ja) * | 2000-04-25 | 2003-10-28 | エプコス アクチエンゲゼルシャフト | 電気的構造素子、その製造法および該構造素子の使用 |
| JP2012064960A (ja) * | 2000-04-25 | 2012-03-29 | Epcos Ag | 電気的構造素子、その製造法および該構造素子の使用 |
| JP2012064696A (ja) * | 2010-09-15 | 2012-03-29 | Tdk Corp | サーミスタ素子 |
| JP2014036169A (ja) * | 2012-08-10 | 2014-02-24 | Murata Mfg Co Ltd | 積層コンデンサおよび回路基板の振動音低減方法 |
| US9374901B2 (en) | 2012-08-10 | 2016-06-21 | Murata Manufacturing Co., Ltd. | Monolithic capacitor mounting structure and monolithic capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| IT9047969A1 (it) | 1991-11-17 |
| FR2647587A1 (fr) | 1990-11-30 |
| IT1240452B (it) | 1993-12-16 |
| CA2014947A1 (en) | 1990-11-25 |
| DE4015463C2 (de) | 1997-07-03 |
| US4953273A (en) | 1990-09-04 |
| CA2014947C (en) | 1994-03-08 |
| GB9011715D0 (en) | 1990-07-18 |
| DE4015463A1 (de) | 1990-11-29 |
| GB2233497A (en) | 1991-01-09 |
| IT9047969A0 (it) | 1990-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03148813A (ja) | セラミック部品への導電端子の形成方法 | |
| US7444726B1 (en) | Method of making an essentially monolithic capacitor | |
| US4757423A (en) | Fuse for electronic component | |
| US5072329A (en) | Delamination resistant ceramic capacitor and method of making same | |
| EP1786249A1 (en) | Ceramic substrate with chip type electronic component mounted thereon and process for manufacturing the same | |
| JP2000077258A (ja) | セラミック電子部品及びその製造方法 | |
| KR970009772B1 (ko) | 다층 캐패시터 및 그 제조방법 | |
| JPH097878A (ja) | セラミック電子部品とその製造方法 | |
| EP0090634A2 (en) | Multilayer ceramic dielectric capacitors | |
| JP4715000B2 (ja) | チップ型電子部品の製造方法 | |
| JPH0935985A (ja) | セラミック積層電子部品 | |
| JP2000277381A (ja) | 多連型積層セラミックコンデンサ | |
| JP7012219B2 (ja) | 積層バリスタの製造方法 | |
| JPH06140277A (ja) | 積層セラミックコンデンサ | |
| JPH06164143A (ja) | 多層ハイブリッド回路の製造方法 | |
| JPH053135A (ja) | 積層セラミツクコンデンサ | |
| JPH0246603A (ja) | 導電性ペースト | |
| JPH08298359A (ja) | 銅厚膜回路基板 | |
| JP3371749B2 (ja) | 電子部品の製造方法 | |
| JP7394292B2 (ja) | 積層電子部品 | |
| JPH1187167A (ja) | 端子電極用ペーストおよびそれを用いたセラミック電子部品とその製造方法 | |
| JPH11340082A (ja) | 積層チップ部品とその製造方法 | |
| JP2000100601A (ja) | チップ抵抗器 | |
| JP2003037010A (ja) | チップ積層型電子部品およびその製造方法 | |
| JP2000252158A (ja) | 積層セラミックコンデンサ |