KR970009772B1 - 다층 캐패시터 및 그 제조방법 - Google Patents

다층 캐패시터 및 그 제조방법 Download PDF

Info

Publication number
KR970009772B1
KR970009772B1 KR1019890003039A KR890003039A KR970009772B1 KR 970009772 B1 KR970009772 B1 KR 970009772B1 KR 1019890003039 A KR1019890003039 A KR 1019890003039A KR 890003039 A KR890003039 A KR 890003039A KR 970009772 B1 KR970009772 B1 KR 970009772B1
Authority
KR
South Korea
Prior art keywords
multilayer capacitor
layer
lead
palladium
metal
Prior art date
Application number
KR1019890003039A
Other languages
English (en)
Other versions
KR900015196A (ko
Inventor
빌렘 베르그하우트 코르넬리스
야코부스 요하네스 마리아 반하렌 헨드리쿠스
Original Assignee
엔. 브이. 필립스 글로아이람펜파브리켄
이반 밀러 레르너
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from NL8800559A external-priority patent/NL8800559A/nl
Priority claimed from NL8900079A external-priority patent/NL8900079A/nl
Application filed by 엔. 브이. 필립스 글로아이람펜파브리켄, 이반 밀러 레르너 filed Critical 엔. 브이. 필립스 글로아이람펜파브리켄
Publication of KR900015196A publication Critical patent/KR900015196A/ko
Application granted granted Critical
Publication of KR970009772B1 publication Critical patent/KR970009772B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

내용 없음.

Description

다층 캐패시터 및 그 제조방법
제1도는 본 발명에 따른 세라믹 캐패시터의 개략도.
* 도면의 주요부분에 대한 부호의 설명
1 : 세라믹 층 2 : 내부 전극
본 발명은 유전체 산화 세라믹 물질 및 팔라듐-함유 전국 물질의 교번층을 포함하며, 은을 함유하고 전극 물질층의 규정된 부분과 전기적으로 전도 접촉하는 금속성 단부 접촉부를 갖는 다층 캐패시터에 관한 것이다.
본 발명은 또한 금속성 단부 접촉부는 전도성 금속 산화물의 중간층을 통해 전극 물질의 층에 전기적으로 전도 접촉하는 다층 캐패시터에 관한 것이다.
본 발명은 또한 그러한 다층 캐패시터 제조 방법에 관한 것이다.
미합중국 특허 명세서 US 4604676에서 상기 다층 캐패시터가 기술되어 있으며, 여기서 전극 물질은 은(silver) 및 팔라듐(palladium)의 혼합물로 이루어진 중간층으로 이루어져 이용된다. 중간층은 2㎛를 초과해서는 안되는 두께를 갖는 동질(hemogeneous)의 얇은 층이며, 상기 층은 증기 페이즈로부터의 스퍼터링, 증기 증착, 또한 화학적 증착과 같은 박막증착 방법에 의해 제공된다. 다음에, 예로, Ni-Cr, Ni 및 Ag층은 납땜가능한 단부 접촉부를 얻도록 스퍼터링 및 증기 증착에 의해 제공된다.
중간 금속 산화물 층은 세라믹 물질의 감소를 피하도록 제공된다. 상기 감소는 상승된 온도에서 세라믹 물질로부터 금속성 단부 접촉부로 산소 확산 결과를 초래할 수 있으며, 그것은 세라믹 물질의 절연 저항이 실제 감소되도록 한다.
금속성 단부 접촉부 제조의 다른 방법에서 은과 같은 금속 혼합물 예로, 팔라듐 또는 다른 새로운 금속 및 반죽형태의 유리 혼합물이 사용된다. 반죽은 가라앉음에 의해 쉽게 제공될 수 있으며, 다층 캐패시터의 내부 전극층과 함께 가열될 수 있다. 그리하여 얻어진 금속성 단부 접촉부는 많은 양의 유리 입자를 포함한다. 어쨌든, 이 방법에서, 이하에서 설명되는 바와 같이 많은 문제점에 직면한다.
일반적으로 많은 수로 제조된 다층 캐패시터 제조시, 틈(cracks)은 다수의 생성물에서 형성되며 얇은 조각으로 갈라짐은 단부 접촉부에 인접한 세라믹 물질에서 발생한다. 이러한 틈이 증가된 누설 전류를 감소시킬 수 있는 캐패시터의 활성 부분에 이르면, 은이 내부 전극사이의 단락 회로와 전계 영향하에 이동한다. 게다가, 구멍이 단부 접촉부 근처에 형성되며 세라믹 물질에 대한 단부 접촉 물질 본딩은 불충분하게 된다.
본 발명을 유도하는 실험에서 단부 접촉부로부터 내부 전극으로의 은 확산은 가열 동안 현저히 발생함으로 알 수 있다. 내부 전극은 은에 대해 큰 친화력을 갖는 팔라듐으로 양호하게, 통상의 방법으로 만들어진다. 내부 전극의 크기 및 두께는 국부적으로 증가하며 얇은 조각으로 갈라지며 틈을 초래할 수 있다. 내부 전극상의 확산 증가된 압력으로 야기된 팔라듐의 외부 이동 또한 비록 적은 범위이지만 발생한다. 이것으로 인해, 단부 접촉의 물질은 세라믹 물질로부터 국부적으로 분리되며 구멍이 형성될 수 있다. 구멍의 형성은 높은 유리-입자 성분을 갖는 은 반죽을 사용함으로써 증화되나, 상기 단부 접촉부상에 납땜가능한 층 인가가 어렵다는 문제점이 발생한다. 게다가, 은 확산은 계속된다. 본 발명의 목적은 같은 제조 방법과, 주로 팔라듐으로 이루어진 내부 전극을 갖는 세라믹 다층 캐패시터를 제공하는 것이며, 여기서 내부전극으로의 은 확산은 흠(rejects)수 감소를 위해 효과적으로 중화된다. 본 발명의 또 다른 목적은 전기적 결함이 없고 단부 접촉부 근처의 구멍과 틈이 없는 생성물을 제공하는 것이다. 본 발명의 또 다른 목적은 원한다면, 단부 접촉부가 쉽게 생각할 수 있는 방법으로 반죽으로부터 제조될 수 있는 다층 캐패시터를 제공하는 것이다. 이들 목적은 본 발명에 따라서 서두에 설명된 다층 캐패시터에 의해 성취될 수 있는데, 이 다층 캐패시터는 전극 물질이 금속 리드를 포함하는 특징이 있다.
내부 전극의 전극 물질은 양호하게 1 내지 10%의 리드 중량을 갖는 팔라듐으로 이루어져 있다. 중량이 1% 이하의 양이되면 압축은 확산에 대체로 비효과적이며, 리드의 중량이 10%를 초과하면, 유전체 세라믹 물질의 성질은 역효과를 가진다.
본 발명에 따른 다층 캐패시터의 양호한 실시예에서, 금속 단부 접촉은 전도성 금속 다이오드의 중간층을 통해 전극 물질의 층과 전기적으로 전도되게 접촉하며, 다른 개선된 결과는 상기 중간층은 전도성 금속 산화물에 첨가하는 유리 입자를 포함하며 적어도 1㎛의 두께를 갖는 이질의(heterogeneous)층이 된다.
매우 적합한 실시예에서, 유리 입자는 납 산화물을 함유하는 유리 합성물로 이루어진다.
반죽을 가열하는 중에, 납 산화물의 일부는 팔라듐 내부 전극과 은함유 단부 접촉부 사이에서 부가적인 보호층을 형성하도록 팔라듐에 대한 충분한 친화력을 갖는 납으로 환원되며, 상기 납은 은 확산에 대해 매우 효과적인 장벽을 형성한다.
특별한 실시예에서, 상기 단부 접촉부는, 은과 은 및 팔라듐 혼합물로부터 양호하게 선택된 유리 입자 및 희귀금속의 층을 포함한다. 적당한 실시예에서, 유리 입자는 납 산화물, 15% 중량을 초과하는 납산화물의 내용물을 포함하는 유리 합성물로 이루어진다.
다층 캐패시터 및 압축 금속 확산을 납땜 물질로 적당히 만들기 위해서, 주석 또는 납-주석층에 앞서는 니켈층과 같은 공통 납땜 코팅과 단부 접촉부를 에워싸는 것이 효율적이다.
전극 물질의 전술된 부분과 전기적으로 전도성을 갖고 접촉하며 은을 함유하는 금속 단부 접촉부가 제공되며 유전체 산화 세라믹 물질 및 전극 물질로 교대로 형성된 층인 다층 캐패시터의 제작 방법을 제공하고자 하는 상기 목적은 전극 물질층이 팔라듐, 일시적 결합제 및 납 산화물 또는 금속 산화물의 형태인 납을 함유하며, 팔라듐내 금속납의 고체 용액으로부터 전극을 형성하기 위해 일시적인 결합제 및 납 산화물 또는 금속 산화물의 형태인 납을 함유하며, 팔라듐내 금속납의 고체 용액으로부터 전극을 형성하기 위해 일시적 결합제를 제거하도록 가열된 반죽으로부터 제조되어 성취된다.
일본국 특허원 JP 62-150808호에 명세서에는 다층 캐패시터가 기술되어 있는데, 여기서 납 산화물은, 납을 함유하는 유전체 세라믹 물질의 요구된 합성물을 얻기 위해 내부전극의 제조에 사용된 물질에 첨가됨을 알 수 있다. 내부 전극은 주로 은으로 구성되며, 필요하면, 팔라듐이 첨가된다. 그러한 상황에서 납 산화물은 산화물로서 존재하여 남아 있는다. 내부 전극내 은이 상당량 있으므로, 단부 접촉부로부터의 은확산 문제는 생기지 않는다. 따라서, 이러한 문제점은 논의되지도 나타나지도 않았다. 그러나, 주로 은을 함유하는 전극 물질은 보통 사용되는 모든 유전체 물질과 결합하여 사용될 수 없다. 본 발명은 예 및 도면을 참조하여 더 상세히 설명되는데, 여기서 도면은 본 발명에 따른 다층 캐패시터의 적당한 실시예에 대한 횡단면도이다.
예 1
미세하게 연마된 세라믹, 예를들어 BaT10로 부터 제조된 유전체 분말은 폴리 비닐 알콜, 본산제 및 슬러리(slurry)를 형성하기 위한 물과 같은 바인더(binder)와 혼합한다. 상기 슬러리는, 호일을 얻기 위해 건조되는 50㎛의 두께인 얇은 층에 증착된다. 납을 함유하는 팔라듐 반죽은 불순물 중량이 1% 이하를 함유하는 순수한 팔라듐으로 제조되며, 미세하게 분산된 납 산화물의 형태인 납은 중량이 4%인 양의 상기 반죽으로 첨가되며, 나머지는 팔라듐이다. 금속 반죽은 금속 및 금속산화물으니 중량이 70%, 바인더로서 에틸 셀룰로즈(ethyl cellulose)의 중량이 2 내지 3%, 솔벤트(solvent)로서 2-에톡시-에틸 초산염(2-ethoxy-ethyl acetate)을 포함한다.
세라믹 호일은 팔라듐 반죽을 사용하는 스크린 프린팅에 의한 전극을 가진다. 상기 호일은 예를들면 10층으로 적층되며, 예를들면 3×1.5mm2의 치원을 갖고 분리된 캐패시터 몸체로 압축 및 분할된다. 상기 캐패시터 몸체는 1250℃에서 세라믹 물질의 혼합물에 의존하여 1100및 1400℃사이의 온도에서 소결된다. 상기 세라믹 물질은 밀접한 다중 결정 구조로 소결되어 강화되는 동안에 수축된다. 상기 세라믹층의 두께는 대략 25㎛에 된다. 상기 금속 반죽의 분말 입자는 유전체 층과 함께 균일하게 밀착 형성된 금속의 적극층으로 동시에 소결된다. 더구나, 상기 팔라듐은 팔라듐에서 금속납의 교체 용해 형성을 위해 납 산화물과 작용을 한다.
금속 산화물 반죽은 유리 입자 중량의 40%와 RuO2분말 중량의 60%로부터 제조되며, 에칠 셀룰로즈는 바인더로서 사용되고 적당한 점성을 얻기 위하여 솔벤트와 같은 2-에치시-에틸 및 아세테이트를 사용한다. 상기 반죽의 고체 물질은 중량의 70 내지 80%가 되며 바인더의 양은 중량의 2 내지 3%가 되고, 나머지는 솔벤트가 된다. 상기 유리 입자의 혼합물은 1 내지 2㎛의 차원을 가지며, 예를들어 Pbo 중량의 37%, B2O3중량의 18%, S102중량의 22%, ZnO 중량의 7.5%가 된다.
단부 접촉의 제조에 앞서, 상기 캐패시터 몸체는 금속 산화 반죽에 부분적으로 침하되고 850℃에서 가열되어, 대략 15㎛의 두께를 갖는 상기 층은 2개의 측면으로부터 형성된 층의 저항율은 대략 0.01Ω·㎝가 된다.
다음에, 단부 접촉은 유리 입자 중량의 5% 및 은입자 중량의 95%를 함유하는 금속 반죽으로부터 제조되며, 전에 상술한 바와 같은 혼합물을 갖는다. 사용된 바인더 및 솔벤트는 또한 금속 산화물 반죽과 같다. 상기 금속 반죽은 750℃온도에서 가열된다. 어떤 경우에, NI 및/또는 Sn/Pb의 납땜가능한 층은 전해 또는 진공 증기 또는 전기 증착에 의해 첨가적으로 제공된다.
도면은 본 발명에 따른 세라믹 캐패시터의 개략적 단면도이며 세라믹층(1) 및 내부 전극층 또는 내부 전극(2)을 구비하며, 중간 전도성층(3)을 갖는 금속 단부 접촉부(4)를 가진다.
현미경으로는 틈 및 얇은층으로 갈라지는 것이 미소의 범위에서 발생하지 않는 것을 관찰할 수 있다.
상기 중간층을 갖는 단부 접촉부는 상기 캐패시터 몸체에 대해 단단하게 묶여 있으며 상기 단부 접촉부의 구멍수는 상당히 감소한다.
예 2
세라믹 다층 캐패시터는 예1에서 표시된 바와 같이 제조되어지며, 금속 산화물 반죽으로부터의 중간층(3)은 생략되어 있다.
상기 결과는 만족할만하게 되고 납이 없는 내부 전극을 갖는 세라믹 캐패시터 경우에서 보다 양호하게 되며, 그것은 예1에서 얻어진 결과만큼 좋지 않게 된다.
본 발명은 세라믹 다층 캐패시터 및 그의 제조 방법을 제공하는 것이며, 질을 개선하여 불량이 점차적으로 감소된다. 비교할만한 실험은 내부 전극에 대한 은 확산이 효과적으로 억제될 뿐 아니라 그 확산의 부정적 결과를 도시하고 있다.
많은 첨가적인 장점이 상기 발명에 따른 측정을 제공하므로서 얻어질 수 있다. 상기 유리는 통상 은 확산의 해로운 영향을 억제하도록 틈과 구멍에 채워지기 위해 주로 사용된 단부 접촉부의 제조용으로 사용된 금속 반죽에 첨가된다.은 확산이 더 이상 발생하지 않을 때, 상기 은 반죽의 유리 물질은 매우 낮게(중량의 5%보다 적게)선택되거나 또는 심지어 유리가 없기까지도 한다. 그것은 교대적으로 단부 접촉부 제조에 대해 가능해지며, 2개의 층으로 이루어져 있으며, 제1의 층은 유리 함유 은 반죽으로 이루어져 있고 제2의 층은 층이 동시에 가열된 유리가 없는 은 반죽으로 이루어져 있다.

Claims (8)

  1. 주로 팔라듐으로 이루어지는 유전체 산화성 세라믹 물질 및 전극 물질의 교번층을 포함하고, 전극 물질층의 규정부와 전기 전도적으로 접촉을 하는 은을 함유하는 금속단부 접촉부를 갖는 다층 캐패시터에 있어서, 전국 물질이 금속 납을 포함하는 것을 특징으로 하는 다층 캐패시터.
  2. 제1항에 있어서, 상기 전극 물질은 납의 1-10 중량%의 팔라듐으로 이루어지는 것을 특징으로 하는 다층 캐패시터.
  3. 제1항 또는 2항에 있어서, 금속 단부 접촉부가 전도 금속 산화물의 중간층을 통해 전극 물질층과 전기 전도적으로 접촉하고, 상기 중간층은 전도 금속 산화물에 첨가된 유리 입자를 포함하여 적어도 1㎛의 두께를 갖는 이질의 층인 것을 특징으로 하는 다층 캐패시터.
  4. 제3항 있어서, 유리 혼합물로 이루어지는 유리 입자는 납 산화물을 포함하는 것을 특징으로 하는 다층 캐패시터.
  5. 제1항 또는 제2항에 있어서, 상기 단부 접촉부는 유리 입자층 및 손수 금속을 포함하고, 양호하게는 은 및 은과 팔라듐의 혼합물로 선택되는 것을 특징으로 하는 다층 캐패시터.
  6. 제5항에 있어서, 유리 혼합물을 함유하는 유리 입자가 납 산화물을 포함하는 것을 특징으로 하는 다층 캐패시터.
  7. 제1항 또는 제2항에 있어서, 상기 단부 접촉부가 공통 땜납 코팅으로 덮혀치는 것을 특징으로 하는 다층 캐패시터.
  8. 제1항 또는 제2항에 청구된 바와 같은 다층 캐패시터 제조 방법에 있어서, 상기 전극 물질층은 팔라듐, 일시 바인더 및 납산화물 또는 금속 산화물 형태의 납을 함유하는 반죽으로 제조되며, 상기 반죽은 팔라듐내의 금속 납의 고체 용역으로부터 전극을 형성하도록 일시 바인더를 제거하기 위해 가열되는 것을 특징으로 하는 다층 캐패시터 제조 방법.
KR1019890003039A 1988-03-07 1989-03-13 다층 캐패시터 및 그 제조방법 KR970009772B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
NL8800559 1988-03-07
NL8800559A NL8800559A (nl) 1988-03-07 1988-03-07 Keramische meerlaagscondensator.
NL8900079 1989-01-13
NL8900079A NL8900079A (nl) 1989-01-13 1989-01-13 Meerlaagscondensator.

Publications (2)

Publication Number Publication Date
KR900015196A KR900015196A (ko) 1990-10-26
KR970009772B1 true KR970009772B1 (ko) 1997-06-18

Family

ID=26646358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890003039A KR970009772B1 (ko) 1988-03-07 1989-03-13 다층 캐패시터 및 그 제조방법

Country Status (4)

Country Link
US (1) US4956744A (ko)
EP (1) EP0332254B1 (ko)
KR (1) KR970009772B1 (ko)
DE (1) DE68912365T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7212266B2 (en) 2004-02-02 2007-05-01 Fujitsu Limited Liquid crystal display having reflection electrodes

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2852372B2 (ja) * 1989-07-07 1999-02-03 株式会社村田製作所 積層セラミックコンデンサ
US5655209A (en) * 1995-03-28 1997-08-05 International Business Machines Corporation Multilayer ceramic substrates having internal capacitor, and process for producing same
JPH097877A (ja) * 1995-04-18 1997-01-10 Rohm Co Ltd 多層セラミックチップ型コンデンサ及びその製造方法
DE102004003523B4 (de) * 2004-01-23 2006-03-16 Epcos Ag Elektrisches Bauelement und Verfahren zu dessen Herstellung
DE102004005664B4 (de) 2004-02-05 2018-12-06 Epcos Ag Elektrisches Bauelement und Verfahren zu dessen Herstellung
US8390131B2 (en) * 2004-06-03 2013-03-05 International Rectifier Corporation Semiconductor device with reduced contact resistance
FR2886449B1 (fr) * 2005-05-25 2010-08-27 Tpc Condensateur film multicouche presentant une bonne soudabilite et procede de fabrication d'un tel condensateur
US20080183764A1 (en) * 2007-01-31 2008-07-31 Microsoft Corporation Continuous physical design tuning
US8150790B2 (en) * 2007-01-31 2012-04-03 Microsoft Corporation Lightweight physical design alerter
DE102010005403A1 (de) 2010-01-22 2011-07-28 Epcos Ag, 81669 Verfahren zur Herstellung eines piezoelektrischen Vielschichtbauelements und piezoelektrisches Vielschichtbauelement

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3811937A (en) * 1967-03-27 1974-05-21 Sprague Electric Co Low temperature fired electrical components and method of making same
GB1370855A (en) * 1972-06-12 1974-10-16 Electrical Res Ass Electrical capacitors
US4246625A (en) * 1978-11-16 1981-01-20 Union Carbide Corporation Ceramic capacitor with co-fired end terminations
DD151529A1 (de) * 1980-06-17 1981-10-21 Renate Gesemann Keramischer kondensator und verfahren zu dessen herstellung
US4401767A (en) * 1981-08-03 1983-08-30 Johnson Matthey Inc. Silver-filled glass
US4426356A (en) * 1982-09-30 1984-01-17 E. I. Du Pont De Nemours And Company Method for making capacitors with noble metal electrodes
US4604676A (en) * 1984-10-02 1986-08-05 Murata Manufacturing Co., Ltd. Ceramic capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7212266B2 (en) 2004-02-02 2007-05-01 Fujitsu Limited Liquid crystal display having reflection electrodes

Also Published As

Publication number Publication date
US4956744A (en) 1990-09-11
EP0332254A2 (en) 1989-09-13
DE68912365T2 (de) 1994-07-28
KR900015196A (ko) 1990-10-26
EP0332254B1 (en) 1994-01-19
EP0332254A3 (en) 1990-02-07
DE68912365D1 (de) 1994-03-03

Similar Documents

Publication Publication Date Title
KR102530767B1 (ko) 적층형 커패시터 및 그 제조 방법
US6232867B1 (en) Method of fabricating monolithic varistor
KR101228752B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
US8767375B2 (en) Multilayer ceramic electronic component and method of fabricating the same
KR970009772B1 (ko) 다층 캐패시터 및 그 제조방법
JP2992570B2 (ja) セラミック多層コンデンサおよびその製造方法
US8941971B2 (en) Multilayer ceramic electronic component and fabrication method thereof
JP3436127B2 (ja) 電子部品用端子電極及び電子部品
JP2000216046A (ja) 積層セラミック電子部品
JPH08330173A (ja) 積層セラミックコンデンサならびにその製造方法
JPH0935985A (ja) セラミック積層電子部品
JPH097879A (ja) セラミック電子部品及びその製造方法
KR20130027784A (ko) 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
JP2000077260A (ja) 積層セラミック電子部品及びその製造方法
JPH08203769A (ja) セラミック電子部品
JP3253028B2 (ja) 積層セラミックコンデンサの外部電極形成方法
JPH09283365A (ja) 積層セラミック電子部品及びその製造方法
JPH0377647B2 (ko)
JPH06140278A (ja) 積層セラミックコンデンサ
JP2000260654A (ja) 極小チップ型電子部品
JP2023118628A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JPH0982560A (ja) 積層セラミックコンデンサ
JPH08148375A (ja) 導電性ペースト
JPH01273306A (ja) 多層コンデンサ
NL8900079A (nl) Meerlaagscondensator.

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030421

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee