JPH03143013A - 選択回路 - Google Patents
選択回路Info
- Publication number
- JPH03143013A JPH03143013A JP28105389A JP28105389A JPH03143013A JP H03143013 A JPH03143013 A JP H03143013A JP 28105389 A JP28105389 A JP 28105389A JP 28105389 A JP28105389 A JP 28105389A JP H03143013 A JPH03143013 A JP H03143013A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- control signal
- input signals
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は選択回路に係り、特に複数のデータ入力がフン
トロール信号によって選択される選択回路に関する。
トロール信号によって選択される選択回路に関する。
従来、選択回路というものは、複数の入力データを選択
信号によって、一つのデータを選択して出力するもであ
る。
信号によって、一つのデータを選択して出力するもであ
る。
第２図において、従来の選択回路は、入力信号Ａ、Ｂが
入力され、コントロール信号Ｃによって制御され、出力
０を出力する回路で、インバータ１２、ＡＮＤゲー）１
０，１１．ＯＲ回路１３を有する。本選択回路は、第４
図のように、コントロール信号Ｃが“０”レベルのとき
、入力信号Ａが出力され、′１″レベルのとき、入力信
号Ｂが出力され、不定（×）のときは、出力Ｏは保証さ
れない。
入力され、コントロール信号Ｃによって制御され、出力
０を出力する回路で、インバータ１２、ＡＮＤゲー）１
０，１１．ＯＲ回路１３を有する。本選択回路は、第４
図のように、コントロール信号Ｃが“０”レベルのとき
、入力信号Ａが出力され、′１″レベルのとき、入力信
号Ｂが出力され、不定（×）のときは、出力Ｏは保証さ
れない。
しかし、選択（コントロール）信号Ｃが不定の時は、複
数の入力信号Ａ、Ｂが一致していて、出力Ｏがわかりき
っている時でも、出力が不定になってしまうという欠点
がある。
数の入力信号Ａ、Ｂが一致していて、出力Ｏがわかりき
っている時でも、出力が不定になってしまうという欠点
がある。
本発明の目的は、前記欠点が解決され、出力が明確な場
合には、コントロール信号が不定でも、その出力を出力
するようにした選択回路を提供することにある。
合には、コントロール信号が不定でも、その出力を出力
するようにした選択回路を提供することにある。
本発明の構成は、複数の入力信号が制御信号によって選
択して出力される選択回路において、前記入力信号がす
べて一致している場合は前記制御信号に関係なく前記入
力信号を出力する回路を設けたことを特徴とする。
択して出力される選択回路において、前記入力信号がす
べて一致している場合は前記制御信号に関係なく前記入
力信号を出力する回路を設けたことを特徴とする。
次に図面を参照しながら本発明を説明する。第１図は本
発明の一実施例の選択回路を示す論理回路図である。
発明の一実施例の選択回路を示す論理回路図である。
第１図において、本実施例の選択回路は、２人力信号Ａ
、Ｂ、 選択信号Ｃが入力され、選択された出力Ｏが得
られる回路である。
、Ｂ、 選択信号Ｃが入力され、選択された出力Ｏが得
られる回路である。
第１の回路１は、第２図の論理回路の出力にインバータ
を付加した選択回路である。第２の回路は２人力信号Ａ
、Ｂが入力される排他的論理和からなり、第３の回路は
Ｐ、ＮチャネルＭＯ３）ランジスタの直列体からなり、
出力Ｏを出力している。駆動回路である。第４の回路は
、前記第３の回路の直列体に、さらにＰ、ＮチャネルＭ
Ｏ３）ランジスタを直列接続し、第２の回路の出力を反
転するインバータを有する。第５の回路は、２人力信号
Ａ、Ｂが入力されるＡＮＤゲートとインバータとトラン
ジスタとを有し、第６の回路は、前記第５の回路と同様
であり、第７の回路はＰ。
を付加した選択回路である。第２の回路は２人力信号Ａ
、Ｂが入力される排他的論理和からなり、第３の回路は
Ｐ、ＮチャネルＭＯ３）ランジスタの直列体からなり、
出力Ｏを出力している。駆動回路である。第４の回路は
、前記第３の回路の直列体に、さらにＰ、ＮチャネルＭ
Ｏ３）ランジスタを直列接続し、第２の回路の出力を反
転するインバータを有する。第５の回路は、２人力信号
Ａ、Ｂが入力されるＡＮＤゲートとインバータとトラン
ジスタとを有し、第６の回路は、前記第５の回路と同様
であり、第７の回路はＰ。
ＮチャネルＭＯＳトランジスタの直列体を有し、さらに
２の直列体は第５．第６の回路内のトランジスタと直列
接続されている。
２の直列体は第５．第６の回路内のトランジスタと直列
接続されている。
今、選択回路１を介して、コントロール信号Ｃによって
、駆動回路３から、選択されたデータが出力Ｏとして出
力される。第２．第４の回路は、データが一致している
時には、コントロール信号Ｃがどの様な状態でも、第１
の回路からは出力しないための回路である。第５．第６
．第７の回路は、入力信号Ａ、Ｂのデータが一致してい
る時に出力する回路であり、第５の回路は、入力信号Ａ
、Ｈの両方が“１′の時に、コントロール信号Ｃの状態
に関わらず、出力Ｏに“１′を出す回路である。第６の
回路は入力信号Ａ、Ｂの両方共に“０″の時に、Ｃの状
態に関わらず、出力Ｏに“Ｏ″を出す回路である。第７
の回路は、第５または第６の回路がアクティブの時に、
他方をカットするための回路である。。以上述べた回路
によって、入力が一致している時は、選択信号の状態に
関わらず、データを出力できる選択回路が実現できる。
、駆動回路３から、選択されたデータが出力Ｏとして出
力される。第２．第４の回路は、データが一致している
時には、コントロール信号Ｃがどの様な状態でも、第１
の回路からは出力しないための回路である。第５．第６
．第７の回路は、入力信号Ａ、Ｂのデータが一致してい
る時に出力する回路であり、第５の回路は、入力信号Ａ
、Ｈの両方が“１′の時に、コントロール信号Ｃの状態
に関わらず、出力Ｏに“１′を出す回路である。第６の
回路は入力信号Ａ、Ｂの両方共に“０″の時に、Ｃの状
態に関わらず、出力Ｏに“Ｏ″を出す回路である。第７
の回路は、第５または第６の回路がアクティブの時に、
他方をカットするための回路である。。以上述べた回路
によって、入力が一致している時は、選択信号の状態に
関わらず、データを出力できる選択回路が実現できる。
第３図において、本雑誌例の動作は、コントロール信号
Ｃが“１″のとき入力信号Ａのデータが出力され、ＭＯ
”のとき入力信号Ｂのデータが出力され、入力信号Ａ、
ＢがＯ″のときは“０″の出力、１″のときは“ｌ″の
出力が出力される。
Ｃが“１″のとき入力信号Ａのデータが出力され、ＭＯ
”のとき入力信号Ｂのデータが出力され、入力信号Ａ、
ＢがＯ″のときは“０″の出力、１″のときは“ｌ″の
出力が出力される。
以上説明したように、本発明は、複数のデータ入力がコ
ントロール信号によって選択される選択回路において、
通常の選択信号によって入力信号を選択する選択回路と
、データが一致している時には、選択信号に関係なくデ
ータを出力する回路と、誤動作を防止するために、デー
タが一致している時には、通常の選択回路を切り放す回
路を有してるから、コントロール信号が不定になったと
きにも、入力データが一致しているときには、出力を保
証できるという効果がある。
ントロール信号によって選択される選択回路において、
通常の選択信号によって入力信号を選択する選択回路と
、データが一致している時には、選択信号に関係なくデ
ータを出力する回路と、誤動作を防止するために、デー
タが一致している時には、通常の選択回路を切り放す回
路を有してるから、コントロール信号が不定になったと
きにも、入力データが一致しているときには、出力を保
証できるという効果がある。
第１図は本発明の一実施例の選択回路を示す論理回路図
、第２図は従来の論理回路図、第３図は第１図の真理値
表を示す図、第４図は第２図の真理値表を示す図である
。 １〜７・・・・・・回路、１０．１１・・・・・・ＡＮ
Ｄゲート、１２・・・・・・インバータ、１３・・・・
・・ＯＲゲート。
、第２図は従来の論理回路図、第３図は第１図の真理値
表を示す図、第４図は第２図の真理値表を示す図である
。 １〜７・・・・・・回路、１０．１１・・・・・・ＡＮ
Ｄゲート、１２・・・・・・インバータ、１３・・・・
・・ＯＲゲート。
Claims (1)
- 複数の入力信号が制御信号によって選択して出力される
選択回路において、前記入力信号がすべて一致している
場合は前記制御信号に関係なく前記入力信号を出力する
回路を設けたことを特徴とする選択回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28105389A JPH03143013A (ja) | 1989-10-27 | 1989-10-27 | 選択回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28105389A JPH03143013A (ja) | 1989-10-27 | 1989-10-27 | 選択回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03143013A true JPH03143013A (ja) | 1991-06-18 |
Family
ID=17633652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28105389A Pending JPH03143013A (ja) | 1989-10-27 | 1989-10-27 | 選択回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03143013A (ja) |
-
1989
- 1989-10-27 JP JP28105389A patent/JPH03143013A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5059830A (en) | Integrated circuit using bus driver having reduced area | |
| US6505226B1 (en) | High speed parallel adder | |
| JPH0876976A (ja) | Ｘｏｒ回路と反転セレクタ回路及びこれらを用いた加算回路 | |
| JPH03143013A (ja) | 選択回路 | |
| JPS59158623A (ja) | Ｃｍｏｓバツフア回路 | |
| JPH07202680A (ja) | 基本論理セル回路 | |
| JP2682394B2 (ja) | マルチプレクサ回路 | |
| JPS62159921A (ja) | デマルチプレクサ回路 | |
| JPH0258925A (ja) | 出力回路 | |
| JPS62231521A (ja) | 半導体集積回路 | |
| JP2735268B2 (ja) | Ｌｓｉの出力バッファ | |
| JPH03207118A (ja) | 半導体集積回路 | |
| JPS58221520A (ja) | Ｃｍｏｓスリ−ステ−ト回路 | |
| JPH01141415A (ja) | 出力駆動回路 | |
| JPH03283815A (ja) | 出力バッファ回路 | |
| JPH0254617A (ja) | 入出力バッファ回路 | |
| JPH033263A (ja) | 半導体集積回路 | |
| JPS6281118A (ja) | 入出力回路 | |
| JPS58194429A (ja) | 論理振幅変換回路 | |
| JPH11163718A (ja) | 論理ゲート | |
| JPH0290725A (ja) | 出力回路 | |
| KR930020446A (ko) | 3상태 출력버퍼 | |
| JPH01256211A (ja) | ポート入力切換回路 | |
| JPS56147235A (en) | Carry signal generating circuit | |
| JPH01253316A (ja) | Ｃｍｏｓバッファ |