JPH03136521A - Ａｆｃロック判定器 - Google Patents
Ａｆｃロック判定器Info
- Publication number
- JPH03136521A JPH03136521A JP1275531A JP27553189A JPH03136521A JP H03136521 A JPH03136521 A JP H03136521A JP 1275531 A JP1275531 A JP 1275531A JP 27553189 A JP27553189 A JP 27553189A JP H03136521 A JPH03136521 A JP H03136521A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- afc
- loop
- section
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 15
- 238000012544 monitoring process Methods 0.000 claims abstract description 4
- 230000010355 oscillation Effects 0.000 claims description 11
- 230000002123 temporal effect Effects 0.000 claims description 4
- 238000012935 Averaging Methods 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Radio Relay Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目次〕
概要
産業上の利用分野
従来の技術
発明が解決しようとする課題
課題を解決するための手段（第１図）
作用
実施例
発明の効果
〔概要〕
ＡＦＣ（自動周波数制御回路）ロック判定器に関し、
自動周波数制御ループのロック判定を行うことを目的と
し、 ループフィルターと、電圧制御発振手段と、入力周波数
と電圧制御発振手段の周波数の差を検出する周波数誤差
検出手段を有する自動周波数制御手段において、電圧制
御発振手段への制御電圧の時間的変化率を監視するロッ
ク判定手段を設け、この制御電圧の時間的変化率が所定
の値より小さくなることを検出して前記自動周波数制御
手段におけるロック状態を判定するように構成する。
し、 ループフィルターと、電圧制御発振手段と、入力周波数
と電圧制御発振手段の周波数の差を検出する周波数誤差
検出手段を有する自動周波数制御手段において、電圧制
御発振手段への制御電圧の時間的変化率を監視するロッ
ク判定手段を設け、この制御電圧の時間的変化率が所定
の値より小さくなることを検出して前記自動周波数制御
手段におけるロック状態を判定するように構成する。
本発明は、自動周波数詞？Ｉ（ＡＦＣ）ループに係り、
特にＡＦＣループのロック状態を判定するＡＦＣロック
判定器に関する。
特にＡＦＣループのロック状態を判定するＡＦＣロック
判定器に関する。
衛星通信等においては、伝送速度に比べて無視し得ない
程度に大きな周波数変動が生ずると、通信自体が不可能
になることがある。従来より受信側ではこの周波数変動
の影響を避けるため、周波数制御（ＡＦＣ）ループを受
信機能の中に備えている。
程度に大きな周波数変動が生ずると、通信自体が不可能
になることがある。従来より受信側ではこの周波数変動
の影響を避けるため、周波数制御（ＡＦＣ）ループを受
信機能の中に備えている。
第８図は、この従来の周波数詞ｉｌｌ （ＡＦＣ）ルプ
の構成例である。第８図において、１は周波数誤差検出
部であり、入力Ｆｉの周波数「ｉと後で説明するＶＣＯ
の出力Ｆｖｃｏの周波数ｆ ｖｃｏを比較して両者の間
の差（Ｆｉの周波数ｆｉに対するｆｖｃｏの周波数ｆｖ
ｃｏの誤差）を検出する。２はループフィルターであり
、周波数検出部１の出力である周波数誤差情報Δｆを積
分し、雑音成分を除去するためのものである。３はＶＣ
Ｏであり、ル−プフィルター２の出力により周波数が制
御される発振器である。
の構成例である。第８図において、１は周波数誤差検出
部であり、入力Ｆｉの周波数「ｉと後で説明するＶＣＯ
の出力Ｆｖｃｏの周波数ｆ ｖｃｏを比較して両者の間
の差（Ｆｉの周波数ｆｉに対するｆｖｃｏの周波数ｆｖ
ｃｏの誤差）を検出する。２はループフィルターであり
、周波数検出部１の出力である周波数誤差情報Δｆを積
分し、雑音成分を除去するためのものである。３はＶＣ
Ｏであり、ル−プフィルター２の出力により周波数が制
御される発振器である。
周波数誤差検出部１としては、従来より周知の種々のも
のが使用できる。第９図は本発明に使用して好適の一例
である。
のが使用できる。第９図は本発明に使用して好適の一例
である。
第９図（Ａ）において、１１は直交検波器であり、人力
信号Ｆｉと、ＶＣＯ２からの出力及びこのＶＣＯの出力
の位相をπ／２だけ進めた出力とから２つの出力 （１） Ｃｏ５２π（ｆｉ−ｆｖｃｏ）ｔと（２）
５ｉｎ２ｚ （ｆｉ−ｆｖｃｏ）ｔとを得る。１３
．１４はＡ／Ｄ変換器であり、入力信号をＴの周期でサ
ンプリングしてそれぞれｎ番目の出力（１）Ｃｏｓ２
ｘ （ｆ １−ｆｖｃｏ）ｎＴと（２）Ｓｉｎ２ ｘ
（ｆ １ｆｖｃｏ） ｎＴを得る。１５はディスクリミ
ネータでありセ前記の２つの出力（１）Ｃｏｓ２ｇ （
ｆｉ−ｆｖｃｏ）ｎＴと（２）Ｓｉｎ２Ｋ （ｆｉ−ｆ
ｖｃｏ）ｎＴから２つの周波数の差（ｆｉ−ｆｖｃｏ）
に応じた誤差出力を得る。
信号Ｆｉと、ＶＣＯ２からの出力及びこのＶＣＯの出力
の位相をπ／２だけ進めた出力とから２つの出力 （１） Ｃｏ５２π（ｆｉ−ｆｖｃｏ）ｔと（２）
５ｉｎ２ｚ （ｆｉ−ｆｖｃｏ）ｔとを得る。１３
．１４はＡ／Ｄ変換器であり、入力信号をＴの周期でサ
ンプリングしてそれぞれｎ番目の出力（１）Ｃｏｓ２
ｘ （ｆ １−ｆｖｃｏ）ｎＴと（２）Ｓｉｎ２ ｘ
（ｆ １ｆｖｃｏ） ｎＴを得る。１５はディスクリミ
ネータでありセ前記の２つの出力（１）Ｃｏｓ２ｇ （
ｆｉ−ｆｖｃｏ）ｎＴと（２）Ｓｉｎ２Ｋ （ｆｉ−ｆ
ｖｃｏ）ｎＴから２つの周波数の差（ｆｉ−ｆｖｃｏ）
に応じた誤差出力を得る。
第９図（Ｂ）は、このディスクリミネータ１５の詳細で
ある。図に示すとおり、ディスクリミネタ１５は入力信
号を１サンプル周期Ｔだけ遅らせる遅延回路１５１．１
５３、乗算器１５２．１５４および減算器１５５により
構成される。今、ｆｉ−ｆｖｃｏをΔ「と置くと、Ａ／
Ｄ変換器１３．１４の出力はそれぞれＣｏ５２ｒΔｆｎ
Ｔと５ｉｎ２ｚ八ｆｎＴとなる。遅延回路１５１ １５
３の出力はそれぞれＣｏ５２ｘ八ｆ（ｎ−１）Ｔ、５ｉ
ｎ２ｚ八ｆ（ｎ−１）Ｔとなるので、乗算器１５２．１
５４の出力はそれぞれＣｏ５２πΔｆｎＴＸｓｉｎ２ｘ
Δｆ（ｎ−１）Ｔ及び５ｉｎ２ｘΔｆｎＴ −Ｃｏ５２
ｃΔｆ（ｎ−１）Ｔとなる。そして、減算器の出力は、
５ｉｎ２πΔｆＴとなり、周波数誤差情報が得られる。
ある。図に示すとおり、ディスクリミネタ１５は入力信
号を１サンプル周期Ｔだけ遅らせる遅延回路１５１．１
５３、乗算器１５２．１５４および減算器１５５により
構成される。今、ｆｉ−ｆｖｃｏをΔ「と置くと、Ａ／
Ｄ変換器１３．１４の出力はそれぞれＣｏ５２ｒΔｆｎ
Ｔと５ｉｎ２ｚ八ｆｎＴとなる。遅延回路１５１ １５
３の出力はそれぞれＣｏ５２ｘ八ｆ（ｎ−１）Ｔ、５ｉ
ｎ２ｚ八ｆ（ｎ−１）Ｔとなるので、乗算器１５２．１
５４の出力はそれぞれＣｏ５２πΔｆｎＴＸｓｉｎ２ｘ
Δｆ（ｎ−１）Ｔ及び５ｉｎ２ｘΔｆｎＴ −Ｃｏ５２
ｃΔｆ（ｎ−１）Ｔとなる。そして、減算器の出力は、
５ｉｎ２πΔｆＴとなり、周波数誤差情報が得られる。
すなわち、下記のように動作する。
ａ ＝Ｃｏｓ２ｘΔｆｎＴ −５ｉｎ２ πΔｆ（ｎ−
１）Ｔ＝ （Ｓｉｎ２ｚ八ｆ （ｎ＋（ｎ−１） ）
Ｔ−５ｉｎ２ｚ八ｆ（ｎ−（ｎ−１） ） Ｔ） ／
２ −（Ｓｉｎ２ｚ八ｆ （２ｎ−１）Ｔ−５ｉｎ２ ｔｔ
ΔＩＴ） ／２ｂ ＝Ｓｉｎ２ｚΔｒｎＴ −Ｃｏ５２
ｒｔΔｆ（ｎ−１）Ｔ−（５ｉｎ２ ｘ△ｆ （ｎ＋
（ｎ−１）） Ｔ＋５ｉｎ２ｃΔｆ（ｎ−（ｎ−１）
） Ｔ ］ ／ ２−（Ｓｉｎ２ｘΔｆ（２ｎ−
１）Ｔ＋５ｉｎ２ｚΔｆＴ）／２ｃ＝ｂ−ａ −Ｓｉｎ２ｇへｆＴ 第９図（Ｃ）は△ｆを横軸にとった５ｉｎ２πΔｆＴを
示している。この図に示すとおり、誤差Δｆの大きさに
よって、乗算器１５２の出力は正弦波を面の範囲であり
、特に八ｆの小さいときには誤差Δｒに比例した出力を
得ることになる。
１）Ｔ＝ （Ｓｉｎ２ｚ八ｆ （ｎ＋（ｎ−１） ）
Ｔ−５ｉｎ２ｚ八ｆ（ｎ−（ｎ−１） ） Ｔ） ／
２ −（Ｓｉｎ２ｚ八ｆ （２ｎ−１）Ｔ−５ｉｎ２ ｔｔ
ΔＩＴ） ／２ｂ ＝Ｓｉｎ２ｚΔｒｎＴ −Ｃｏ５２
ｒｔΔｆ（ｎ−１）Ｔ−（５ｉｎ２ ｘ△ｆ （ｎ＋
（ｎ−１）） Ｔ＋５ｉｎ２ｃΔｆ（ｎ−（ｎ−１）
） Ｔ ］ ／ ２−（Ｓｉｎ２ｘΔｆ（２ｎ−
１）Ｔ＋５ｉｎ２ｚΔｆＴ）／２ｃ＝ｂ−ａ −Ｓｉｎ２ｇへｆＴ 第９図（Ｃ）は△ｆを横軸にとった５ｉｎ２πΔｆＴを
示している。この図に示すとおり、誤差Δｆの大きさに
よって、乗算器１５２の出力は正弦波を面の範囲であり
、特に八ｆの小さいときには誤差Δｒに比例した出力を
得ることになる。
このＡＦＣが備えられている受信機では、ＡＦＣループ
がロック状態になって初めて復調機能の動作等正常な動
作が可能となる。そのため、従来の受信機等においては
、このＡＦＣループがロック状態になるに充分な時間が
経過してから、復調機能の動作開始等を行わせている。
がロック状態になって初めて復調機能の動作等正常な動
作が可能となる。そのため、従来の受信機等においては
、このＡＦＣループがロック状態になるに充分な時間が
経過してから、復調機能の動作開始等を行わせている。
前述のとおり、従来の技術では、ＡＦＣループがロック
状態になったか否かを積極的に検出するものはなく、必
要なときにはロックするに充分な時間が経過してから次
の動作を行わせていた。
状態になったか否かを積極的に検出するものはなく、必
要なときにはロックするに充分な時間が経過してから次
の動作を行わせていた。
本発明は、ロック判定の情報が種々の分野に利用可能な
ことを見出し、積極的に利用せんとするものであり、こ
のためのＡＦＣロック判定器を提供することを目的とす
る。
ことを見出し、積極的に利用せんとするものであり、こ
のためのＡＦＣロック判定器を提供することを目的とす
る。
ロック情報は、例えば
（１）ＡＦＣループの帯域切替えや動作のホールド等Ａ
ＦＣループ自体の制御、 （２）搬送波再生回路（ＣＲ）、シンボルタイミング再
生回路（ＳＴＲ）等、ＡＦＣに続く復調機能の動作回路
のトリガ、等 に利用でき、その有効性が大である。
ＦＣループ自体の制御、 （２）搬送波再生回路（ＣＲ）、シンボルタイミング再
生回路（ＳＴＲ）等、ＡＦＣに続く復調機能の動作回路
のトリガ、等 に利用でき、その有効性が大である。
第１図は、本発明のＡＦＣロック判定器の原理を説明す
るためのブロック図である。
るためのブロック図である。
第１図において、１は周波数誤差検出部であり、入力信
号Ｆｉの周波数ｆｉと後で説明するＶＣＯの出力Ｆｖｃ
ｏの周波数ｆｖｃｏを比較して両者の間の差（人力Ｆｉ
の周波数「ｉに対するＶＣＯの出力ＦνＣＯの周波数「
ＶＣＯの誤差）を検出する。２はループフィルターであ
り、周波数誤差検出部ｌの出力である周波数誤差情報△
「を積分し、雑音成分を除去するためのものである。３
はｖＣＯであり、ルプフィルター２の出力により周波数
が制御される発振器である。これら周波数誤差検出部１
、ルプフィルター２、ＶＣＯ３は、第８図で説明したよ
うに従来より公知のＡＦＣループを構成している。
号Ｆｉの周波数ｆｉと後で説明するＶＣＯの出力Ｆｖｃ
ｏの周波数ｆｖｃｏを比較して両者の間の差（人力Ｆｉ
の周波数「ｉに対するＶＣＯの出力ＦνＣＯの周波数「
ＶＣＯの誤差）を検出する。２はループフィルターであ
り、周波数誤差検出部ｌの出力である周波数誤差情報△
「を積分し、雑音成分を除去するためのものである。３
はｖＣＯであり、ルプフィルター２の出力により周波数
が制御される発振器である。これら周波数誤差検出部１
、ルプフィルター２、ＶＣＯ３は、第８図で説明したよ
うに従来より公知のＡＦＣループを構成している。
周波数誤差検出部１は、所望の引き込み周波数範囲にお
いて、周波数誤差が０の点を唯一の安定点とする特性を
持つものとし、それ以外に特に必要な条件はなく、その
出力の周波数誤差情報Δ「としては、単に「ｉとｆｖｃ
ｏの大小関係のみでも、またそれらの差であるｆ ｉ
−ｆｖｃｏに比例するものでもよい。
いて、周波数誤差が０の点を唯一の安定点とする特性を
持つものとし、それ以外に特に必要な条件はなく、その
出力の周波数誤差情報Δ「としては、単に「ｉとｆｖｃ
ｏの大小関係のみでも、またそれらの差であるｆ ｉ
−ｆｖｃｏに比例するものでもよい。
、１０は、この発明によって設けられたロック判定部で
あり、周波数誤差検出部１の出力を受けて、誤差信号が
予め決められた値より小さくなった時点を検出し、ロッ
ク状態になったとしてロック判定信号を出す。これによ
ってロック状態を検出する。
あり、周波数誤差検出部１の出力を受けて、誤差信号が
予め決められた値より小さくなった時点を検出し、ロッ
ク状態になったとしてロック判定信号を出す。これによ
ってロック状態を検出する。
第２図は、ＶＣＯの発振周波数ｆｖｃｏでとらえたＡＦ
Ｃループの周波数引き込み過程である。入力の周波数ｆ
ｉに対して、１＝０においてｆｖｃｏのｆＯから「ｉに
近づいていき、ｔ＝ｔｔにおいてｆｖｃｏはｆｉに一致
し、ＡＦＣループは引き込みを完了する。ロック判定部
１０においてこの誤差Δ「を監視し、これが所定の値以
下になったときにＡＦＣループのロックが完了したとし
て、ロック判定部１０からロック判定出力を出せばよい
。
Ｃループの周波数引き込み過程である。入力の周波数ｆ
ｉに対して、１＝０においてｆｖｃｏのｆＯから「ｉに
近づいていき、ｔ＝ｔｔにおいてｆｖｃｏはｆｉに一致
し、ＡＦＣループは引き込みを完了する。ロック判定部
１０においてこの誤差Δ「を監視し、これが所定の値以
下になったときにＡＦＣループのロックが完了したとし
て、ロック判定部１０からロック判定出力を出せばよい
。
第３図は、第２図に示した過程におけるｆ ｖｃｏの時
間変化率を示したものである。この図から明らかなよう
に、ＡＦＣループの引き込みを完了した時刻１＝１１以
後の時間変化率は「０」である。
間変化率を示したものである。この図から明らかなよう
に、ＡＦＣループの引き込みを完了した時刻１＝１１以
後の時間変化率は「０」である。
反対に時刻１＝１１以前では時間変化率は「０」ではな
い。したがって、ロック判定部ＩＯにおいてこのｆｖｃ
ｏの時間変化率を監視して、時間変化率の［ＯＪを検出
すればＡＦＣループのロック判定が可能となる。
い。したがって、ロック判定部ＩＯにおいてこのｆｖｃ
ｏの時間変化率を監視して、時間変化率の［ＯＪを検出
すればＡＦＣループのロック判定が可能となる。
さらに、ｖＣＯの発振周波数と制御電圧とは、直線的な
比例関係にあることを利用すれば、発振周波数の時間変
化率自体を検出しなくても、ロック判定部１０において
制御電圧の時間変化率を検出することで、ＡＦＣループ
のロック判定が可能となる。
比例関係にあることを利用すれば、発振周波数の時間変
化率自体を検出しなくても、ロック判定部１０において
制御電圧の時間変化率を検出することで、ＡＦＣループ
のロック判定が可能となる。
第４図は、本発明の第１の実施例である。この実施例に
おいて、第１図に示した原理図と同一の部分には同一の
番号を付与しているので、それらの部分に対する詳細な
説明は省略する。
おいて、第１図に示した原理図と同一の部分には同一の
番号を付与しているので、それらの部分に対する詳細な
説明は省略する。
この実施例では、ロック判定部ＩＯを平均化部４、比較
部５、しきい値保持部６によって構成し、周波数誤差検
出部１の出力が予め決めたしきい値εより小さくなるこ
とを検出して、ロック状態を検出している。平均化部４
は周波数誤差検出部ｌの出力である周波数誤差情報Ｘを
一定時間Ｔａにわたって平均化する機能を持つ。しきい
値保持部６は予め決めた所定のしきい値を記憶しておく
部分であり、比較部５は平均化部４の出力としきい値保
持部６に保持されているしきい値とを比較する部分であ
る。
部５、しきい値保持部６によって構成し、周波数誤差検
出部１の出力が予め決めたしきい値εより小さくなるこ
とを検出して、ロック状態を検出している。平均化部４
は周波数誤差検出部ｌの出力である周波数誤差情報Ｘを
一定時間Ｔａにわたって平均化する機能を持つ。しきい
値保持部６は予め決めた所定のしきい値を記憶しておく
部分であり、比較部５は平均化部４の出力としきい値保
持部６に保持されているしきい値とを比較する部分であ
る。
ＡＦＣループにおいては、Ｘがループフィルタ２を介し
てＶＣＯに印加されているので、このＸの値によって次
の時刻のＶＣＯの発振周波数を変化させる。即ち、Ｘは
瞬時瞬時のｆｖｃｏの変化に関係している。したがって
、平均化部４の出力は時間Ｔａの間のｆｖｃｏの平均的
な時間変化率を与えており、しきい値εを予めＡＦＣル
ープがロック状態にあるときの値に選んでおけば、この
平均化部４の出力がしきい値εより小さい値となる時を
検出することによって、ロック判定を行うことができる
。
てＶＣＯに印加されているので、このＸの値によって次
の時刻のＶＣＯの発振周波数を変化させる。即ち、Ｘは
瞬時瞬時のｆｖｃｏの変化に関係している。したがって
、平均化部４の出力は時間Ｔａの間のｆｖｃｏの平均的
な時間変化率を与えており、しきい値εを予めＡＦＣル
ープがロック状態にあるときの値に選んでおけば、この
平均化部４の出力がしきい値εより小さい値となる時を
検出することによって、ロック判定を行うことができる
。
第５図は、この第１の実施例におけるロック判定の原理
を説明するための図である。図において、平均化部４の
出力はロック状態に近づくにしたがって小さくなるが、
平均化部４の出力がしきい値εより小さくなる時刻Ｌ２
において、ＡＦＣループがロック状態になったものと判
定する。
を説明するための図である。図において、平均化部４の
出力はロック状態に近づくにしたがって小さくなるが、
平均化部４の出力がしきい値εより小さくなる時刻Ｌ２
において、ＡＦＣループがロック状態になったものと判
定する。
第６図は本発明の第２の実施例を示している。
この第２の実施例においては、ロック判定部１０′を比
較部５、しきい値保持部６の外、記憶回路７、減算回路
８によって構成しており、周波数誤差情報Ｘの平均化の
機能を新たに導入することなく、ループフィルターが本
来持っている平均化の機能を利用している。即ち、ルー
プフィルターの出力を記憶しておき、時間Ｔｂの後のル
ープフィルターの出力との差をとることにより、等価的
に周波数誤差情報Ｘを時間Ｔｂにわたり平均化する。
較部５、しきい値保持部６の外、記憶回路７、減算回路
８によって構成しており、周波数誤差情報Ｘの平均化の
機能を新たに導入することなく、ループフィルターが本
来持っている平均化の機能を利用している。即ち、ルー
プフィルターの出力を記憶しておき、時間Ｔｂの後のル
ープフィルターの出力との差をとることにより、等価的
に周波数誤差情報Ｘを時間Ｔｂにわたり平均化する。
第７図を参照してこの実施例の動作を説明する。
第７図（Ａ）に示すように、ループフィルターの出力ｙ
（ｎＴｂ）を時間Ｔｂ毎にサンプリングし、記憶回Ｎ
Ｉ７に一周期Ｔｂだけ記憶させておき、出力・ｙ （（
ｎ−１）Ｔｂ）を得て、これを減算回路５に加える。一
方、ループフィルターの出力ｙ（ｎＴｂ）を直接減算回
路５に加え、二つの出力の差ｙ （ｎＴｂ）−ｙ （（
ｎ−１）Ｔｂ）を得る。
（ｎＴｂ）を時間Ｔｂ毎にサンプリングし、記憶回Ｎ
Ｉ７に一周期Ｔｂだけ記憶させておき、出力・ｙ （（
ｎ−１）Ｔｂ）を得て、これを減算回路５に加える。一
方、ループフィルターの出力ｙ（ｎＴｂ）を直接減算回
路５に加え、二つの出力の差ｙ （ｎＴｂ）−ｙ （（
ｎ−１）Ｔｂ）を得る。
この差ｙ （ｎＴｂ） ｙ （（ｎ−１）Ｔｂ）を比
較部５において、しきい値εと比較する。
較部５において、しきい値εと比較する。
第７図ＣＢ）はこの様子を示している。差ｙ（ｎＴｂ）
−ｙ （（ｎ−１）Ｔｂ）は誤差情報Ｘの時間変化率を
表しており、従ってこの値が一定値εより小さくなった
時を検出することによってＡＦＣループのロック状態を
検出できることになる。
−ｙ （（ｎ−１）Ｔｂ）は誤差情報Ｘの時間変化率を
表しており、従ってこの値が一定値εより小さくなった
時を検出することによってＡＦＣループのロック状態を
検出できることになる。
以上述べたとおり、この発明によれば、簡単な回路を追
加するだけで、ＡＦＣループの過渡的状態と定常状態を
区別でき、ＡＦＣループのロック状態を検出できる。
加するだけで、ＡＦＣループの過渡的状態と定常状態を
区別でき、ＡＦＣループのロック状態を検出できる。
るだめの図、
第３図はｖＣＯの発振周波数の時間変化率を示す図、
第４図は第１の実施例を示す図、
第５図は第１の実施例のロック判定状態を説明するため
の図、 第６図は第２の実施例を示す図、 第７図は第２の実施例のロック判定状態を説明するため
の図、 第８図は従来のＡＦＣループを示す図、第９図は従来の
周波数誤差検出部説明図である。
の図、 第６図は第２の実施例を示す図、 第７図は第２の実施例のロック判定状態を説明するため
の図、 第８図は従来のＡＦＣループを示す図、第９図は従来の
周波数誤差検出部説明図である。
１−周波数誤差検出部
２−ループフィルター
３、−Ｖ ＣＯ（電圧制御発振器）
１０−ロック判定部
第１図は本発明のＡＦＣロック判定器の原理ブロック図
、
、
Claims (1)
- ループフィルター（２）と、電圧制御発振手段（３）と
、入力周波数と電圧制御発振手段（３）の周波数の差を
検出する周波数誤差検出手段（１）を有する自動周波数
制御手段において、電圧制御発振手段（３）への制御電
圧の時間的変化率を監視するロック判定手段（１０）を
設け、この制御電圧の時間的変化率が所定の値より小さ
くなることを検出して前記自動周波数制御手段における
ロック状態を判定することを特徴とするＡＦＣロック判
定器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1275531A JPH03136521A (ja) | 1989-10-23 | 1989-10-23 | Ａｆｃロック判定器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1275531A JPH03136521A (ja) | 1989-10-23 | 1989-10-23 | Ａｆｃロック判定器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03136521A true JPH03136521A (ja) | 1991-06-11 |
Family
ID=17556747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1275531A Pending JPH03136521A (ja) | 1989-10-23 | 1989-10-23 | Ａｆｃロック判定器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03136521A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738430A (ja) * | 1993-07-23 | 1995-02-07 | Nec Corp | Ｐｌｌ回路 |
| JPH0974431A (ja) * | 1995-07-04 | 1997-03-18 | Nec Corp | 搬送波位相同期回路 |
| US5909148A (en) * | 1996-04-26 | 1999-06-01 | Nec Corporation | Carrier phase synchronizing circuit |
-
1989
- 1989-10-23 JP JP1275531A patent/JPH03136521A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738430A (ja) * | 1993-07-23 | 1995-02-07 | Nec Corp | Ｐｌｌ回路 |
| JPH0974431A (ja) * | 1995-07-04 | 1997-03-18 | Nec Corp | 搬送波位相同期回路 |
| US5909148A (en) * | 1996-04-26 | 1999-06-01 | Nec Corporation | Carrier phase synchronizing circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6211742B1 (en) | Lock detector for phase locked loops | |
| EP0652642B1 (en) | Phase-locked loop circuit with holdover mode | |
| EP0644657B1 (en) | Phase-locked oscillator circuit | |
| GB2180708A (en) | Phase-comparator lock-detect circuit for a frequency synthesiser | |
| JPH06102964A (ja) | 情報処理システム | |
| EP1394948A2 (en) | Synchronised sinusoidal signal controller | |
| US6255858B1 (en) | Phase-frequency detector and phase-locked loop circuit incorporating the same | |
| EP0373517B1 (en) | Digital automatic frequency control on pure sine waves | |
| JPH03136521A (ja) | Ａｆｃロック判定器 | |
| JPS6225543A (ja) | 局部発振器の周波数安定化方式 | |
| US20110171913A1 (en) | Frequency Synthesizer | |
| JPS644386B2 (ja) | ||
| JPH03217124A (ja) | 位相同期回路 | |
| JP3134530B2 (ja) | Ｆｓｋ受信機 | |
| JPH0379888B2 (ja) | ||
| JP2600458B2 (ja) | 位相同期回路 | |
| JPH02149018A (ja) | 自動周波数制御回路 | |
| JPH0342915A (ja) | Ｆｍ多重受信機 | |
| JP2570748B2 (ja) | 通信装置 | |
| JP3101477B2 (ja) | Ｐｌｌ集積回路 | |
| JPH06319091A (ja) | Ａｍ復調器 | |
| JP3042906B2 (ja) | クロック選択装置 | |
| JPH06169439A (ja) | Ａｍ復調器 | |
| JPS63116521A (ja) | 周波数−電圧変換器 | |
| JPH04271636A (ja) | インターフェイス回路 |