JPH03119740A - 液晶ディスプレイ装置用半導体装置 - Google Patents

液晶ディスプレイ装置用半導体装置

Info

Publication number
JPH03119740A
JPH03119740A JP1255302A JP25530289A JPH03119740A JP H03119740 A JPH03119740 A JP H03119740A JP 1255302 A JP1255302 A JP 1255302A JP 25530289 A JP25530289 A JP 25530289A JP H03119740 A JPH03119740 A JP H03119740A
Authority
JP
Japan
Prior art keywords
leads
center
semiconductor chip
gravity
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1255302A
Other languages
English (en)
Other versions
JP2784061B2 (ja
Inventor
Toru Mita
三田 徹
Tomoaki Sakata
智昭 坂田
Masaichi Baba
馬場 政一
Inji Serizawa
芹沢 引二
Takeshi Komaru
小丸 健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1255302A priority Critical patent/JP2784061B2/ja
Publication of JPH03119740A publication Critical patent/JPH03119740A/ja
Application granted granted Critical
Publication of JP2784061B2 publication Critical patent/JP2784061B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体チップの表面に設けられた複数の接合
部のそれぞれにリードを接続されている構造の半導体装
置、および、その製造装置に関するものである。
〔従来の技術〕
半導体チップの表面に設けられた複数の、電極パッドよ
りなる接合部にリードを接続した構造の半導体装置に関
しては、特開昭63−107126号公報「半導体装置
」および、特開昭63−117437号公報「半導1体
チップ」に開示された技術が公知である。
上記特開昭63−107126号公報に係る公知技術は
、テープキャリア方式の半導体装置において、リードを
配置可能な位置にダミーリードを設けることにより、リ
ードの配置のバランスを確保し、樹脂成形の均一性を向
上せしめたものである。
また、特開昭63−117437号公報に係る公知技術
は、テープキャリア(この文献ではフィルムキャリアと
呼んでいる)方式の半導体チップについて、該チップの
基板上に、予備の電極バ・ノド(接合部)を設けること
によって、工数を増加させることなく電極パッドとリー
ドとの接合の信頼性を向上させたものである。そして、
この公知文献では、予備の電極パッドの配設位置を該チ
・ンプの中心に関して、本来の電極パッドと点対称にす
ることが提案されている。
〔発明が解決しようとする課題〕
前記特開昭63−107126号公報に係る公知技術は
、ダミーリードを設けることによって樹脂形成の均一性
を向上させているが、該ダミーリードに対応する電極パ
ッドが無いため、このダミーリードを含めたリードを熱
圧着用のヒートブロックで押圧したとき、該ダミーリー
ドは半導体チップの回路パターンに押しつけられてこれ
を傷つける虞が有る。
その上、このダミーリードが電極パッドに当接されない
のに比して、本来のリードは電極バ・ノドに当接されて
熱圧着を受ける。
このため、本来のリードとダミーのリードとは伝熱状態
が異なる。
その結果、周囲部材(例えばテープキャリア)の温度分
布が不均一となって熱歪みを生じ、リード接合位置の寸
法精度を低下させる。
また、特開昭63−117437号公報に係る公知技術
を適用して、本来の電極パッド(接合部)と点対称に予
備のパッドを設けると、電極パッドの総数が著しく増加
する。その結果、半導体チップの形状寸法、及び、その
周辺の配線部の所要面積を約4倍に増大させる。
電極パッドの設置間隔を縮める技術も向上しているが、
例えば信号入、出力端子数が200の多ビンチップをテ
ープキャリア形に構成しようとする場合、予備の電極パ
ッドを点対称に配置すると、不良率は1/2に低減され
るが半導体チップの価格が約4倍になり、不経済である
本発明は上述の事情に鑑みて為されたもので、半導体チ
ップと多数のリードとを接続する多数の接合部を均一に
加圧することができて接続信頬性が高く、しかも、本来
の接続部以外のダミー接続部の設置個数を極力抑制し得
る半導体装置を提供すること、 並びに、上記の発明に係る半導体装置の製造に好適な装
置を提供することを目的とする。
〔課題を解決するための手段〕
上記の目的を達成するために創作した本発明の基本的原
理について、従来技術と対比しつつ略述すると次の如く
である。
例えば第9図に示す半導体チップ1の表面に、10個の
電極パッド2a〜2jが図示の如く配列されている場合
について考えてみる。この設置においては目視で感覚的
に判るように、電極パッドの配置が右下方に偏っている
この半導体チップ1の電極パッドにリードを加熱圧着す
る場合の模式的な説明図を第10図に示す。
この第10図には、第9図の半導体チップ1のX−X−
断面が現われている。
半導体チップ1はボンデインダステージ11の上に置か
れている。
半導体チップ1の表面に設けられた電極パッド2cの上
にリード7が重ねられる。このリード7はテープキャリ
ア5の上に設けられている。
上記の電極パッド2Cとリード7との重なり部分が接合
部である。
実線で描いたヒートブロック12を、仮想線12′の如
く下降させて前記の接合部を加圧、加熱して接合させる
この仮想線で描かれたヒートブロック12′ と被押圧
物である電極パッド2c、  リード7の位置関係から
容易に理解されるように、押圧力の図示左右方向のバラ
ンスが取れない。
第10図には現われていないが、上記の押圧作動と同時
に電極パッド2f〜2i(第9図)も押圧を受ける。こ
のとき、前述のような左右方向の力のアンバランスによ
り、4個の電極パッド2f〜21の押圧力が均一になら
ない。
従って、各接合部の接合状態が均一でなく、成品品質が
不均一となる。
これを防止する方策の一つとして、第2図に示した手段
が考えられる。
第2図は本発明を創作する途中で考えた試案であって、
ハツチングを付して示した2a〜2には電極パッドであ
り、点G、は半導体チップ1の図形の重心である。
本発明において図形の重心とは、その図形内に微小な単
位面積ごとに一様の質量を分布させた状態を想定したと
き、これらの質量の重心を意味する。
これに比して、配置された電極パッド2a〜2にの総合
重心(図示せず)を想定すると、前記の重心G1に比し
て、はぼ下方、若干右側に偏る。
その理由は次の如くである。
長方形の半導体チップ1の下辺に沿って4個の電極パッ
ド2e〜2hが配列されているが、上辺に沿っては配列
されていない。よって、仮想の総合重心は半導体チップ
1の中心点よりも下方に位置する。
同様の理由で、該仮想の重心は半導体チップ1の中心よ
りも僅かに右方へ偏る。
而して、これら電極パッドの総合重心を図示の点Gの如
く半導体チップ1の中心へ持ってくるには、 電極パッド2e〜2hに対して点G1について対称をな
すようにダミーの電極パッド4d〜4g(斑点を付して
示す)を設けるとともに、電極パッド2aに対して点G
、について対称をなすようにダミーの電極パッド4b(
斑点を付して示す)を設ければよい。
さらに、点G、について対称をなすように2個のダミー
の電極パッド4a、4cを設けてもよい。
しかし、この試案の構成では電極パッドの設置個数が著
しく増加するという問題が有る。そこで本発明の半導体
装置の構造は、半導体チップの表面に分散配置されてい
る複数個の接合部(電極チップとリードとの重なり合い
部分)の図形の総合重心を、該半導体チップの表面図形
の重心に一致させるように配置する。
第3図はダミー電極チップを設けることなく、8個の電
極チップの配置を工夫して、これら8個の電極チップよ
りなる接合部の図形の総合重心Gを、半導体チップ1の
表面図形の重心G、に重ねた例である。
電極チップ2!と同2 m l+ 2 m zとの総合
重心が点G1と一致するように、 電極チップ2nと同2p+、2pzとの総合重心が点G
、と一致するように、かつ、 電極チップ2qと同2rとの総合重心が点Glと一致す
るように配置しである。
電極チップの配置を工夫するだけでは総合重心を中央に
位置せしめ得ないときは、ダミーの電極チップよりなる
ダミーの接合部を併用する。その構成について、本発明
の1実施例に対応する第1図を参照して次に説明する。
ハツチングを付して示した2a〜2jは電極パッドであ
る。
電極パッド2a〜2eについて考えると、その総合重心
位置はほぼ電極パッド2Cの中央に位置している。即ち
、上下にはバランスし、右方に偏っている。
これを矯正するため、5個分の電極パッドの面積を有す
るダミーの電極パッド4hを設ける。
同様に、電極パッド2g〜21とバランスさせるため、
3個分の面積を有するダミーの電極パッド41を設ける
そして、上に述べた本発明に係る構造の半導体装置を製
造する際、リードを電極パッドに押圧して加熱圧着する
装置は、そのヒートブロックの押圧面の図形重心を前記
の重心G、 G、と一致させる。
〔作用〕
前記の構成よりなる半導体装置の構造によれば電極パッ
ドとリードとの重なり部よりなる接合部(実質的には電
極パッドの平面図形)の図形の重心が半導体チップの表
面の図形の重心(つまり中心点)と一致しているので、
該半導体チップ1を一様に覆う形状のヒートブロックで
押圧すると各接合部が均一な押圧力を受ける。この作用
について、第4図を参照して解析的に説明すると次の如
くである。
第4図に示すように、半導体チップの上面に配置された
全ての接合部の面積の総和をAとし、各々の接合部の面
積をαAとし、その座標をx、  yとすると、下記の
様に表わされる。
G x −S a yαA G y = XAXαA これは、面積AのX、y軸についての一次モーメントで
ある。また、接合部の面積Aの重心Gの座標をx、yと
すれば、上記−次モーメントと次の関係が成り立つ。
x−A=Sa)’αA=G 7 y−A=XaxαA=Gx 従って、x、y軸の図形の重心Gを通っていれば、 Gx=O Gy=0 となる。
〔実施例〕
第5図は本発明に係る構造の1実施例を備えた半導体装
置の斜視図である。
この半導体装置を製造する際、ヒートブロックによって
接合部を押圧している状態の模式図を第6図に示す。
この第6図は、従来例を示した第10図に対応する図で
あって、11はボンデインダステージ、12はヒートブ
ロック、5はテープキャリアである。1は半導体チップ
であって、この第6図には、第5図に示した半導体チッ
プ1のVl−VI断面が現われている。
第5図に示した5はテープキャリア、6は該テープキャ
リアに設けたデバイスホールである。
半導体チップ1の表面には、その周囲に電極パッド2、
及びダミー電極バッド4が複数個ずつ配゛列されている
(本第5図において、図面参照番号2.4は各1個ずつ
例示した)。
電極パッド2はリード7に、ダミー電極バッド4はダミ
ーリード8に、それぞれ接続されている。
9.10は、それぞれ配線部を示している。
第6図において、電極パッド2.リード7、ダミー電極
バッド4.及びダミーリード8は、それぞれ読図の便宜
上、厚さ寸法を拡大して描いである。
本例のボンディングステージエ1は、図示しないボンデ
ィング装置に搭載されている。
上記ボンディングステージ11上に搭載された半導体チ
ップ1の電極パッド2と、予め位置決めして搬送された
テープキャリア5のリード7とを位置合わせした後、加
熱圧着用ヒートブロック12を下方に押圧することによ
り、ボンディングステージ11は図示の点C付近を中心
として倣い揺動して、該ボンディングステージ11の頂
面とヒートブロック12の下面とが平行になる。
このようにして、電極パッド2とリード7とよりなる接
合部、及び、ダミー電極パッド4とダミーリード8とよ
りなるダミー接合部は均等な荷重分布を受け、均一の接
合される。
第7図及び第8図は前記と異なる実施例を示す。
本例は、本発明に係る半導体装置を液晶ディスプレイに
適用した例である。
第7図に示したり−ド7の設置数は200個強で、80
μmピッチで配置されている。該リード7の1本の幅寸
法は約40μmである。
電極パッド2は50μm幅で80μmピッチで配置され
ている。
第7図に示した14はテープキャリア5上に設けた出力
配線であって、第8図に示した液晶ディスプレイ15の
周囲に設けられた入力配線16に接続される。本例の半
導体チップ1′は細長い長方形に構成しである。
第7図に示した17はテープキャリア5上に設けた入力
配線であり、第8図に示した液晶デイスプレイエ5の枠
工8に取付けられた外部接続用配線工9に接続される。
第8図に示した20は液晶ディスプレイ装置であって、
液晶ディスプレイ15の周囲に複数個のテープキャリア
5(第7図)を接合して配設し、これらのテープキャリ
ア5を枠18に取付けである。
〔発明の効果〕
本発明に係る半導体装置の構造によれば、半導体チップ
上の全ての電極パッドに均一に加熱圧着用ヒートブロッ
クの荷重を分散することができるので、全てのリードと
電極パッドとを均一に接合することができる。また、半
導体チップの回路上の制約で全ての電極パッドの図形の
総合重心が半導体チップの重心と一致させられない場合
においても、ダミーの電極パッドおよびダミーのリード
を設けることにより、上記と同様の効果を得ることがで
きる。
また、本発明に係る半導体装置の製造装置によれば、前
記の発明に係る構造を有する半導体装置の電極パッドに
対してリー、ドを加熱圧着する場合、全ての接合部に対
して容易に均一な加圧を行うことができる。
特に、ヒートブロックまたはボンディングステージのど
ちらか一方に倣い機構を設けて、相手側に対して、平行
になるように揺動して倣いながらボンディングを行う装
置を用いる場合においても容易に、かつ確実に均一な加
圧を行い得るので、接合部の接合状態が均一となり、製
品品質の信顛性が高い。
更に、本発明に係る構造を適用して半導体チップの入、
出力電極パッドをそれぞれ一辺に入力電極パッド、他方
に出力電極パッドを配置し、がっ、入力側電極バンド数
と出力側電極パッド数とが著しく異なっている場合にお
いても、電極パッドとリードとの接合部の面積を変える
ことによって、半導体チップの図形重心と電極パ・ノド
の図形の総合重心とを一致させて本発明に係る構造の効
果を得ることができる。
また、半導体チップを細長い長方形に構成して平行な1
対の長辺のそれぞれに入力電極パッドと出力電極パッド
との何れかを列設することにより、このように構成され
た半導体装置を液晶ディスプレイに実装して当該液晶デ
ィスプレイ装置の外形。
寸法を縮小することができる。
【図面の簡単な説明】
第1図は本発明の1実施例における半導体チップの平面
図である。 第2図は試案における半導体チップの平面図である。 第3図及び第4図は本発明に係る構造の説明図である。 第5図及び第6図は本発明の1実施例を示し、第5図は
電極パッドにリードを接続した状態の斜視図、第6図は
電極パッドにリードを接続する状態の説明図である。 第7図及び第8図は上記と異なる実施例を示し、第7図
は液晶ディスプレイ用半導体チップの平面図、第8図は
液晶ディスプレイ装置の斜視図である。 第9図及び第10図は従来技術における課題の説明図で
ある。 工・・・半導体チップ、2.2a〜2q・・・電極パッ
ド、4,4a〜41・・・ダミー電極パッド、5・・・
テープキャリア、6・・・デバイスホール、7・・・リ
ード、8・・・ダミーリード、9.10・・・配線部、
11・・・ボンディングステージ、12.12 ’・・
・ヒートブロック、14・・・出力配線、I5・・・液
晶ディスプレイ、16.17・・・入力配線、18・・
・枠、19・・・外部接続用配線、20・・・液晶ディ
スプレイ装置。

Claims (1)

  1. 【特許請求の範囲】 1、半導体チップの表面に複数箇所の接合部が配置され
    るとともに、上記の接合部のそれぞれにリードが接続さ
    れている半導体装置において、半導体チップ表面に分散
    配置されている複数個の接合部の図形の総合重心を、該
    半導体チップの表面図形の重心に対応せしめたことを特
    徴とする、半導体装置の構造。 2、前記の接合部は、その図形の総合重心を半導体チッ
    プの表面図形の重心と対応せしめるために設けたダミー
    の接合部を含むものであることを特徴とする、請求項1
    に記載した半導体装置の構造。 3、半導体チップの表面に配置された複数個の接合部の
    それぞれに対してリードを重ね合わせ、上記のリードを
    加熱圧着用のヒートブロックの押圧面で加熱押圧する構
    造の半導体装置の製造装置において、 前記半導体チップの表面図形の重心と、前記ヒートブロ
    ックの押圧面の図形の重心とが一致していることを特徴
    とする、半導体装置の製造装置。 4、半導体チップの表面に配置された複数個の接合部の
    それぞれに対してリードを重ね合わせ、上記のリードを
    加熱圧着用のヒートブロックの押圧面で押圧加熱する構
    造の半導体装置の製造装置において、 前記複数個の接合部の図形の総合重心と、前記ヒートブ
    ロックの押圧面の図形の中心とが一致していることを特
    徴とする、半導体装置の製造装置。 5、前記の半導体チップは入、出力電極の合計が200
    個以上であり、 上記の半導体チップは長方形状をなしていて、その片方
    の長辺に入力電極用の接合部が配列されると共に、その
    他方の長辺に出力電極用の接合部が配列されていること
    を特徴とする、請求項1に記載した半導体装置の構造。 6、前記のリードはテープキャリヤに設けられているも
    のであることを特徴とする、請求項5に記載した半導体
    装置の構造。 7、前記の長方形の半導体は、その出力電極が配列され
    ている長辺を液晶ディスプレイに対向せしめて設置され
    るとともに、 該半導体の出力電極に接続されているリードが、該液晶
    ディスプレイの入力用配線に接続され、 かつ、該半導体の入力電極が液晶ディスプレイ装置の外
    部回路に接続されていることを特徴とする、請求項5又
    は同6に記載した半導体装置の構造。
JP1255302A 1989-10-02 1989-10-02 液晶ディスプレイ装置用半導体装置 Expired - Lifetime JP2784061B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1255302A JP2784061B2 (ja) 1989-10-02 1989-10-02 液晶ディスプレイ装置用半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1255302A JP2784061B2 (ja) 1989-10-02 1989-10-02 液晶ディスプレイ装置用半導体装置

Publications (2)

Publication Number Publication Date
JPH03119740A true JPH03119740A (ja) 1991-05-22
JP2784061B2 JP2784061B2 (ja) 1998-08-06

Family

ID=17276889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1255302A Expired - Lifetime JP2784061B2 (ja) 1989-10-02 1989-10-02 液晶ディスプレイ装置用半導体装置

Country Status (1)

Country Link
JP (1) JP2784061B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2869802B2 (ja) 1989-11-16 1999-03-10 株式会社日立製作所 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5512791A (en) * 1978-07-14 1980-01-29 Nec Corp Semiconductor device
JPS614264A (ja) * 1984-06-19 1986-01-10 Nippon Mining Co Ltd 自動ギヤングボンデイング用接続テ−プと半導体素子の組合せ
JPS6251742U (ja) * 1985-09-20 1987-03-31
JPS6386442A (ja) * 1986-09-30 1988-04-16 Toshiba Corp Tab用icチツプ
JPH02170548A (ja) * 1988-12-23 1990-07-02 Nippon Telegr & Teleph Corp <Ntt> 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5512791A (en) * 1978-07-14 1980-01-29 Nec Corp Semiconductor device
JPS614264A (ja) * 1984-06-19 1986-01-10 Nippon Mining Co Ltd 自動ギヤングボンデイング用接続テ−プと半導体素子の組合せ
JPS6251742U (ja) * 1985-09-20 1987-03-31
JPS6386442A (ja) * 1986-09-30 1988-04-16 Toshiba Corp Tab用icチツプ
JPH02170548A (ja) * 1988-12-23 1990-07-02 Nippon Telegr & Teleph Corp <Ntt> 半導体装置

Also Published As

Publication number Publication date
JP2784061B2 (ja) 1998-08-06

Similar Documents

Publication Publication Date Title
TW498505B (en) A memory-module and a method of manufacturing the same
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
US6670706B2 (en) Semiconductor device including a semiconductor pellet having bump electrodes connected to pad electrodes of an interconnect board and method for manufacturing same
JPH03119740A (ja) 液晶ディスプレイ装置用半導体装置
JPS62130549A (ja) 集積回路チツプ
JPH03190238A (ja) 半導体チップおよびそれを用いた実装構造体
JP3837220B2 (ja) 集積回路装置
JPH08162599A (ja) 半導体装置の製造方法
JP2642074B2 (ja) ボールグリッドアレイ型半導体装置およびその製造方法
CN112670209B (zh) 一种加热治具及引线上芯片封装方法
JPH02229461A (ja) 半導体装置
JP2907195B2 (ja) 半導体装置の製造方法
JP3024608B2 (ja) 半導体装置の製造方法
JP2736688B2 (ja) 半導体チップの実装方法
JP2522441B2 (ja) 半導体装置
JP2533216B2 (ja) フィルムキャリア及び半導体装置
JPH10189660A (ja) フリップチップ接続用回路素子
JPH0786330A (ja) 半導体装置及び半導体装置の実装方法
JP2704236B2 (ja) フィルムキャリアに対する半導体チップのボンディング方法
JPH0514518Y2 (ja)
JPH0579174B2 (ja)
JPH0543294B2 (ja)
JPH09213742A (ja) 半導体装置の製造方法および製造装置
JPH034547A (ja) 半導体装置
JPH0351097B2 (ja)