JPH0514518Y2 - - Google Patents
Info
- Publication number
- JPH0514518Y2 JPH0514518Y2 JP19757987U JP19757987U JPH0514518Y2 JP H0514518 Y2 JPH0514518 Y2 JP H0514518Y2 JP 19757987 U JP19757987 U JP 19757987U JP 19757987 U JP19757987 U JP 19757987U JP H0514518 Y2 JPH0514518 Y2 JP H0514518Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- chip
- circuit board
- printed circuit
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 67
- 239000000758 substrate Substances 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 230000007547 defect Effects 0.000 description 11
- 230000002950 deficient Effects 0.000 description 10
- 239000000919 ceramic Substances 0.000 description 6
- 238000007689 inspection Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は、複数個の半導体チツプがプリント基
板上に配設されている半導体装置に関するもので
ある。
板上に配設されている半導体装置に関するもので
ある。
従来、サーマルプリンターヘツドのように多数
のICチツプ等の半導体チツプをプリント基板上
に整列させた半導体装置は、例えば第3図に示す
ように構成されている。即ち、第3図において、
半導体装置1は、アルミニウム(Al)放熱板2
の上に、接着剤等によりプリント基板3及びセラ
ミツク基板4を固定し、該プリント基板3の上に
一列に多数のICチツプ5を並べてダイボンデイ
ングし、さらにワイヤボンデイングすることによ
り構成されている。
のICチツプ等の半導体チツプをプリント基板上
に整列させた半導体装置は、例えば第3図に示す
ように構成されている。即ち、第3図において、
半導体装置1は、アルミニウム(Al)放熱板2
の上に、接着剤等によりプリント基板3及びセラ
ミツク基板4を固定し、該プリント基板3の上に
一列に多数のICチツプ5を並べてダイボンデイ
ングし、さらにワイヤボンデイングすることによ
り構成されている。
しかしながら、一つのプリント基板3に対して
多数のICチツプ5が取り付けられていることか
ら、ICチツプ5の一つにチツプ不良やワイヤ不
接合があつた場合でも、半導体装置1全体が不良
となつてしまうので、ICチツプ5の数が多いた
め半導体装置1の歩留まりが非常に低下してい
た。しかも各ICチツプ5がプリント基板3に対
してダイボンデイングされ且つワイヤボンデイン
グされていることから、後にチツプ不良やワイヤ
不接合が生じたICチツプ5を交換することが困
難である等の問題があつた。
多数のICチツプ5が取り付けられていることか
ら、ICチツプ5の一つにチツプ不良やワイヤ不
接合があつた場合でも、半導体装置1全体が不良
となつてしまうので、ICチツプ5の数が多いた
め半導体装置1の歩留まりが非常に低下してい
た。しかも各ICチツプ5がプリント基板3に対
してダイボンデイングされ且つワイヤボンデイン
グされていることから、後にチツプ不良やワイヤ
不接合が生じたICチツプ5を交換することが困
難である等の問題があつた。
本考案は、以上の点に鑑み、各半導体チツプの
チツプ不良やワイヤ不接合による半導体装置全体
の不良を低減させ、半導体装置の歩留まりを向上
させるようにした半導体装置を提供することを目
的としている。
チツプ不良やワイヤ不接合による半導体装置全体
の不良を低減させ、半導体装置の歩留まりを向上
させるようにした半導体装置を提供することを目
的としている。
上記目的は、本考案によれば、Al放熱板等の
基板上に固定されたプリント基板上に、一列に並
んでダイボンデイングされ且つワイヤボンデイン
グされた複数個の半導体チツプを備えた半導体装
置において、上記プリント基板が半導体チツプの
配列方向に関して複数個のプリント基板部に分割
されており、各プリント基板部に半導体チツプを
ダイボンデイング及びワイヤボンデイングするこ
とによりチツプユニツトとし、これら各チツプユ
ニツトをAl放熱板等の基板上に整列させて固定
するようにした半導体装置により達成される。
基板上に固定されたプリント基板上に、一列に並
んでダイボンデイングされ且つワイヤボンデイン
グされた複数個の半導体チツプを備えた半導体装
置において、上記プリント基板が半導体チツプの
配列方向に関して複数個のプリント基板部に分割
されており、各プリント基板部に半導体チツプを
ダイボンデイング及びワイヤボンデイングするこ
とによりチツプユニツトとし、これら各チツプユ
ニツトをAl放熱板等の基板上に整列させて固定
するようにした半導体装置により達成される。
この考案によれば、半導体装置を構成するプリ
ント基板が複数のプリント基板部に分割されてお
り、各プリント基板部上に半導体チツプを整列さ
せて該半導体チツプのダイボンデイング及びワイ
ヤボンデイングを行なつてチツプユニツトとした
ので、各チツプユニツトをAl放熱板等の基板上
に整列させて固定する前に、該チツプユニツトの
検査が可能であり、この検査で半導体チツプのチ
ツプ不良やワイヤ不接合がチエツクされるので、
半導体チツプのチツプ不良やワイヤ不接合が発見
された場合には、このチツプユニツトのみが不良
となるため、半導体装置全体が不良にはならず、
該半導体装置の歩留まりが向上する。
ント基板が複数のプリント基板部に分割されてお
り、各プリント基板部上に半導体チツプを整列さ
せて該半導体チツプのダイボンデイング及びワイ
ヤボンデイングを行なつてチツプユニツトとした
ので、各チツプユニツトをAl放熱板等の基板上
に整列させて固定する前に、該チツプユニツトの
検査が可能であり、この検査で半導体チツプのチ
ツプ不良やワイヤ不接合がチエツクされるので、
半導体チツプのチツプ不良やワイヤ不接合が発見
された場合には、このチツプユニツトのみが不良
となるため、半導体装置全体が不良にはならず、
該半導体装置の歩留まりが向上する。
さらに、半導体装置の使用中に一つの半導体チ
ツプに不具合が生じた場合には、その半導体チツ
プが取り付けられているチツプユニツトのみを交
換すればよく、半導体装置全体を交換する必要は
ない。
ツプに不具合が生じた場合には、その半導体チツ
プが取り付けられているチツプユニツトのみを交
換すればよく、半導体装置全体を交換する必要は
ない。
以下、図面に示した実施例に基づいて本考案を
詳細に説明する。
詳細に説明する。
第1図は、本考案による半導体装置の一実施例
を示しており、この半導体装置10は、Al放熱
板11の上に、接着剤等により長手方向に複数個
に分割されたプリント基板部12と、このプリン
ト基板部12の両側に該プリント基板部12を挟
むように配設された二つのセラミツク基板13を
固定し、このプリント基板部12の上に一列に多
数のICチツプ14を並べてダイボンデイングし
且つワイヤボンデイングすることにより構成され
ている。
を示しており、この半導体装置10は、Al放熱
板11の上に、接着剤等により長手方向に複数個
に分割されたプリント基板部12と、このプリン
ト基板部12の両側に該プリント基板部12を挟
むように配設された二つのセラミツク基板13を
固定し、このプリント基板部12の上に一列に多
数のICチツプ14を並べてダイボンデイングし
且つワイヤボンデイングすることにより構成され
ている。
本考案の半導体装置は以上のように構成されて
おり、その製造の際には、先ず第2図に示すよう
に、各プリント基板部12の上に複数個の、図示
の場合4個の半導体チツプ14を整列させて、該
半導体チツプ14のダイボンデイング及びワイヤ
ボンデイングを行なつて、チツプユニツト12′
を形成する。
おり、その製造の際には、先ず第2図に示すよう
に、各プリント基板部12の上に複数個の、図示
の場合4個の半導体チツプ14を整列させて、該
半導体チツプ14のダイボンデイング及びワイヤ
ボンデイングを行なつて、チツプユニツト12′
を形成する。
ここで、該チツプユニツト12′の検査が行な
われ、チツプ不良、ワイヤ不接合等があるものに
ついては不良として排除される。その後、上記チ
ツプユニツト12′のうち検査に合格したものの
みを、予めAl放熱板11の上でセラミツク基板
13の間に接着剤等によつて接合することによ
り、半導体装置10が完成する。
われ、チツプ不良、ワイヤ不接合等があるものに
ついては不良として排除される。その後、上記チ
ツプユニツト12′のうち検査に合格したものの
みを、予めAl放熱板11の上でセラミツク基板
13の間に接着剤等によつて接合することによ
り、半導体装置10が完成する。
この場合、完成した半導体装置10は、検査に
合格したチツプユニツト12′のみにより製造さ
れているので、その歩留まりが大幅に向上するこ
とになる。また、半導体装置10の完成後の検査
で不良が発見された場合や、該半導体装置10の
使用中に不具合が発生した場合には、その不良又
は不具合がある半導体チツプ14が取り付けられ
ているチツプユニツト12′を交換することによ
り、完全な状態に回復され得る。
合格したチツプユニツト12′のみにより製造さ
れているので、その歩留まりが大幅に向上するこ
とになる。また、半導体装置10の完成後の検査
で不良が発見された場合や、該半導体装置10の
使用中に不具合が発生した場合には、その不良又
は不具合がある半導体チツプ14が取り付けられ
ているチツプユニツト12′を交換することによ
り、完全な状態に回復され得る。
尚、半導体チツプ14の駆動回路は図示されて
いないが、例えば電源回路部等のすべての半導体
チツプ14に共通するものに関しては、セラミツ
ク基板13に実装され、また駆動制御回路等の
個々の半導体チツプ14に関するものは各プリン
ト基板部12に実装され得る。
いないが、例えば電源回路部等のすべての半導体
チツプ14に共通するものに関しては、セラミツ
ク基板13に実装され、また駆動制御回路等の
個々の半導体チツプ14に関するものは各プリン
ト基板部12に実装され得る。
以上述べたように本考案によれば、Al放熱板
等の基板上に固定されたプリント基板上に、一列
に並んでダイボンデイングされ且つワイヤボンデ
イングされた複数個の半導体チツプを備えた半導
体装置において、上記プリント基板が半導体チツ
プの配列方向に関して複数個のプリント基板部に
分割されており、各プリント基板部に半導体チツ
プをダイボンデイング及びワイヤボンデイングす
ることによりチツプユニツトとし、このチツプユ
ニツトをAl放熱板等の基板上に整列させて固定
するように構成したから、半導体装置を構成する
プリント基板が複数のプリント基板部に分割され
ており、各プリント基板部上に半導体チツプを整
列させて該半導体チツプのダイボンデイング及び
ワイヤボンデイングを行なつてチツプユニツトと
したことにより、各チツプユニツトをAl放熱板
等の基板上に整列させて固定する前に、該チツプ
ユニツトの検査が可能であり、この検査で半導体
チツプのチツプ不良やワイヤ不接合がチエツクさ
れることができる。
等の基板上に固定されたプリント基板上に、一列
に並んでダイボンデイングされ且つワイヤボンデ
イングされた複数個の半導体チツプを備えた半導
体装置において、上記プリント基板が半導体チツ
プの配列方向に関して複数個のプリント基板部に
分割されており、各プリント基板部に半導体チツ
プをダイボンデイング及びワイヤボンデイングす
ることによりチツプユニツトとし、このチツプユ
ニツトをAl放熱板等の基板上に整列させて固定
するように構成したから、半導体装置を構成する
プリント基板が複数のプリント基板部に分割され
ており、各プリント基板部上に半導体チツプを整
列させて該半導体チツプのダイボンデイング及び
ワイヤボンデイングを行なつてチツプユニツトと
したことにより、各チツプユニツトをAl放熱板
等の基板上に整列させて固定する前に、該チツプ
ユニツトの検査が可能であり、この検査で半導体
チツプのチツプ不良やワイヤ不接合がチエツクさ
れることができる。
従つて、半導体チツプのチツプ不良やワイヤ不
接合が発見された場合には、このチツプユニツト
のみが不良となるため、半導体装置全体が不良に
はならず、該半導体装置の歩留まりが向上する。
接合が発見された場合には、このチツプユニツト
のみが不良となるため、半導体装置全体が不良に
はならず、該半導体装置の歩留まりが向上する。
さらに、半導体装置の使用中に一つの半導体チ
ツプに不具合が生じた場合には、その半導体チツ
プが取り付けられているチツプユニツトのみを交
換すればよく、半導体装置全体を交換する必要は
ない。
ツプに不具合が生じた場合には、その半導体チツ
プが取り付けられているチツプユニツトのみを交
換すればよく、半導体装置全体を交換する必要は
ない。
かくして、本考案によれば、各半導体チツプの
チツプ不良やワイヤ不接合による半導体装置全体
の不良を低減させ、半導体装置の歩留まりを向上
させるようにした半導体装置が提供され得ること
となる。
チツプ不良やワイヤ不接合による半導体装置全体
の不良を低減させ、半導体装置の歩留まりを向上
させるようにした半導体装置が提供され得ること
となる。
第1図は本考案による半導体装置の一実施例を
示す概略斜視図、第2図は第1図の実施例におけ
るチツプユニツトの概略斜視図である。第3図は
従来の半導体装置の一例を示す概略斜視図であ
る。 10……半導体装置、11……放熱板、12…
…プリント基板部、12′……チツプユニツト、
13……セラミツク基板、14……半導体チツ
プ。
示す概略斜視図、第2図は第1図の実施例におけ
るチツプユニツトの概略斜視図である。第3図は
従来の半導体装置の一例を示す概略斜視図であ
る。 10……半導体装置、11……放熱板、12…
…プリント基板部、12′……チツプユニツト、
13……セラミツク基板、14……半導体チツ
プ。
Claims (1)
- アルミニウム放熱板等の基板上に固定されたプ
リント基板上に、一列に並んでダイボンデイング
され且つワイヤボンデイングされた複数個の半導
体チツプを備えた半導体装置において、上記プリ
ント基板が半導体チツプの配列方向に関して複数
個のプリント基板部に分割されており、各プリン
ト基板部に半導体チツプをダイボンデイング及び
ワイヤボンデイングすることによりチツプユニツ
トとし、このチツプユニツトを上記アルミニウム
放熱板等の基板上に整列させて固定するようにし
たことを特徴とする、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19757987U JPH0514518Y2 (ja) | 1987-12-28 | 1987-12-28 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19757987U JPH0514518Y2 (ja) | 1987-12-28 | 1987-12-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01104048U JPH01104048U (ja) | 1989-07-13 |
JPH0514518Y2 true JPH0514518Y2 (ja) | 1993-04-19 |
Family
ID=31488125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19757987U Expired - Lifetime JPH0514518Y2 (ja) | 1987-12-28 | 1987-12-28 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0514518Y2 (ja) |
-
1987
- 1987-12-28 JP JP19757987U patent/JPH0514518Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH01104048U (ja) | 1989-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61111561A (ja) | 半導体装置 | |
JP2001036000A (ja) | チップサイズスタックパッケージ及びメモリモジュールとその製造方法 | |
JP2792473B2 (ja) | マルチチップモジュール | |
JPH11251506A (ja) | 半導体装置およびその製造方法 | |
JPH0514518Y2 (ja) | ||
US20060244121A1 (en) | Semiconductor device, manufacturing method thereof, and connection method of circuit board | |
JPH0521514A (ja) | 半導体装置 | |
JP2837521B2 (ja) | 半導体集積回路装置およびその配線変更方法 | |
JPS63237968A (ja) | Ledプリンタヘツド | |
JPH027446A (ja) | コンパクトicのワイヤボンディング構造体 | |
JP2005072523A (ja) | 半導体装置及びその製造方法 | |
JPS61105851A (ja) | ワイヤボンデイング方法 | |
JPH1131716A (ja) | 半導体装置の製造方法及び半導体チップ | |
JP2533810B2 (ja) | 半導体装置 | |
JPS61216339A (ja) | 複合ウエハスケ−ル集積回路 | |
JPH06349875A (ja) | 半導体装置 | |
JP2600700Y2 (ja) | サーマルヘッド | |
JPH0631736Y2 (ja) | プリント回路基板 | |
KR100628519B1 (ko) | 시스템 온 보드 및 그 제조방법 | |
JPH0287641A (ja) | 半導体集積回路 | |
JPS6124468A (ja) | サ−マルヘツド | |
JPH08279585A (ja) | リードフレームおよびその半導体装置 | |
JPS60110143A (ja) | 大面積半導体装置 | |
JPH0760847B2 (ja) | 半導体装置の製造方法 | |
JPH01201989A (ja) | 絶縁基板上の配線形成方法 |