JP2533216B2 - フィルムキャリア及び半導体装置 - Google Patents
フィルムキャリア及び半導体装置Info
- Publication number
- JP2533216B2 JP2533216B2 JP2061554A JP6155490A JP2533216B2 JP 2533216 B2 JP2533216 B2 JP 2533216B2 JP 2061554 A JP2061554 A JP 2061554A JP 6155490 A JP6155490 A JP 6155490A JP 2533216 B2 JP2533216 B2 JP 2533216B2
- Authority
- JP
- Japan
- Prior art keywords
- film carrier
- chip
- leads
- lead
- corners
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔概要〕 本発明は，テープオートメイテッドボンディング（TA
B）用のフィルムキャリアのリードに関し， インナーリードボンディング（ILB）時のストレスに
よるリード変形を防止することを目的とし， テープオートメイテッドボンディング行うフィルムキ
ャリアにおいて， ICチップの各辺のコーナーのボンディング位置に相当
するフィルムキャリア上の相対する複数のリードの内，
該ICチップの各コーナーを挟んで左右各々少なくとも４
本のコーナー部のリードの幅が通常のリードの幅より太
くなっているように，或いは,ICチップの各辺のコーナ
ーのボンディング位置に相当するフィルムキャリァ上の
相対する複数のコーナー部のリードが，該ICチップの各
辺のコーナーより中心に向かって一定量づつ細くなって
いるように， 前記フィルムキャリアを使用してマウントするように
構成する。
B）用のフィルムキャリアのリードに関し， インナーリードボンディング（ILB）時のストレスに
よるリード変形を防止することを目的とし， テープオートメイテッドボンディング行うフィルムキ
ャリアにおいて， ICチップの各辺のコーナーのボンディング位置に相当
するフィルムキャリア上の相対する複数のリードの内，
該ICチップの各コーナーを挟んで左右各々少なくとも４
本のコーナー部のリードの幅が通常のリードの幅より太
くなっているように，或いは,ICチップの各辺のコーナ
ーのボンディング位置に相当するフィルムキャリァ上の
相対する複数のコーナー部のリードが，該ICチップの各
辺のコーナーより中心に向かって一定量づつ細くなって
いるように， 前記フィルムキャリアを使用してマウントするように
構成する。
本発明は,TABのフィルムキャリアのリードに関する。
近年,LSIの高集積化に伴い，その接続するピン数も増
加の一途を辿っている。
加の一途を辿っている。
そのため,TAB構造による，すなわち，チップ上のバン
プに，一括数百本のリードをボンディングし，更に，そ
のリードを一括ボンディングでパッケージパターンに接
続する方法が採られるようになってきた。
プに，一括数百本のリードをボンディングし，更に，そ
のリードを一括ボンディングでパッケージパターンに接
続する方法が採られるようになってきた。
第４図は従来例の説明図である。
図において,11はICチップ,12はフィルムキャリア,13
はリード,14はバンプ,15はパッケージ,16はピン,17はキ
ャップ,18はソルダー,19はヒートシンクである。
はリード,14はバンプ,15はパッケージ,16はピン,17はキ
ャップ,18はソルダー,19はヒートシンクである。
現行のフィルムキャリアを用いるTAB構造では，第４図
（ａ）に模式断面図で示すような構造となっている。
（ａ）に模式断面図で示すような構造となっている。
即ち,ICチップ11はリード13を介してパッケージ15と
接続されている。
接続されている。
このインナリードボンディング（ILB）されたリード1
3の状態を詳細に見ると，第４図（ｂ）に示すように，
フィルムキャリア12上にパタニングされたリード13はバ
ンプ14を介して,ICチップ11と接続されている。
3の状態を詳細に見ると，第４図（ｂ）に示すように，
フィルムキャリア12上にパタニングされたリード13はバ
ンプ14を介して,ICチップ11と接続されている。
前記のように,ILB時にフィルムキャリア12上のリード
13をICチップ11上のバンプ14に加熱接合する際に，フィ
ルムキャリア12のフィルム母材及びリード材の熱膨張及
び収縮によって，特にコーナー付近にねじれ等の応力が
生じ，歪みがたまって，リード13が変形して曲がった
り，ずれたりする。
13をICチップ11上のバンプ14に加熱接合する際に，フィ
ルムキャリア12のフィルム母材及びリード材の熱膨張及
び収縮によって，特にコーナー付近にねじれ等の応力が
生じ，歪みがたまって，リード13が変形して曲がった
り，ずれたりする。
そのために，その後のアウターリードボンディング
（OLB）でパッケージ15上のリード接続パターンと位置
合わせが良好にできなくなる。
（OLB）でパッケージ15上のリード接続パターンと位置
合わせが良好にできなくなる。
第１図は本発明の原理説明図である。
図において,1はICチップ,2はフィルムキャリア,3はリ
ード,4はコーナー部のリードである。
ード,4はコーナー部のリードである。
解決手段として，テープオートメイテッドボンディン
グを行うフィルムキャリア２において,ICチップ１のコ
ーナーの位置に相当するフイルムキャリア２上の相対す
るコーナー部のリード3aの幅がその他のリード３の幅よ
り太くなっているようにし，前記フィルムキャリア２を
使用してマウントする。
グを行うフィルムキャリア２において,ICチップ１のコ
ーナーの位置に相当するフイルムキャリア２上の相対す
るコーナー部のリード3aの幅がその他のリード３の幅よ
り太くなっているようにし，前記フィルムキャリア２を
使用してマウントする。
本発明では,ICチップのコーナー部の複数のリードを
太く強化するので,ILB時の加熱によっても，歪んだり曲
がったりしない。
太く強化するので,ILB時の加熱によっても，歪んだり曲
がったりしない。
よって，正常なボンディングが可能となる。
第２図，第３図は本発明の実施例の説明図である。
図において,1はICチップ,2はフィルムキャリア,3はリ
ード,3aはコーナー部のリード,4はバンプ,,5はパッケー
ジ,6はピン,7はキャップ,8はソルダー,9はヒートシン
ク,10はフィンである。
ード,3aはコーナー部のリード,4はバンプ,,5はパッケー
ジ,6はピン,7はキャップ,8はソルダー,9はヒートシン
ク,10はフィンである。
第１図，第２図により第１の実施例を説明する。
第１図に示すように,600本のリードを有するICチップ
において，一辺当たり150本のリードのうち，コーナー
の相対する８本のコーナー部のリード3aの幅を通常のリ
ード３の40μｍ幅に対して,60μｍと太くする。
において，一辺当たり150本のリードのうち，コーナー
の相対する８本のコーナー部のリード3aの幅を通常のリ
ード３の40μｍ幅に対して,60μｍと太くする。
また，第２図（ａ）に示すように，リード３の幅を各
辺のコーナーより，中心に向かって少しづつ細くした例
である。一番端のコーナー部のリード3aが60μｍ幅で，
内側に４μｍずつ狭くして,40μｍ幅になったらそのま
まとする。
辺のコーナーより，中心に向かって少しづつ細くした例
である。一番端のコーナー部のリード3aが60μｍ幅で，
内側に４μｍずつ狭くして,40μｍ幅になったらそのま
まとする。
上記の例では，コーナー部のリード3aを均一な幅で太
くしたが，実際にはILBよりOLBの方が難しく，特に金・
錫反応による接合では,OLB間の合金ショートを発生し易
いので，第２図（ｂ）に示すように,OLBの部分のみを通
常の40μｍ幅とし，その他の部分を60μｍ幅とした。
くしたが，実際にはILBよりOLBの方が難しく，特に金・
錫反応による接合では,OLB間の合金ショートを発生し易
いので，第２図（ｂ）に示すように,OLBの部分のみを通
常の40μｍ幅とし，その他の部分を60μｍ幅とした。
以上，本発明のリード３ならびにコーナー部のリード
3aを使用したフィルムキャリア２を用いて実際に半導体
装置をマウントした第２の実施例を第３図に示す。
3aを使用したフィルムキャリア２を用いて実際に半導体
装置をマウントした第２の実施例を第３図に示す。
第３図（ａ）はフィルムキャリア２のリード３を,IC
チップ１上のバンプ４にILBを行った断面図である。
チップ１上のバンプ４にILBを行った断面図である。
続いて，リード３をパッケージ５にOLBを行い，キャ
ップを被せるが，第３図（ｂ）はICチップがフェイスダ
ウンタイプの場合であり，第３図（ｃ）はICチップがフ
ェイスアップタイプの場合である。
ップを被せるが，第３図（ｂ）はICチップがフェイスダ
ウンタイプの場合であり，第３図（ｃ）はICチップがフ
ェイスアップタイプの場合である。
以上説明したように，本発明によれば,ILB後のリード
変形の心配がないため,ILBのボンデング条件を強めにで
き例えば金・錫接続では温度を320℃から350℃へと上げ
られるので，接合性が向上する。
変形の心配がないため,ILBのボンデング条件を強めにで
き例えば金・錫接続では温度を320℃から350℃へと上げ
られるので，接合性が向上する。
また，パッケージのリード接続パターンとの位置合わ
せが容易となって，位置ずれ不良や接合不良が減少し，
約10％の歩留りアップとともに，リード間の信頼性の向
上が図られる。
せが容易となって，位置ずれ不良や接合不良が減少し，
約10％の歩留りアップとともに，リード間の信頼性の向
上が図られる。
第１図は本発明の原理説明図， 第２図及び第３図は本発明の実施例の説明図， 第４図は従来例の説明図 である。 図において， １はICチップ,2はフィルムキャリア， ３はリード,3aはコーナー部のリード,4はバンプ， ５はパッケージ,6はピン， ７はキャップ,8はソルダー， ９はヒートシンク,10はフィン である。
Claims (3)
- 【請求項１】テープオートメイテッドボンディングを行
うフィルムキャリアにおいて,ICチップの各辺のコーナ
ーのボンディング位置に相当するフィルムキャリア上の
相対する複数のリードの内，該ICチップの各辺のコーナ
ーを挟んで左右各々少なくとも４本のコーナー部のリー
ドの幅が通常のリードの幅より太くなっていることを特
徴とするフィルムキャリア。 - 【請求項２】前記ICチップの各辺のコーナーのボンディ
ング位置に相当するフィルムキャリァ上の相対する複数
のコーナー部のリードの幅が，該ICチップの各辺のコー
ナーより中心に向かって一定量づつ細くなっていること
を特徴とする請求項１記載のフィルムキャリア。 - 【請求項３】請求項１または２記載のフィルムキャリア
を使用してマウントすることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2061554A JP2533216B2 (ja) | 1990-03-13 | 1990-03-13 | フィルムキャリア及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2061554A JP2533216B2 (ja) | 1990-03-13 | 1990-03-13 | フィルムキャリア及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03263339A JPH03263339A (ja) | 1991-11-22 |
| JP2533216B2 true JP2533216B2 (ja) | 1996-09-11 |
Family
ID=13174448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2061554A Expired - Fee Related JP2533216B2 (ja) | 1990-03-13 | 1990-03-13 | フィルムキャリア及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2533216B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2586736B2 (ja) * | 1993-07-13 | 1997-03-05 | 日本電気株式会社 | Ｔａｂ型半導体装置用キャリアテープ |
| KR100798896B1 (ko) * | 2007-06-07 | 2008-01-29 | 주식회사 실리콘웍스 | 반도체 칩의 패드 배치 구조 |
-
1990
- 1990-03-13 JP JP2061554A patent/JP2533216B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03263339A (ja) | 1991-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3779789B2 (ja) | 半導体装置およびその製造方法 | |
| JP2570628B2 (ja) | 半導体パッケージおよびその製造方法 | |
| US7470568B2 (en) | Method of manufacturing a semiconductor device | |
| US6064112A (en) | Resin-molded semiconductor device having a lead on chip structure | |
| JP2533216B2 (ja) | フィルムキャリア及び半導体装置 | |
| JPS5873127A (ja) | Ｉｃチツプのはんだ溶融接続方法 | |
| JP3339881B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2674536B2 (ja) | チップキャリア半導体装置及びその製造方法 | |
| JP2709711B2 (ja) | 半導体実装構造体 | |
| JP2002026236A (ja) | 半導体素子の実装構造およびその実装方法 | |
| JPH04188740A (ja) | Ｔａｂ内蔵型半導体装置 | |
| JP2924394B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0777256B2 (ja) | 樹脂封止型半導体装置 | |
| JP4053507B2 (ja) | 半導体装置の製造方法 | |
| JPH0526747Y2 (ja) | ||
| KR19980025888A (ko) | 요철 형상의 범프 구조를 이용한 반도체 칩과 기판 간의 접속 구조 | |
| JP2001085475A (ja) | テープフィルム及び半導体パッケージ | |
| JPH0258245A (ja) | 半導体装置 | |
| JPS63107154A (ja) | 樹脂封止型半導体装置 | |
| JPH07120743B2 (ja) | 半導体装置用リードフレーム | |
| JPH11121542A (ja) | 半導体チップ及びｔａｂテープ | |
| JPH08125118A (ja) | 半導体集積回路装置 | |
| JPH04184949A (ja) | 半導体装置とその製造方法 | |
| JP3550946B2 (ja) | Ｔａｂ型半導体装置 | |
| JPH0479260A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |