JPH0310272B2 - - Google Patents
Info
- Publication number
- JPH0310272B2 JPH0310272B2 JP59031295A JP3129584A JPH0310272B2 JP H0310272 B2 JPH0310272 B2 JP H0310272B2 JP 59031295 A JP59031295 A JP 59031295A JP 3129584 A JP3129584 A JP 3129584A JP H0310272 B2 JPH0310272 B2 JP H0310272B2
- Authority
- JP
- Japan
- Prior art keywords
- serial interface
- buffer memory
- encoded data
- broadcast
- facsimile
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 94
- 238000004891 communication Methods 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Facsimile Transmission Control (AREA)
Description
〔産業上の利用分野〕
本発明はフアクシミリ同報装置の通信方式に関
するものである。 〔従来技術〕 複数の通信先に対し一斉に或いは順次的に同内
容の情報を送信するフアクシミリ同報装置は例え
ば1982年８月発行の雑誌「施設」の第133頁乃至
第140頁所載の記事「静電式G3形フアクシミリ及
びG3形フアクシミリ同報装置の概要」に記され
ているが、この種同報装置は従来第１図に示すよ
うに構成されているのが一般的である。第１図に
おいて３０はフアクシミリの本機、４０は本機３
０の回線端子に接続されるフアクシミリ同報装置
であり、同報装置４０が回線に直接接続される。
そして本機３０から原稿の画情報を同報通信する
場合は本機３０と同報装置４０との間でフアクシ
ミリ制御手順に従い一旦通常の交信を行う。つま
り本機が原稿から読取つて得た画情報はNCU
（Network Control Unit）４１、モデム４２を
経てメモリ４３に格納される。そして同報装置４
０と回線を介して接続さる複数のフアクシミリ
（図示せず）にこの画情報を一斉に、又は順次的
に送信する。逆に他のフアクシミリから送信され
てきた画情報は同報装置４０のメモリ４３に一旦
格納され、次いで本機３０に送られて、ここでハ
ードコピーが得られることになる。制御回路４４
は同報装置４０の上述の如き画情報の通信制御を
行うものである。その他操作部４５及び表示部４
６は夫々同報通信の指示等に必要な操作を行い、
また操作状態等を表示するためのものである。 このように従来の同報装置は、ハードコピーの
ための装置の外は、本機同様の構成を有し、大型
のものとならざるを得なかつた。 〔発明の目的〕 そこで本願発明者等はモデム、NCU等本機と
重複する回路の省略した小型軽量の同報通信ユニ
ツトを本機に対して付設することで装置全体とし
て小型となし得るフアクシミリ同報装置を提案し
た（特願昭59−29319号）。 このフアクシミリ同報装置は 画情報を符号化したデータを格納する第１バツ
フアメモリと、 符号化したデータの入出力のためのシリアルイ
ンターフエースと、 該シリアルインターフエースを介して入力され
た符号化データ又は回線を通じて受信され、モデ
ムにて復調された符号化データを選択的に格納す
る第２バツフアメモリと、 前記シリアルインターフエースを介して入力さ
れた符号化データ又は２バツフアメモリの格納デ
ータを選択的に格納する第３バツフアメモリと を備え、 第２バツフアメモリから第３バツフアメモリに
格納された符号化データはシリアルインターフエ
ースから出力し、またシリアルインターフエース
から第３バツフアメモリに格納された符号化デー
タは第１バツフアメモリへ格納すべくなしてあ
り、また 第１バツフアメモリの格納データはシリアルイ
ンターフエースからの出力、又はモデム及び回線
を介しての送信を選択的に行なえるようになした
フアクシミリ本機、並びに 前記シリアルインターフエースと接続されるべ
きシリアルインターフエースと、該シリアルイン
ターフエースを介して入力された符号化データを
格納し、またこれから読出された符号化データを
該シリアルインターフエースを介して出力すべき
同報メモリと を備えた同報通信ユニツト からなるものであり、フアクシミリ本機のみで通
常のフアクシミリ通信が行なえることは勿論、同
報メモリを備えた小型の同報通信ユニツトを本機
に接続することによつて同報通信が可能な装置に
なる。このように接続してなるフアクシミリ同報
装置は、他のフアクシミリとの送受信は本機内の
NCU、モデムにて行い本機と同報通信ユニツト
とはシリアルインターフエースを介して、同報メ
モリに書込み、また読出すべきデータの授受をお
こなうようにしている。 而して本発明は上述した如き構成のフアクシミ
リ同報装置において本機と同報通信ユニツトとの
通信に適用するのに好適な簡易な通信方式を提供
することを目的とする。 〔発明の構成〕 本発明に係るフアクシミリ同報装置の通信方式
は、画情報を符号化したデータを格納する第１バ
ツフアメモリと、符号化したデータの入出力のた
めのシリアルインターフエースと、該シリアルイ
ンターフエースを介して入力された符号化データ
又は回線を通じて受信され、モデムにて復調され
た符号化データを選択的に格納する第２バツフア
メモリと、前記シリアルインターフエースを介し
て入力された符号化データ又は第２バツフアメモ
リの格納データを選択的に格納する第３バツフア
メモリとを備え、第２バツフアメモリから第３バ
ツフアメモリに格納された符号化データはシリア
ルインターフエースから出力し、またシリアルイ
ンターフエースから第３バツフアメモリに格納さ
れた符号化データは第１バツフアメモへ格納すべ
くなしてあり、また第１バツフアメモリの格納デ
ータはシリアルインターフエースからの出力、又
はモデム及び回線を介しての送信を選択的に行な
えるようになしたフアクシミリ本機、並びに前記
シリアルインターフエースと接続されるべきシリ
アルインターフエースと、該シリアルインターフ
エースを介して入力された符号化データを格納
し、またこれから読出された符号化データを該シ
リアルインターフエースを介して出力すべき同報
メモリとを備え、前記フアクシミリと接続、離脱
自在となした同報通信ユニツトを具備するフアク
シミリ同報装置の前記フアクシミリ本機と同報メ
モリとの間の通信方式であつて、前記フアクシミ
リ本機及び同報メモリ間の制御信号及び画情報の
転送を同一の経路により、同一の速度にて行うと
共に、制御信号及び画情報には夫々の識別ビツト
を付すことを特徴とする。 〔実施例〕 以下まず本発明に係るフアクシミリ同報装置の
構成から説明する。 第２図はそのブロツク図であり、フアクシミリ
本機Ａと、これに接続された同報メモリ部たる同
報通信ユニツトＢとを示しており、両者は接続、
離脱自在となつている。 まず、本機Ａの構成を通常の送受信を行う場合
の動作に関連させて説明する。送信時は読取回路
１は原稿（図示せず）を走査して得た画情報を符
号化回路２へ送り、画情報はここで符号化され、
スイツチ３を介して（此の場合は切換側端子は符
号化回路２に連なるＷ側が選択されている。）符
号速度整合用に設けたフアーストイン・フアース
トアウト型のバツフアメモリ４〔前記第１バツフ
アメモリに相当〕に格納される。そしてバツフア
メモリ４に格納された画情報はスイツチ５を介し
て（この場合は切換側端子はモデム６に連なるＲ
側が選択されている。）モデム６に送られ、更に
NCU７を介してこれに連なる回線を経て他のフ
アクシミリへ送出される。以上の送信の間、 制御回路８は読取及び符号化のタイミングを制
御すると共にモデム６の転送速度に合わせてバツ
フアメモリ４からの符号の読出しを制御する。 一方、受信時は、回線からNCU７を経てモデ
ム６に入つた画情報信号はここで復調されスイツ
チ９を介して（この場合は切換側端子はフアース
トイン・フアーストアウト型のバツフアメモリ１
０に連なるＷ側が選択されている。）バツフアメ
モリ１０〔前記第２バツフアメモリに相当〕に格
納される。そしてこれに格納された符号データは
スイツチ１１を介して（この場合はスイツチ１１
は符号化回路１２に連なるＲ側が選択されてい
る。）復号化回路１２へ送られ、ここで復号され
て画情報となり、印写回路１３にて印写される。 以上の送信の間、制御回路８はモデム６の転送
速度に合わせて符号の取込みを制御する外、バツ
フアメモリ１０からの符号の読出し及び復号化、
印写のタイミングを制御する。 このような通常の送受信は所定の操作部材の操
作によつてスイツチ３，５，９，１１を前述のよ
うな切換位置としておくことにより行われ、同報
通信ユニツトＢの接続、離脱とは無関係に行われ
る。 而して本発明のフアクシミリは同報通信ユニツ
トＢを接続することによつて同報装置となるが、
これを可能とするためにバツフアメモリ２０，２
１〔前記第３バツフアメモリに相当〕及びシリア
ルインターフエース１４等を備えている。後述す
る同報通信ユニツトＢのメモリ１７としてハード
デイスクを用いる場合、そのデータの読出しわ間
欠的に行われる。そしてフアクシミリＡ側ではこ
の読出しデータを一旦バツフアメモリ２０（又は
２１）へ書込み、他方のバツフアメモリ２１又は
２０に先に書き込まれているデータを連続的に読
出すこととして調整する。従つて交互に一方が書
込み側、他方が読出し側となる。シリアルインタ
ーフエース１４は同報通信ユニツトＢとの送受信
のためのインターフエースであり、RS−232Cを
用いる。 前述の如き通常の送受信及び後述する同報通信
を可能とするためには各回路間の信号転送経路を
変更する必要があるが、このためにスイツチ３，
５，９，１１，１８，１９，２２，２３が設けら
れている。 スイツチ３は共通側端子がバツフアメモリ４に
連なり、切換側端子Ｗは符号化回路２に、同じく
Ｒはスイツチ２３の切換側端子Ｒに接続されてい
る。スイツチ５の共通側端子はバツフアメモリ４
に連なり、切換側端子Ｗはシリアルインターフエ
ース１４及びスイツチ２３の切換側端子Ｗに接続
され、切換側端子Ｒはモデム６に連なつている。
スイツチ９の共通側端子はバツフアメモリ１０に
連なり、切換側端子Ｗはモデム６に、同じくＲは
シリアルインターフエース１４に接続されてい
る。スイツチ１１の共通側端子はバツフアメモリ
１０に連なり、切換側端子Ｗはスイツチ１８の切
換側端子Ｗに、同じくＲは復号化回路１２に接続
されている。スイツチ１８の共通側端子はスイツ
チ１９の共通側端子に連なり、切換側端子Ｒはシ
リアルインターフエース１４に連なつている。ス
イツチ１９，２２の切換側端子は共にバツフアメ
モリ２０，２１に連なり、スイツチ２２の共通側
端子はスイツチ２３の共通側端子と接続されてい
る。 同報通信ユニツトＢはシリアルインターフエー
ス１４と接続されるシリアルインターフエース１
５及び画情報を格納すべき同報メモリ１７及びシ
リアルインターフエース１５とメモリ１７との間
のデータ転送等を制御する制御回路１６からな
る。 次に同報通信の場合におけるこの装置の動作に
ついて説明する。まず同報通信のための操作を図
示しない操作部（本機Ａ側に設けても、同報通信
ユニツトＢに設けてもよい）にて行うとスイツチ
３がＷ側となり、読取回路１が原稿を走査して得
た画情報を符号化回路２へ送り、画情報はここで
符号化され、スイツチ３を介して符号速度整合用
のバツフアメモリ４に格納される。 バツフアメモリ４が符号で満たされると制御回
路８に符号化回路２による符号化を中断せしめ、
次いでスイツチ５をＷ側に切換て、シリアルイン
ターフエース１４を介して同報通信ユニツトＢへ
符号データをブロツク転送する。転送が完了する
と、符号化が再開され、バツフアメモリを再び符
号で満たし、それを同報通信ユニツトＢへブロツ
ク転送すべき動作を反復する。 同報通信ユニツトＢでは、このようにして順次
ブロツク転送されてくる符号データをシリアルイ
ンターフエース１５を介して受信し、制御回路１
６の働きによりメモリ１７に格納する。なお後述
するように本機Ａから同報通信ユニツトＢへの符
号データのブロツク転送に先立ち、同報通信ユニ
ツトＢへ送るデータがメモリ１７に格納すべきデ
ータであることを本機Ａから同報通信ユニツトＢ
に対して報知しておくことは勿論である。 次に制御回路８は、他のフアクシミリとの交信
に先立ち、同報通信ユニツトＢに対し、交信開始
を報知する信号を発する。そして他のフアクシミ
リとの間で制御信号の授受を行い、これが済むと
スイツチ１８をＲ側とする。 制御回路１６はメモリ１７から先に格納された
符号データを読出し、シリアルインターフエース
１５，１４、スイツチ１８，１９を介してバツフ
アメモリ２０（又は２１）に一旦格納する。一方
のバツフアメモリ２０（又は２１）への書込が容
量一杯となつて完了すると、スイツチ１９を切換
えて、他方のバツフアメモリ２１（又は２０）へ
の書込を開始させる一方、スイツチ２２をバツフ
アメモリ２０（又は２１）側に切換え、またスイ
ツチ２３，３を共にＲ側にする。 そして、一方のバツフアメモリに対する書込を
行う間に既にデータが書込まれている他方のバツ
フアメモリからデータを読出し、スイツチ２２，
２３，３を介してバツフアメモリ４にこれを順次
書込む。このときスイツチ５はＲ側にし、バツフ
アメモリ４の符号データをモデム６の転送速度に
応じて読出し、モデム６、NCU７を経て回線へ
送出する。このような動作を複数のフアクシミリ
に対し一斉に又は順次的に行うことにより、同報
通信が実現される。 次に受信の場合は同報通信ユニツトＢが接続さ
れていたとしてもこれとは無関係に、前述した如
くにして行われる。 更に同報通信装置としてはメモリ１７に格納さ
れた画情報を読出して、そのハードコピーを得る
という機能が要求される。この場合は所定操作等
により制御回路８から同報通信ユニツトＢへその
旨を報じ、制御回路１６にメモリ１７からの画像
データ読出しを行わしめ、シリアルインターフエ
ース１５を介して本機Ａへ送出させる。フアクシ
ミリＡではスイツチ９，１１をＲ側としてシリア
ルインターフエース１４から入力されて来た符号
コード１ブロツク分をバツフアメモリ１０に一旦
格納させる。そしてこの符号データを復号化回路
１２で符号化し、更にこれを印写回路１３に与え
て画情報をハードコピーとする。 そして１ブロツク分の符号データがバツフアメ
モリ１０から読出されると次のブロツク転送を待
機すべき制御が行われる。更にまた、他のフアク
シミリから受信した画情報をメモリ１７に格納す
る機能も必要とされる。この場合は他のフアクシ
ミリとの交信に先立ち制御回路８から同報通信ユ
ニツトＢへその旨を報じ、フアクシミリ間での制
御信号の授受が完了すると、他のフアクシミリか
ら符号データが送られて来る。制御回路８はスイ
ツチ９，１１，１８をＷ側としておき、NCU７
を経て入力された符号データをモデム６にて復調
し、これをスイツチ９からバツフアメモリ１０に
与えてここに順次格納する。そしてこのバツフア
メモリ１０から順次符号を読出し、スイツチ１
１，１８，１９を介してバツフアメモリ２０（又
は２１）に格納する。そして一方のバツフアメモ
リ２０（又は２１）への書込が完了すると他方の
バツフアメモリ２１（又は２０）への書込を行う
一方、書込が完了したバツフアメモリ２０（又は
２１）からデータを読出すという前述したところ
と同様の制御を行う。読出されたデータはスイツ
チ２２及びＷ側に切換えておいたスイツチ２３を
介してシリアルインターフエース１４から同報通
信ユニツトＢへブロツク転送され、制御回路１６
はこれをメモリ１７に格納する。 このようにして格納されたデータは先に述べた
ような制御によりハードコピーがとられ、又は別
のフアクシミリへの再転送に用いられる。 以上を整理すると本発明のフアクシミリＡは (1) 通常のフアクシミリ通信 が可能であり、また同報通信ユニツトＢを接続
することにより、 (2) 原稿の画情報を同報メモリに登録する (3) 同報メモリに登録された画情報を他のフアク
シミリへ送信する (4) 同報メモリに登録された画情報を読み出して
印写する (5) 他のフアクシミリから受信した画情報を同報
メモリに登録する 等の同報通信に必要な各種機能が得られるのであ
る。 なお上述の実施例では多数のスイツチを用いる
こととしたが、バツフアメモリ４，１０，２０，
２１を制御回路８を構成するCPUのメモリのア
ドレス空間内に設ける場合はこのCPUの制御に
より書込み、読出しが自由に出来るのでスイツチ
は不要である。更にモデム６、シリアルインター
フエース１４を上記CPUのＩ／０ポートにより
制御する構成とする場合は全スイツチは不要とな
る。 次に本発明に係る本機Ａと同報通信ユニツトＢ
との間の通信方式につき説明する。 一般的な調歩同期式の通信方式では、スタート
ビツト １ビツト、データ ８ビツト、パリテイ
ビツト １ビツト、ストツプビツト １ビツトの
構成としているが、本発明の通信方式ではパリテ
イビツトに替えて１ビツトの制御信号／画情報識
別ビツトを設けることとする。 第３図はこれを図示したものであり、８ビツト
のデータD1（LSB）、D2……D8（MSB）のあとに
識別ビツトＣを設けている。識別ビツトＣとして
は例えば１を制御信号に、０を画情報に割り付け
てある。 なお本発明方式による場合はパリテイビツトが
無いが本機Ａと同報通信ユニツトＢとは並設さ
れ、両者はコネクタにて直結されるか又は高々数
十cmのケーブルにて接続されるものであり、モデ
ムを使用せずシリアルインターフエース１４，１
５を介するのみであるので、両者間の通信により
誤りを発生する確率は著しく低く、その省略が可
能となるのである。 そして制御信号、画情報とも同一の経路、同一
の速度で通信するのである。 なお従来の本機３０と同報装置４０との間で
は、通常のフアクシミリ通信の制御手順によつて
おり、制御信号は低速のモデムによつており、
300bps、画情報は高速のモデムを使用して例え
ば4800bpsの速度で通信が行われていた。 次に本発明方式による通信の例を示す。第４図
は本機Ａから同報通信ユニツトＢへ画情報を送り
メモリ１７に格納する場合の信号図である。第１
表は使用制御信号につき記号、コードパターン及
び意味を一覧表にして示したものである。
するものである。 〔従来技術〕 複数の通信先に対し一斉に或いは順次的に同内
容の情報を送信するフアクシミリ同報装置は例え
ば1982年８月発行の雑誌「施設」の第133頁乃至
第140頁所載の記事「静電式G3形フアクシミリ及
びG3形フアクシミリ同報装置の概要」に記され
ているが、この種同報装置は従来第１図に示すよ
うに構成されているのが一般的である。第１図に
おいて３０はフアクシミリの本機、４０は本機３
０の回線端子に接続されるフアクシミリ同報装置
であり、同報装置４０が回線に直接接続される。
そして本機３０から原稿の画情報を同報通信する
場合は本機３０と同報装置４０との間でフアクシ
ミリ制御手順に従い一旦通常の交信を行う。つま
り本機が原稿から読取つて得た画情報はNCU
（Network Control Unit）４１、モデム４２を
経てメモリ４３に格納される。そして同報装置４
０と回線を介して接続さる複数のフアクシミリ
（図示せず）にこの画情報を一斉に、又は順次的
に送信する。逆に他のフアクシミリから送信され
てきた画情報は同報装置４０のメモリ４３に一旦
格納され、次いで本機３０に送られて、ここでハ
ードコピーが得られることになる。制御回路４４
は同報装置４０の上述の如き画情報の通信制御を
行うものである。その他操作部４５及び表示部４
６は夫々同報通信の指示等に必要な操作を行い、
また操作状態等を表示するためのものである。 このように従来の同報装置は、ハードコピーの
ための装置の外は、本機同様の構成を有し、大型
のものとならざるを得なかつた。 〔発明の目的〕 そこで本願発明者等はモデム、NCU等本機と
重複する回路の省略した小型軽量の同報通信ユニ
ツトを本機に対して付設することで装置全体とし
て小型となし得るフアクシミリ同報装置を提案し
た（特願昭59−29319号）。 このフアクシミリ同報装置は 画情報を符号化したデータを格納する第１バツ
フアメモリと、 符号化したデータの入出力のためのシリアルイ
ンターフエースと、 該シリアルインターフエースを介して入力され
た符号化データ又は回線を通じて受信され、モデ
ムにて復調された符号化データを選択的に格納す
る第２バツフアメモリと、 前記シリアルインターフエースを介して入力さ
れた符号化データ又は２バツフアメモリの格納デ
ータを選択的に格納する第３バツフアメモリと を備え、 第２バツフアメモリから第３バツフアメモリに
格納された符号化データはシリアルインターフエ
ースから出力し、またシリアルインターフエース
から第３バツフアメモリに格納された符号化デー
タは第１バツフアメモリへ格納すべくなしてあ
り、また 第１バツフアメモリの格納データはシリアルイ
ンターフエースからの出力、又はモデム及び回線
を介しての送信を選択的に行なえるようになした
フアクシミリ本機、並びに 前記シリアルインターフエースと接続されるべ
きシリアルインターフエースと、該シリアルイン
ターフエースを介して入力された符号化データを
格納し、またこれから読出された符号化データを
該シリアルインターフエースを介して出力すべき
同報メモリと を備えた同報通信ユニツト からなるものであり、フアクシミリ本機のみで通
常のフアクシミリ通信が行なえることは勿論、同
報メモリを備えた小型の同報通信ユニツトを本機
に接続することによつて同報通信が可能な装置に
なる。このように接続してなるフアクシミリ同報
装置は、他のフアクシミリとの送受信は本機内の
NCU、モデムにて行い本機と同報通信ユニツト
とはシリアルインターフエースを介して、同報メ
モリに書込み、また読出すべきデータの授受をお
こなうようにしている。 而して本発明は上述した如き構成のフアクシミ
リ同報装置において本機と同報通信ユニツトとの
通信に適用するのに好適な簡易な通信方式を提供
することを目的とする。 〔発明の構成〕 本発明に係るフアクシミリ同報装置の通信方式
は、画情報を符号化したデータを格納する第１バ
ツフアメモリと、符号化したデータの入出力のた
めのシリアルインターフエースと、該シリアルイ
ンターフエースを介して入力された符号化データ
又は回線を通じて受信され、モデムにて復調され
た符号化データを選択的に格納する第２バツフア
メモリと、前記シリアルインターフエースを介し
て入力された符号化データ又は第２バツフアメモ
リの格納データを選択的に格納する第３バツフア
メモリとを備え、第２バツフアメモリから第３バ
ツフアメモリに格納された符号化データはシリア
ルインターフエースから出力し、またシリアルイ
ンターフエースから第３バツフアメモリに格納さ
れた符号化データは第１バツフアメモへ格納すべ
くなしてあり、また第１バツフアメモリの格納デ
ータはシリアルインターフエースからの出力、又
はモデム及び回線を介しての送信を選択的に行な
えるようになしたフアクシミリ本機、並びに前記
シリアルインターフエースと接続されるべきシリ
アルインターフエースと、該シリアルインターフ
エースを介して入力された符号化データを格納
し、またこれから読出された符号化データを該シ
リアルインターフエースを介して出力すべき同報
メモリとを備え、前記フアクシミリと接続、離脱
自在となした同報通信ユニツトを具備するフアク
シミリ同報装置の前記フアクシミリ本機と同報メ
モリとの間の通信方式であつて、前記フアクシミ
リ本機及び同報メモリ間の制御信号及び画情報の
転送を同一の経路により、同一の速度にて行うと
共に、制御信号及び画情報には夫々の識別ビツト
を付すことを特徴とする。 〔実施例〕 以下まず本発明に係るフアクシミリ同報装置の
構成から説明する。 第２図はそのブロツク図であり、フアクシミリ
本機Ａと、これに接続された同報メモリ部たる同
報通信ユニツトＢとを示しており、両者は接続、
離脱自在となつている。 まず、本機Ａの構成を通常の送受信を行う場合
の動作に関連させて説明する。送信時は読取回路
１は原稿（図示せず）を走査して得た画情報を符
号化回路２へ送り、画情報はここで符号化され、
スイツチ３を介して（此の場合は切換側端子は符
号化回路２に連なるＷ側が選択されている。）符
号速度整合用に設けたフアーストイン・フアース
トアウト型のバツフアメモリ４〔前記第１バツフ
アメモリに相当〕に格納される。そしてバツフア
メモリ４に格納された画情報はスイツチ５を介し
て（この場合は切換側端子はモデム６に連なるＲ
側が選択されている。）モデム６に送られ、更に
NCU７を介してこれに連なる回線を経て他のフ
アクシミリへ送出される。以上の送信の間、 制御回路８は読取及び符号化のタイミングを制
御すると共にモデム６の転送速度に合わせてバツ
フアメモリ４からの符号の読出しを制御する。 一方、受信時は、回線からNCU７を経てモデ
ム６に入つた画情報信号はここで復調されスイツ
チ９を介して（この場合は切換側端子はフアース
トイン・フアーストアウト型のバツフアメモリ１
０に連なるＷ側が選択されている。）バツフアメ
モリ１０〔前記第２バツフアメモリに相当〕に格
納される。そしてこれに格納された符号データは
スイツチ１１を介して（この場合はスイツチ１１
は符号化回路１２に連なるＲ側が選択されてい
る。）復号化回路１２へ送られ、ここで復号され
て画情報となり、印写回路１３にて印写される。 以上の送信の間、制御回路８はモデム６の転送
速度に合わせて符号の取込みを制御する外、バツ
フアメモリ１０からの符号の読出し及び復号化、
印写のタイミングを制御する。 このような通常の送受信は所定の操作部材の操
作によつてスイツチ３，５，９，１１を前述のよ
うな切換位置としておくことにより行われ、同報
通信ユニツトＢの接続、離脱とは無関係に行われ
る。 而して本発明のフアクシミリは同報通信ユニツ
トＢを接続することによつて同報装置となるが、
これを可能とするためにバツフアメモリ２０，２
１〔前記第３バツフアメモリに相当〕及びシリア
ルインターフエース１４等を備えている。後述す
る同報通信ユニツトＢのメモリ１７としてハード
デイスクを用いる場合、そのデータの読出しわ間
欠的に行われる。そしてフアクシミリＡ側ではこ
の読出しデータを一旦バツフアメモリ２０（又は
２１）へ書込み、他方のバツフアメモリ２１又は
２０に先に書き込まれているデータを連続的に読
出すこととして調整する。従つて交互に一方が書
込み側、他方が読出し側となる。シリアルインタ
ーフエース１４は同報通信ユニツトＢとの送受信
のためのインターフエースであり、RS−232Cを
用いる。 前述の如き通常の送受信及び後述する同報通信
を可能とするためには各回路間の信号転送経路を
変更する必要があるが、このためにスイツチ３，
５，９，１１，１８，１９，２２，２３が設けら
れている。 スイツチ３は共通側端子がバツフアメモリ４に
連なり、切換側端子Ｗは符号化回路２に、同じく
Ｒはスイツチ２３の切換側端子Ｒに接続されてい
る。スイツチ５の共通側端子はバツフアメモリ４
に連なり、切換側端子Ｗはシリアルインターフエ
ース１４及びスイツチ２３の切換側端子Ｗに接続
され、切換側端子Ｒはモデム６に連なつている。
スイツチ９の共通側端子はバツフアメモリ１０に
連なり、切換側端子Ｗはモデム６に、同じくＲは
シリアルインターフエース１４に接続されてい
る。スイツチ１１の共通側端子はバツフアメモリ
１０に連なり、切換側端子Ｗはスイツチ１８の切
換側端子Ｗに、同じくＲは復号化回路１２に接続
されている。スイツチ１８の共通側端子はスイツ
チ１９の共通側端子に連なり、切換側端子Ｒはシ
リアルインターフエース１４に連なつている。ス
イツチ１９，２２の切換側端子は共にバツフアメ
モリ２０，２１に連なり、スイツチ２２の共通側
端子はスイツチ２３の共通側端子と接続されてい
る。 同報通信ユニツトＢはシリアルインターフエー
ス１４と接続されるシリアルインターフエース１
５及び画情報を格納すべき同報メモリ１７及びシ
リアルインターフエース１５とメモリ１７との間
のデータ転送等を制御する制御回路１６からな
る。 次に同報通信の場合におけるこの装置の動作に
ついて説明する。まず同報通信のための操作を図
示しない操作部（本機Ａ側に設けても、同報通信
ユニツトＢに設けてもよい）にて行うとスイツチ
３がＷ側となり、読取回路１が原稿を走査して得
た画情報を符号化回路２へ送り、画情報はここで
符号化され、スイツチ３を介して符号速度整合用
のバツフアメモリ４に格納される。 バツフアメモリ４が符号で満たされると制御回
路８に符号化回路２による符号化を中断せしめ、
次いでスイツチ５をＷ側に切換て、シリアルイン
ターフエース１４を介して同報通信ユニツトＢへ
符号データをブロツク転送する。転送が完了する
と、符号化が再開され、バツフアメモリを再び符
号で満たし、それを同報通信ユニツトＢへブロツ
ク転送すべき動作を反復する。 同報通信ユニツトＢでは、このようにして順次
ブロツク転送されてくる符号データをシリアルイ
ンターフエース１５を介して受信し、制御回路１
６の働きによりメモリ１７に格納する。なお後述
するように本機Ａから同報通信ユニツトＢへの符
号データのブロツク転送に先立ち、同報通信ユニ
ツトＢへ送るデータがメモリ１７に格納すべきデ
ータであることを本機Ａから同報通信ユニツトＢ
に対して報知しておくことは勿論である。 次に制御回路８は、他のフアクシミリとの交信
に先立ち、同報通信ユニツトＢに対し、交信開始
を報知する信号を発する。そして他のフアクシミ
リとの間で制御信号の授受を行い、これが済むと
スイツチ１８をＲ側とする。 制御回路１６はメモリ１７から先に格納された
符号データを読出し、シリアルインターフエース
１５，１４、スイツチ１８，１９を介してバツフ
アメモリ２０（又は２１）に一旦格納する。一方
のバツフアメモリ２０（又は２１）への書込が容
量一杯となつて完了すると、スイツチ１９を切換
えて、他方のバツフアメモリ２１（又は２０）へ
の書込を開始させる一方、スイツチ２２をバツフ
アメモリ２０（又は２１）側に切換え、またスイ
ツチ２３，３を共にＲ側にする。 そして、一方のバツフアメモリに対する書込を
行う間に既にデータが書込まれている他方のバツ
フアメモリからデータを読出し、スイツチ２２，
２３，３を介してバツフアメモリ４にこれを順次
書込む。このときスイツチ５はＲ側にし、バツフ
アメモリ４の符号データをモデム６の転送速度に
応じて読出し、モデム６、NCU７を経て回線へ
送出する。このような動作を複数のフアクシミリ
に対し一斉に又は順次的に行うことにより、同報
通信が実現される。 次に受信の場合は同報通信ユニツトＢが接続さ
れていたとしてもこれとは無関係に、前述した如
くにして行われる。 更に同報通信装置としてはメモリ１７に格納さ
れた画情報を読出して、そのハードコピーを得る
という機能が要求される。この場合は所定操作等
により制御回路８から同報通信ユニツトＢへその
旨を報じ、制御回路１６にメモリ１７からの画像
データ読出しを行わしめ、シリアルインターフエ
ース１５を介して本機Ａへ送出させる。フアクシ
ミリＡではスイツチ９，１１をＲ側としてシリア
ルインターフエース１４から入力されて来た符号
コード１ブロツク分をバツフアメモリ１０に一旦
格納させる。そしてこの符号データを復号化回路
１２で符号化し、更にこれを印写回路１３に与え
て画情報をハードコピーとする。 そして１ブロツク分の符号データがバツフアメ
モリ１０から読出されると次のブロツク転送を待
機すべき制御が行われる。更にまた、他のフアク
シミリから受信した画情報をメモリ１７に格納す
る機能も必要とされる。この場合は他のフアクシ
ミリとの交信に先立ち制御回路８から同報通信ユ
ニツトＢへその旨を報じ、フアクシミリ間での制
御信号の授受が完了すると、他のフアクシミリか
ら符号データが送られて来る。制御回路８はスイ
ツチ９，１１，１８をＷ側としておき、NCU７
を経て入力された符号データをモデム６にて復調
し、これをスイツチ９からバツフアメモリ１０に
与えてここに順次格納する。そしてこのバツフア
メモリ１０から順次符号を読出し、スイツチ１
１，１８，１９を介してバツフアメモリ２０（又
は２１）に格納する。そして一方のバツフアメモ
リ２０（又は２１）への書込が完了すると他方の
バツフアメモリ２１（又は２０）への書込を行う
一方、書込が完了したバツフアメモリ２０（又は
２１）からデータを読出すという前述したところ
と同様の制御を行う。読出されたデータはスイツ
チ２２及びＷ側に切換えておいたスイツチ２３を
介してシリアルインターフエース１４から同報通
信ユニツトＢへブロツク転送され、制御回路１６
はこれをメモリ１７に格納する。 このようにして格納されたデータは先に述べた
ような制御によりハードコピーがとられ、又は別
のフアクシミリへの再転送に用いられる。 以上を整理すると本発明のフアクシミリＡは (1) 通常のフアクシミリ通信 が可能であり、また同報通信ユニツトＢを接続
することにより、 (2) 原稿の画情報を同報メモリに登録する (3) 同報メモリに登録された画情報を他のフアク
シミリへ送信する (4) 同報メモリに登録された画情報を読み出して
印写する (5) 他のフアクシミリから受信した画情報を同報
メモリに登録する 等の同報通信に必要な各種機能が得られるのであ
る。 なお上述の実施例では多数のスイツチを用いる
こととしたが、バツフアメモリ４，１０，２０，
２１を制御回路８を構成するCPUのメモリのア
ドレス空間内に設ける場合はこのCPUの制御に
より書込み、読出しが自由に出来るのでスイツチ
は不要である。更にモデム６、シリアルインター
フエース１４を上記CPUのＩ／０ポートにより
制御する構成とする場合は全スイツチは不要とな
る。 次に本発明に係る本機Ａと同報通信ユニツトＢ
との間の通信方式につき説明する。 一般的な調歩同期式の通信方式では、スタート
ビツト １ビツト、データ ８ビツト、パリテイ
ビツト １ビツト、ストツプビツト １ビツトの
構成としているが、本発明の通信方式ではパリテ
イビツトに替えて１ビツトの制御信号／画情報識
別ビツトを設けることとする。 第３図はこれを図示したものであり、８ビツト
のデータD1（LSB）、D2……D8（MSB）のあとに
識別ビツトＣを設けている。識別ビツトＣとして
は例えば１を制御信号に、０を画情報に割り付け
てある。 なお本発明方式による場合はパリテイビツトが
無いが本機Ａと同報通信ユニツトＢとは並設さ
れ、両者はコネクタにて直結されるか又は高々数
十cmのケーブルにて接続されるものであり、モデ
ムを使用せずシリアルインターフエース１４，１
５を介するのみであるので、両者間の通信により
誤りを発生する確率は著しく低く、その省略が可
能となるのである。 そして制御信号、画情報とも同一の経路、同一
の速度で通信するのである。 なお従来の本機３０と同報装置４０との間で
は、通常のフアクシミリ通信の制御手順によつて
おり、制御信号は低速のモデムによつており、
300bps、画情報は高速のモデムを使用して例え
ば4800bpsの速度で通信が行われていた。 次に本発明方式による通信の例を示す。第４図
は本機Ａから同報通信ユニツトＢへ画情報を送り
メモリ１７に格納する場合の信号図である。第１
表は使用制御信号につき記号、コードパターン及
び意味を一覧表にして示したものである。
【表】
以上のようにして本発明方式による場合は調歩
同期式のシリアルインターフエースを介して同一
の経路、同一速度にて制御信号と画情報とを誤り
なく効率よく伝送できる。そして本発明による場
合はNCU、モデム等の重複がないのに加えて、
本機と同報通信ユニツトとを接続するシリアルイ
ンターフエースは最も単純な調歩同期式のものを
１系統用いるだけであり、構造の簡素化、フアク
シミリ同報装置全体の小型化に本発明は多大の貢
献をなすものである。
同期式のシリアルインターフエースを介して同一
の経路、同一速度にて制御信号と画情報とを誤り
なく効率よく伝送できる。そして本発明による場
合はNCU、モデム等の重複がないのに加えて、
本機と同報通信ユニツトとを接続するシリアルイ
ンターフエースは最も単純な調歩同期式のものを
１系統用いるだけであり、構造の簡素化、フアク
シミリ同報装置全体の小型化に本発明は多大の貢
献をなすものである。
第１図は従来のフアクシミリ同報装置の略示ブ
ロツク図、第２図は本発明に係るフアクシミリ同
報装置のブロツク図、第３図は通信データのフオ
ーマツト図、第４図、第５図はフアクシミリ本機
と同報通信ユニツト間の信号図である。 Ａ……フアクシミリ本機、Ｂ……同報通信ユニ
ツト、６……モデム、７……NCU、８，１６…
…制御回路、１４，１５……シリアルインターフ
エース、１７……同報メモリ。
ロツク図、第２図は本発明に係るフアクシミリ同
報装置のブロツク図、第３図は通信データのフオ
ーマツト図、第４図、第５図はフアクシミリ本機
と同報通信ユニツト間の信号図である。 Ａ……フアクシミリ本機、Ｂ……同報通信ユニ
ツト、６……モデム、７……NCU、８，１６…
…制御回路、１４，１５……シリアルインターフ
エース、１７……同報メモリ。
Claims (1)
- 【特許請求の範囲】 １ 画情報を符号化したデータを格納する第１バ
ツフアメモリと、 符号化したデータの入出力のためのシリアルイ
ンターフエースと、 該シリアルインターフエースを介して入力され
た符号化データ又は回線を通じて受信され、モデ
ムにて復調された符号化データを選択的に格納す
る第２バツフアメモリと、 前記シリアルインターフエースを介して入力さ
れた符号化データ又は第２バツフアメモリの格納
データを選択的に格納する第３バツフアメモリと を備え、 第２バツフアメモリから第３バツフアメモリに
格納された符号化データはシリアルインターフエ
ースから出力し、またシリアルインターフエース
から第３バツフアメモリに格納された符号化デー
タは第１バツフアメモリへ格納すべくなしてあ
り、また 第１バツフアメモリの格納データはシリアルイ
ンターフエースからの出力、又はモデム及び回線
を介しての送信を選択的に行なえるようになした
フアクシミリ本機、並びに 前記シリアルインターフエースと接続されるべ
きシリアルインターフエースと、該シリアルイン
ターフエースを介して入力された符号化データを
格納し、またこれから読出された符号化データを
該シリアルインターフエースを介して出力すべき
同報メモリと を備え、 前記フアクシミリと接続、離脱自在となした同
報通信ユニツト を具備するフアクシミリ同報装置の前記フアクシ
ミリ本機と同報メモリとの間の通信方式であつ
て、前記フアクシミリ本機及び同報メモリ間の制
御信号及び画情報の転送を同一の経路により、同
一の速度にて行うと共に、制御信号及び画情報に
は夫々の識別ビツトを付すことを特徴とするフア
クシミリ同報装置の通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59031295A JPS60174574A (ja) | 1984-02-20 | 1984-02-20 | フアクシミリ同報装置の通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59031295A JPS60174574A (ja) | 1984-02-20 | 1984-02-20 | フアクシミリ同報装置の通信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60174574A JPS60174574A (ja) | 1985-09-07 |
| JPH0310272B2 true JPH0310272B2 (ja) | 1991-02-13 |
Family
ID=12327306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59031295A Granted JPS60174574A (ja) | 1984-02-20 | 1984-02-20 | フアクシミリ同報装置の通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60174574A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05219335A (ja) * | 1992-02-05 | 1993-08-27 | Konica Corp | ファクシミリ装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5873273A (ja) * | 1981-10-28 | 1983-05-02 | Nec Corp | フアクシミリ同報装置 |
| JPS58134558A (ja) * | 1982-02-04 | 1983-08-10 | Toshiba Corp | 同報通信方式 |
-
1984
- 1984-02-20 JP JP59031295A patent/JPS60174574A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5873273A (ja) * | 1981-10-28 | 1983-05-02 | Nec Corp | フアクシミリ同報装置 |
| JPS58134558A (ja) * | 1982-02-04 | 1983-08-10 | Toshiba Corp | 同報通信方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60174574A (ja) | 1985-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4491873A (en) | Common controlled facsimile system | |
| KR100547146B1 (ko) | 영상처리장치 및 그 방법 | |
| JPS62500555A (ja) | デジタル装置を時間多重リンクに接続するためのインタフエ−ス回路 | |
| JPS5814654A (ja) | フアクシミリ通信方式 | |
| JPH0310272B2 (ja) | ||
| US5257117A (en) | Computer-facsimile system having separately a sending device and a receiving device | |
| JPS6180943A (ja) | フアクシミリの送達確認方式 | |
| JPH0244851A (ja) | ファクシミリ装置 | |
| JPH0310271B2 (ja) | ||
| JP3292575B2 (ja) | ファクシミリ装置 | |
| JP2527704Y2 (ja) | ファクシミリ装置 | |
| JPH0342537B2 (ja) | ||
| JP2941836B2 (ja) | 画像処理装置 | |
| JPH03198463A (ja) | ファクシミリ放送受信装置 | |
| JP2790755B2 (ja) | ファクシミリ装置 | |
| JP3264770B2 (ja) | ファクシミリ装置 | |
| JP3015435B2 (ja) | ファクシミリ蓄積交換装置 | |
| JPH06121128A (ja) | フアクシミリ装置 | |
| JPS60174575A (ja) | フアクシミリ同報装置 | |
| JP2898299B2 (ja) | ファクシミリ装置のデータ転送方法 | |
| JPS6319110B2 (ja) | ||
| JPH06343122A (ja) | ファクシミリ装置 | |
| JPS61216570A (ja) | フアクシミリ装置 | |
| JPS62180675A (ja) | フアクシミリ変換装置 | |
| JPH06303346A (ja) | ファクシミリ装置 |