JPH0296351A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH0296351A JPH0296351A JP1126549A JP12654989A JPH0296351A JP H0296351 A JPH0296351 A JP H0296351A JP 1126549 A JP1126549 A JP 1126549A JP 12654989 A JP12654989 A JP 12654989A JP H0296351 A JPH0296351 A JP H0296351A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- scribing
- semiconductor wafer
- semiconductor
- microns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title description 4
- 229910052751 metal Inorganic materials 0.000 claims abstract description 53
- 239000002184 metal Substances 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000010409 thin film Substances 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 6
- 238000007689 inspection Methods 0.000 claims description 6
- 238000004886 process control Methods 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 3
- 239000002245 particle Substances 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 abstract description 31
- 239000011248 coating agent Substances 0.000 abstract description 4
- 238000000576 coating method Methods 0.000 abstract description 4
- 238000005520 cutting process Methods 0.000 description 4
- 238000009501 film coating Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000012634 fragment Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000007790 scraping Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はトランジスタ、ダイオード、プレナ型集積回路
等の半導体素子に関する。
等の半導体素子に関する。
〈従来の技術〉
半導体素子の製造において、従来のフォトリトグラフ技
術を利用して複数個の集積回路が同時に準備される。こ
うして、例えばウェーハは例えばシリコン基板に所定の
パターンを拡散又は他の方法で形成するような従来の技
術に基づいてウェーハのほぼ平たんな表面領域上に形成
された1000個以上にのぼる別個の集積回路を含むこ
とができる。
術を利用して複数個の集積回路が同時に準備される。こ
うして、例えばウェーハは例えばシリコン基板に所定の
パターンを拡散又は他の方法で形成するような従来の技
術に基づいてウェーハのほぼ平たんな表面領域上に形成
された1000個以上にのぼる別個の集積回路を含むこ
とができる。
それぞれの集積回路又は他の半導体素子の外周の近傍の
平たんな表面上に接点パッド、検査モニタ素子、測定及
び心合せ用の素子等の複数個の副次的素子を設けること
も利便である。それぞれの単一集積回路は比較的微小な
寸法であるので、けがきレーン又は経路と称される垂直
な軸に沿ってけがきすることによって個々の素子の境界
を設定すると同時に、単一のウェーハ内に複数個の集積
回路を形成することが利便である。
平たんな表面上に接点パッド、検査モニタ素子、測定及
び心合せ用の素子等の複数個の副次的素子を設けること
も利便である。それぞれの単一集積回路は比較的微小な
寸法であるので、けがきレーン又は経路と称される垂直
な軸に沿ってけがきすることによって個々の素子の境界
を設定すると同時に、単一のウェーハ内に複数個の集積
回路を形成することが利便である。
この分野で公知の技術によれば、半導体ウェーハが相互
連結された半導体素子内に形成された後、適正な機能特
性を備えて合格であるチップと、不適正に形成されて機
能不良で不合格であるチップとを選別するためにチップ
の検査が行なわれる。
連結された半導体素子内に形成された後、適正な機能特
性を備えて合格であるチップと、不適正に形成されて機
能不良で不合格であるチップとを選別するためにチップ
の検査が行なわれる。
前述したように、けがきレーン内に検査、計測、心合わ
せ及びダイス封入構造を設けることは広く行なわれてい
る。検査の後、隣接する合格のチップは相互に連結した
状態に保たれ、一方、不合格のチップは分離されるか、
又は、ウェーハ全体が分離され、不合格のチップは廃棄
される。分離工程(すなわち細分化)はけかきレーンに
沿ったの二刃又はレーザー切断のような従来の技術によ
って実施することができる。
せ及びダイス封入構造を設けることは広く行なわれてい
る。検査の後、隣接する合格のチップは相互に連結した
状態に保たれ、一方、不合格のチップは分離されるか、
又は、ウェーハ全体が分離され、不合格のチップは廃棄
される。分離工程(すなわち細分化)はけかきレーンに
沿ったの二刃又はレーザー切断のような従来の技術によ
って実施することができる。
けがき段階自体は比較的筒車であるが、問題がない訳で
はない。例えば、ウェーハはけがきレーンの領域に相当
量の金属部分が含まれ、ウェーハが10葉に切断、すな
わち分離されたとき一般に金属砕片又は裂片と称される
比較的大きいぎざぎざの金属片が半導体素子の縁(単数
又は複数)に取り付いたまま残る。このような金属砕片
はしばしばけかきレーンに倒れ、又は曲がり込み、例え
ば結合縁又は素子中の別の縁と接触することによって素
子の意図する特性を妨害することがある。
はない。例えば、ウェーハはけがきレーンの領域に相当
量の金属部分が含まれ、ウェーハが10葉に切断、すな
わち分離されたとき一般に金属砕片又は裂片と称される
比較的大きいぎざぎざの金属片が半導体素子の縁(単数
又は複数)に取り付いたまま残る。このような金属砕片
はしばしばけかきレーンに倒れ、又は曲がり込み、例え
ば結合縁又は素子中の別の縁と接触することによって素
子の意図する特性を妨害することがある。
このような接触によって廃棄しなければならない不合格
の機能不良の素子が生じる場合が多く、製造工程におけ
る半導体素子の生産高が減少する。
の機能不良の素子が生じる場合が多く、製造工程におけ
る半導体素子の生産高が減少する。
例えば電子回路の大規模集積回路の最大の問題点の1つ
は商業的に有利になるような十分に高い各ウェーハ回路
の生産高を達成することである。
は商業的に有利になるような十分に高い各ウェーハ回路
の生産高を達成することである。
回路ごとの欠陥品の数が増大するとそれに比例して生産
高も低下する。従って、不合格品として廃棄しなければ
ならない素子の数を最小限にすることが強く望まれる。
高も低下する。従って、不合格品として廃棄しなければ
ならない素子の数を最小限にすることが強く望まれる。
更に、けがき工程自体が不合格品を産出する原因ともな
り得るので、この段階を改良することの重要性が高まっ
ている。
り得るので、この段階を改良することの重要性が高まっ
ている。
日本特許出願公開昭和56年43,740号においては
、けがきレーンに条片状構造を有し、金属薄膜の中心線
沿いに配列され、中心線に対して垂直に配位されたスリ
ット列を有する金属被覆を備えることによって金属薄膜
が折り曲る危険が少なくけがきすることができるけがき
領域に金属被覆をほどこした半導体ウェーハを準備する
方法が開示されている。コカイ氏の発明によると、けが
き領域に前記のスリットを設けることによって、次の理
由によりウェーハの特性の劣化を防止することが可能で
ある。すなわち、けがき工程中に金属薄膜の一部が折れ
曲ると、折れ曲った部分の寸法がスリットの長さと等し
い最大長さを有する隣接するスリット間の間隔に限定さ
れるので、折れ曲った場合でも、その部分は結合線又は
パターン要素と接触し得ないからである。
、けがきレーンに条片状構造を有し、金属薄膜の中心線
沿いに配列され、中心線に対して垂直に配位されたスリ
ット列を有する金属被覆を備えることによって金属薄膜
が折り曲る危険が少なくけがきすることができるけがき
領域に金属被覆をほどこした半導体ウェーハを準備する
方法が開示されている。コカイ氏の発明によると、けが
き領域に前記のスリットを設けることによって、次の理
由によりウェーハの特性の劣化を防止することが可能で
ある。すなわち、けがき工程中に金属薄膜の一部が折れ
曲ると、折れ曲った部分の寸法がスリットの長さと等し
い最大長さを有する隣接するスリット間の間隔に限定さ
れるので、折れ曲った場合でも、その部分は結合線又は
パターン要素と接触し得ないからである。
このような構造はある種の用途には好適であるが、例え
ば素子上に存在するいかなる金属又は金属砕片も一定の
最小寸法基準を満たさなければならないような軍事的基
準に適合する必要がある特定の用途に使用される素子の
ように、ある種の別の用途向けに製造される半導体素子
には適切ではないであろう。例えば、特定の米国政府仕
様はこのような素子において、金属砕片又は折れ曲りは
所定のいかなる寸法においても0.4ミル(10ミクロ
ン)を超えてはならない。しかし上記特開昭の素子では
一般に2乃至5ミル(50乃至200ミクロン)の砕片
が産出されるので、このような素子は上記の用途には使
用できず、不合格品として拒絶されることがある。
ば素子上に存在するいかなる金属又は金属砕片も一定の
最小寸法基準を満たさなければならないような軍事的基
準に適合する必要がある特定の用途に使用される素子の
ように、ある種の別の用途向けに製造される半導体素子
には適切ではないであろう。例えば、特定の米国政府仕
様はこのような素子において、金属砕片又は折れ曲りは
所定のいかなる寸法においても0.4ミル(10ミクロ
ン)を超えてはならない。しかし上記特開昭の素子では
一般に2乃至5ミル(50乃至200ミクロン)の砕片
が産出されるので、このような素子は上記の用途には使
用できず、不合格品として拒絶されることがある。
更に、上記特開昭の明細書に開示されている素子では切
断又は分離するために極度の精密さを必要とし、けがき
工程の変化の許容差が極めて小さい。更に、前記刊行物
の図面に示されているように、素子のかどだけでの金属
砕片の形成が重要であるようにみえ、スリットはかどだ
けに設けられているように思われる。
断又は分離するために極度の精密さを必要とし、けがき
工程の変化の許容差が極めて小さい。更に、前記刊行物
の図面に示されているように、素子のかどだけでの金属
砕片の形成が重要であるようにみえ、スリットはかどだ
けに設けられているように思われる。
〈発明が解決しようとする課題〉
本発明は半導体ウェーハ中の合格品の半導体素子の生産
高を高める簡単な方法を提供することを目的としている
。
高を高める簡単な方法を提供することを目的としている
。
本発明は更に、可変的かつ柔軟にけがき及び検査できる
半導体ウェーハを提供することを目的としている。
半導体ウェーハを提供することを目的としている。
本発明は更に、どの寸法でも0.4ミル(すなわち10
ミクロン)を超える金属砕片又は折り曲げ部を産出する
ことなく多重のけかきレーンに沿ってけがきすることが
できる金属薄膜から成る半導体素子を製造することを目
的としている。
ミクロン)を超える金属砕片又は折り曲げ部を産出する
ことなく多重のけかきレーンに沿ってけがきすることが
できる金属薄膜から成る半導体素子を製造することを目
的としている。
本発明は更にけがきによって生じる金属砕片又は折り曲
げ部の寸法を制御可能であらかじめ定め、かつあらかじ
め設計できる半導体ウェーへのけかき方法を提供するこ
とである。
げ部の寸法を制御可能であらかじめ定め、かつあらかじ
め設計できる半導体ウェーへのけかき方法を提供するこ
とである。
〈課題を解決するための手段〉
本発明に基づき、半導体素子の周辺に形成された少なく
とも1つのけがきレーンを含み好適にはそれぞれの半導
体素子の各周辺に形成された複数のけかきレーンを含む
少なくとも2つの相互連結された半導体素子又はダイス
と、金属限定手段を有し、好適には内部に形成された複
数の孔を有する該けがきレーンの少なくとも一部を被覆
する金属薄膜とから成っており、該金属限定手段は予選
択的に間隔を隔てて形成されているので、けがきレーン
に沿ったいずれかの方向にウェーハをけがきし、それが
該レーンのどの地点で開始されてもいかなる寸法、すな
わち幅又は長さも、及び(又は)いかなる方向でも0乃
至10ミクロンの範囲内の、好適には約7ミクロン以下
の金属砕片又は折り曲げ部しか生じない半導体ウェーハ
が提供される。
とも1つのけがきレーンを含み好適にはそれぞれの半導
体素子の各周辺に形成された複数のけかきレーンを含む
少なくとも2つの相互連結された半導体素子又はダイス
と、金属限定手段を有し、好適には内部に形成された複
数の孔を有する該けがきレーンの少なくとも一部を被覆
する金属薄膜とから成っており、該金属限定手段は予選
択的に間隔を隔てて形成されているので、けがきレーン
に沿ったいずれかの方向にウェーハをけがきし、それが
該レーンのどの地点で開始されてもいかなる寸法、すな
わち幅又は長さも、及び(又は)いかなる方向でも0乃
至10ミクロンの範囲内の、好適には約7ミクロン以下
の金属砕片又は折り曲げ部しか生じない半導体ウェーハ
が提供される。
金属限定手段は穴、スロット、スリット、長方形、正方
形、十字形等のパターン及びそれらを組合わせた形状を
とることができ、かつ、例えば化学的腐食法、プラズマ
・エツチング、イオン・フライス等の従来の方法によっ
て形成することができる。
形、十字形等のパターン及びそれらを組合わせた形状を
とることができ、かつ、例えば化学的腐食法、プラズマ
・エツチング、イオン・フライス等の従来の方法によっ
て形成することができる。
このような金属限定手段は所望の任意の形状にすること
ができ、かつ所望のとうりに大きくも小さくもでき、本
発明においては隣接する金属限定手段の間の間隔がいず
れの方向でも7乃至10ミクロン以上でない限り機能し
得る。
ができ、かつ所望のとうりに大きくも小さくもでき、本
発明においては隣接する金属限定手段の間の間隔がいず
れの方向でも7乃至10ミクロン以上でない限り機能し
得る。
〈実施例〉
次に本発明の実施例を添付図面を参照しつつ詳細に説明
する。
する。
第2図には比較のために上記特開昭が発明した前述の素
子が示されており、幅が150ミクロンであり、幅50
ミクロンのけかき領域3を含む金属薄膜被覆2をほどこ
した半導体ウェーハーの一部を提示している。参照番号
4はそれぞれのダイス又はチップの結合パッドを示し、
被覆2は連続する金属及び薄膜部29から成り、被覆の
中心線5に沿って配列されたスリット列32を有する条
片状構造を有している。各スリットは中心線5に対して
垂直であり、10ミクロンの幅を有している。開示され
ているところによると金属の折り曲げ部の寸法は隣接す
るスリット間の、それ以上は定義されていない間隔33
に限定され、金属の折り曲げ部の最大長さは、これもそ
れ以上は定義されていないスリットの長さに等しいとい
う。実際には、このような素子は本発明で許容されてい
る最大限度をはるかに超える金属砕片を産出し、金属砕
片の寸法により厳格な下限が設定されている用途での使
用には適さない。上記特開昭の実施例では、空げきはけ
かきレーンの中心線沿いにだけ配置されている。これに
対して本発明において形成された空げきはけかきレーン
の金属領域のほぼ全体にわたって、又はけかきレーン内
の副次素子(単数又は複数)の領域全体にわたって、又
はけがきレーン又は副次素子の任意の一部の領域だけに
好適に分散されている。いずれの場合も、空げきの分布
はほぼ均一であり、適宜のマスク及び光抵抗の双方又は
一方、又は別の写像素子の設計であらかじめ定めること
ができ、その際、パターン及び所定の構造の双方又は一
方は公知の方法によって基板上に形成することができる
。
子が示されており、幅が150ミクロンであり、幅50
ミクロンのけかき領域3を含む金属薄膜被覆2をほどこ
した半導体ウェーハーの一部を提示している。参照番号
4はそれぞれのダイス又はチップの結合パッドを示し、
被覆2は連続する金属及び薄膜部29から成り、被覆の
中心線5に沿って配列されたスリット列32を有する条
片状構造を有している。各スリットは中心線5に対して
垂直であり、10ミクロンの幅を有している。開示され
ているところによると金属の折り曲げ部の寸法は隣接す
るスリット間の、それ以上は定義されていない間隔33
に限定され、金属の折り曲げ部の最大長さは、これもそ
れ以上は定義されていないスリットの長さに等しいとい
う。実際には、このような素子は本発明で許容されてい
る最大限度をはるかに超える金属砕片を産出し、金属砕
片の寸法により厳格な下限が設定されている用途での使
用には適さない。上記特開昭の実施例では、空げきはけ
かきレーンの中心線沿いにだけ配置されている。これに
対して本発明において形成された空げきはけかきレーン
の金属領域のほぼ全体にわたって、又はけかきレーン内
の副次素子(単数又は複数)の領域全体にわたって、又
はけがきレーン又は副次素子の任意の一部の領域だけに
好適に分散されている。いずれの場合も、空げきの分布
はほぼ均一であり、適宜のマスク及び光抵抗の双方又は
一方、又は別の写像素子の設計であらかじめ定めること
ができ、その際、パターン及び所定の構造の双方又は一
方は公知の方法によって基板上に形成することができる
。
第1図を参照すると、本発明に基づいて製造された半導
体ウェーハ11の一部が示されている。
体ウェーハ11の一部が示されている。
本発明を理解する上で不可欠ではない構造部品は簡明に
するため図示していない。半導体ウェーハ11は表面1
2と(好適にはプレナ型であるが、それは図示せず)、
ウェーハの平たんな表面に形成されたいくつかの半導体
素子15 a、 15 b。
するため図示していない。半導体ウェーハ11は表面1
2と(好適にはプレナ型であるが、それは図示せず)、
ウェーハの平たんな表面に形成されたいくつかの半導体
素子15 a、 15 b。
15c、15dを境界づけ、かつ(又は)輪郭を定める
垂直のけかきレーン14が内部に形成された金属被覆1
3とを有している。けがきレーン14には金属薄膜(好
適にはアルミニウム)の被覆がなされ、この被覆には例
えば十字形及び正方形、形状が不規則な、又は又い孔、
楕円形のスロット又はスリット、長方形、三角形及びそ
れらの組合わせのような任意の形状でよい金属薄膜が被
覆されていない領域である複数個の空げき16が形成さ
れている。けがきレーンには随意に工程検査モニタ又は
半導体素子の心合わせ、検査、測定、及び(又は)封入
等のための他の副次素子を備えてもよい。このような場
合には、副次素子は前述と同様の金属被覆及びパターン
化された空げきを有し、該けがきレーンの全て又は一部
から成っていることができる。例えば、本発明のけかき
レーンは幅が200ミクロンであり、幅が約100ミク
ロンの工程制御モニタを含むことができ、半導体素子又
はチップの幅は約1000ミクロンであり、切断幅は約
40ミクロンである。しかし空げき16の幅はチップの
寸法に応じて一般に25乃至50ミクロンに構成され、
空げき間の間隔17はいずれの方向でも約7乃至10ミ
クロン以上にならないように配置されている。このよう
に、第1図に示すように素子15a、15b、15c及
び15dを分離するため、約40ミクロン又はそれ以上
の切断幅をけがきレーン14の任意の地点に作製するこ
とができ、けがきレーン自体の幅は、結合パッド、けが
き工程制御モニタ等をその境界内に備える場合は一般に
約200ミクロンであり、前記の副次素子を組み込まな
い場合は約100ミクロンである。切断と分離を行なう
と、種々の金属限定手段すなわち空げき16間の間隔に
よって、けがき段階中に切削又は折り曲げられた金属の
ほとんど全ての最大寸法は所定のどの寸法でも7乃至1
0ミクロン以内である。これは素子の機能を妨害又は破
壊し得ない寸法であり、それ故、半導体素子の産出高を
大幅に増大することができる。
垂直のけかきレーン14が内部に形成された金属被覆1
3とを有している。けがきレーン14には金属薄膜(好
適にはアルミニウム)の被覆がなされ、この被覆には例
えば十字形及び正方形、形状が不規則な、又は又い孔、
楕円形のスロット又はスリット、長方形、三角形及びそ
れらの組合わせのような任意の形状でよい金属薄膜が被
覆されていない領域である複数個の空げき16が形成さ
れている。けがきレーンには随意に工程検査モニタ又は
半導体素子の心合わせ、検査、測定、及び(又は)封入
等のための他の副次素子を備えてもよい。このような場
合には、副次素子は前述と同様の金属被覆及びパターン
化された空げきを有し、該けがきレーンの全て又は一部
から成っていることができる。例えば、本発明のけかき
レーンは幅が200ミクロンであり、幅が約100ミク
ロンの工程制御モニタを含むことができ、半導体素子又
はチップの幅は約1000ミクロンであり、切断幅は約
40ミクロンである。しかし空げき16の幅はチップの
寸法に応じて一般に25乃至50ミクロンに構成され、
空げき間の間隔17はいずれの方向でも約7乃至10ミ
クロン以上にならないように配置されている。このよう
に、第1図に示すように素子15a、15b、15c及
び15dを分離するため、約40ミクロン又はそれ以上
の切断幅をけがきレーン14の任意の地点に作製するこ
とができ、けがきレーン自体の幅は、結合パッド、けが
き工程制御モニタ等をその境界内に備える場合は一般に
約200ミクロンであり、前記の副次素子を組み込まな
い場合は約100ミクロンである。切断と分離を行なう
と、種々の金属限定手段すなわち空げき16間の間隔に
よって、けがき段階中に切削又は折り曲げられた金属の
ほとんど全ての最大寸法は所定のどの寸法でも7乃至1
0ミクロン以内である。これは素子の機能を妨害又は破
壊し得ない寸法であり、それ故、半導体素子の産出高を
大幅に増大することができる。
これまで説明してきたのは半導体素子の産出高を向上す
るための改良された方法によって製造された改良された
半導体ウェーハであることが理解されよう。
るための改良された方法によって製造された改良された
半導体ウェーハであることが理解されよう。
これまで本発明をけがきレーンに関して、とくに金属被
覆されたけかきレーンに関して説明してきたが、本発明
は材料の砕片又は材料の折れ曲りによって問題が生ずる
半導体ウェーハ表面のどの領域にも有効である。従って
材料は必らずしも金属薄膜被覆に限定される必要はなく
、合成樹脂又は適宜のプラスチック材料であってもよい
。更に、素子は特定の最大寸法であるものとして説明し
てきたが、更に小さい寸法にすることもでき、寸法の下
限は製造される素子の加工能力によってのみ規定される
ことが理解されよう。
覆されたけかきレーンに関して説明してきたが、本発明
は材料の砕片又は材料の折れ曲りによって問題が生ずる
半導体ウェーハ表面のどの領域にも有効である。従って
材料は必らずしも金属薄膜被覆に限定される必要はなく
、合成樹脂又は適宜のプラスチック材料であってもよい
。更に、素子は特定の最大寸法であるものとして説明し
てきたが、更に小さい寸法にすることもでき、寸法の下
限は製造される素子の加工能力によってのみ規定される
ことが理解されよう。
更に、本発明をけがきレーンに関して説明してきたが、
金属限定手段はけかきレーンの一部だけから成っていて
もよく、又、けがきレーンの構造全体に組み入れずに、
結合パッド、けがき工程制御モニタ、心合わせ及び測定
素子等の半導体ウェーハの部品ないし素子に選択的に組
み入れてもよい。いずれの実施例においても、金属砕片
の寸法を制御することが必要であるけがき領域の部分全
体にわたって空げきはほぼ均一かつ所定の態様で分布さ
れる。
金属限定手段はけかきレーンの一部だけから成っていて
もよく、又、けがきレーンの構造全体に組み入れずに、
結合パッド、けがき工程制御モニタ、心合わせ及び測定
素子等の半導体ウェーハの部品ないし素子に選択的に組
み入れてもよい。いずれの実施例においても、金属砕片
の寸法を制御することが必要であるけがき領域の部分全
体にわたって空げきはほぼ均一かつ所定の態様で分布さ
れる。
第1図は本発明の金属限定手段を示した本発明の複数個
の相互連結された半導体素子を含むウェーハの部分の平
面図である。 第2図は本発明の金属限定手段の別の構成を示す本発明
の複数個の半導体素子を含むウエーノ1の部分の上面図
である。 第2図Aは本発明の金属限定手段の部分の拡大平面図で
ある。 第3図は本発明の金属限定手段を含む工程制御モニタの
部分の平面図である。 第4図はけかき領域を示した複数個の従来型の相互連結
された半導体素子を含むウェーハの部分の平面図である
。 図中符号 1、半導体ウェーハ、 2.薄膜被覆、3、 けがき
領域、 4.結合パッド、4、 中心線、
11.半導体ウェーノー、表面、 けがき領域、 空げき、 間隔。 13、金属被覆、 14、半導体素子、 32、スリット、 図面の浄書(内容に変更なし) 第 図 第 図 第2A図 第 図 平成 年 1.10.−4 月 日
の相互連結された半導体素子を含むウェーハの部分の平
面図である。 第2図は本発明の金属限定手段の別の構成を示す本発明
の複数個の半導体素子を含むウエーノ1の部分の上面図
である。 第2図Aは本発明の金属限定手段の部分の拡大平面図で
ある。 第3図は本発明の金属限定手段を含む工程制御モニタの
部分の平面図である。 第4図はけかき領域を示した複数個の従来型の相互連結
された半導体素子を含むウェーハの部分の平面図である
。 図中符号 1、半導体ウェーハ、 2.薄膜被覆、3、 けがき
領域、 4.結合パッド、4、 中心線、
11.半導体ウェーノー、表面、 けがき領域、 空げき、 間隔。 13、金属被覆、 14、半導体素子、 32、スリット、 図面の浄書(内容に変更なし) 第 図 第 図 第2A図 第 図 平成 年 1.10.−4 月 日
Claims (1)
- 【特許請求の範囲】 1、半導体素子の少なくとも周辺に形成された少なくと
も1つのけがきレーンを含む少なくとも2つの物理的に
相互連結された半導体素子と、前記けがきレーンの少な
くとも一部を覆い、内部に金属限定手段が形成された金
属薄膜とから成り、該金属限定手段は予選択的に間隔を
隔てて構成されているので、金属限定手段を含む該けが
きレーンの一部に沿ったいずれかの方向にウェーハをけ
がきすることによっていかなる寸法も約0乃至10ミク
ロンの範囲内の金属砕片又は金属折り曲げ部しか生じな
いことを特徴とする半導体ウェーハ。 2、金属限定手段が正方形、長方形、穴、スリット、十
字、三角及びそれらを組合わせた形状の複数個の空げき
であることを特徴とする請求項1記載の半導体ウェーハ
。 3、該空げきは隣接する素子間の空間がどの方向でも約
7乃至10ミクロンを超えないように配置されたことを
特徴とする請求項2記載の半導体ウェーハ。 金属砕片が7ミクロン又はそれ以下であることを特徴と
する請求項1記載の半導体ウエーハ。 4、空げきはどの方向でも約10ミクロン又はそれ以下
の間隔であることを特徴とする請求項4記載の半導体ウ
ェーハ。 5、けがきレーンは工程制御モニタ、心合わせ、検査又
はその他の処理素子を含み、該素子も該金属限定手段を
含んでいることを特徴とする請求項1記載の半導体ウェ
ーハ。 6、複数個の該素子から成る半導体ウェーハから、物理
的に相互連結された半導体素子を分離する方法において
、 半導体素子間の周辺に形成された少なくとも1つのけが
きレーンを含む少なくとも2つの物理的に相互連結され
た半導体素子から成る半導体ウェーハを備え、 該けがきレーンの少なくとも1部を連続する金属薄膜で
覆い、 該空げきの間の間隔がどの方向でも約7乃至10ミクロ
ンを超えないように空げきを所定の構造の該金属薄膜内
に形成し、 該素子を分離するために該けがきレーンに沿ったいずれ
かの方向に半導体ウェーハをけがきし、 分離された半導体素子を回収する各段階から成っており
、その際、該けがき及び分離段階中に形成された金属砕
片又は金属折り曲げ部のほとんどがいかなる寸法も約7
乃至10ミクロンを超えないことを特徴とする方法。 8、空げきが正方形、長方形、穴、スリット、十字、三
角及びそれらを組合わせた形状であることを特徴とする
請求項7記載の方法。 9、空げきは空げき間の間隔がどの方向でも約10ミク
ロンを超えないように配置されたことを特徴とする請求
項8記載の方法。 10、けがきレーンが工程制御モニタ、心合わせ、検査
又はその他の処理素子を含み、該素子も該空げきを含ん
でいることを特徴とする請求項9記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/197,544 US5003374A (en) | 1988-05-23 | 1988-05-23 | Semiconductor wafer |
US197544 | 1998-11-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0296351A true JPH0296351A (ja) | 1990-04-09 |
JPH0557737B2 JPH0557737B2 (ja) | 1993-08-24 |
Family
ID=22729839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1126549A Granted JPH0296351A (ja) | 1988-05-23 | 1989-05-19 | 半導体素子の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5003374A (ja) |
EP (1) | EP0343720B1 (ja) |
JP (1) | JPH0296351A (ja) |
KR (1) | KR890017804A (ja) |
DE (1) | DE68921790T2 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5285082A (en) * | 1989-11-08 | 1994-02-08 | U.S. Philips Corporation | Integrated test circuits having pads provided along scribe lines |
US5239191A (en) * | 1990-01-19 | 1993-08-24 | Kabushiki Kaisha Toshiba | Semiconductor wafer |
US5206181A (en) * | 1991-06-03 | 1993-04-27 | Motorola, Inc. | Method for manufacturing a semiconductor device with a slotted metal test pad to prevent lift-off during wafer scribing |
JPH0621188A (ja) * | 1991-12-13 | 1994-01-28 | Yamaha Corp | 半導体ウェハ |
JPH07302773A (ja) * | 1994-05-06 | 1995-11-14 | Texas Instr Japan Ltd | 半導体ウエハ及び半導体装置 |
JP3230953B2 (ja) * | 1994-07-28 | 2001-11-19 | 富士通株式会社 | 多層薄膜配線基板 |
US5580829A (en) * | 1994-09-30 | 1996-12-03 | Motorola, Inc. | Method for minimizing unwanted metallization in periphery die on a multi-site wafer |
US5702567A (en) * | 1995-06-01 | 1997-12-30 | Kabushiki Kaisha Toshiba | Plurality of photolithographic alignment marks with shape, size and spacing based on circuit pattern features |
JPH10177245A (ja) * | 1996-12-18 | 1998-06-30 | Fujitsu Ltd | レチクル、半導体基板及び半導体チップ |
US5923047A (en) * | 1997-04-21 | 1999-07-13 | Lsi Logic Corporation | Semiconductor die having sacrificial bond pads for die test |
JP2002515651A (ja) * | 1998-05-13 | 2002-05-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体装置および半導体装置の製造方法 |
TWI228780B (en) * | 2000-05-11 | 2005-03-01 | Disco Corp | Semiconductor wafer dividing method |
US6504225B1 (en) * | 2001-04-18 | 2003-01-07 | Advanced Micro Devices, Inc. | Teos seaming scribe line monitor |
DE10218498B4 (de) * | 2002-04-25 | 2007-02-22 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Halbleiterschicht und elektronisches Bauelement |
US7259043B2 (en) * | 2002-05-14 | 2007-08-21 | Texas Instruments Incorporated | Circular test pads on scribe street area |
US7679195B2 (en) * | 2006-06-20 | 2010-03-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | PAD structure and method of testing |
US8011950B2 (en) * | 2009-02-18 | 2011-09-06 | Cinch Connectors, Inc. | Electrical connector |
WO2010135146A1 (en) * | 2009-05-18 | 2010-11-25 | Tamperproof Container Licensing Corp. | Nuclear leakage detection system using wire or optical fiber |
US8971673B2 (en) | 2012-01-25 | 2015-03-03 | 3D Fuse Sarl | Sensor tape for security detection and method of fabrication |
US8653971B2 (en) | 2012-01-25 | 2014-02-18 | 3D Fuse Sarl | Sensor tape for security detection and method of fabrication |
US20150262896A1 (en) * | 2014-03-11 | 2015-09-17 | Kabushiki Kaisha Toshiba | Evaluation element and wafer |
US9373234B1 (en) | 2015-01-20 | 2016-06-21 | 3D Fuse Technology Inc. | Security tape for intrusion/extrusion boundary detection |
US9929115B2 (en) * | 2016-02-05 | 2018-03-27 | Taiwan Semiconductor Manufacturing Company Ltd. | Device with optimized thermal characteristics |
US10242912B2 (en) * | 2016-07-08 | 2019-03-26 | Analog Devices, Inc. | Integrated device dies and methods for singulating the same |
KR102633112B1 (ko) | 2016-08-05 | 2024-02-06 | 삼성전자주식회사 | 반도체 소자 |
CN108206169B (zh) * | 2016-12-20 | 2020-06-02 | 晟碟半导体(上海)有限公司 | 包含在裸芯边缘处的裸芯接合垫的半导体装置 |
US10483239B2 (en) | 2016-12-20 | 2019-11-19 | Sandisk Semiconductor (Shanghai) Co. Ltd. | Semiconductor device including dual pad wire bond interconnection |
KR102677081B1 (ko) | 2016-12-28 | 2024-06-21 | 삼성전자주식회사 | 소잉 라인 상에 비아 홀이 내재된 패드가 배치되는 스크라이브 레인 구조 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50150259U (ja) * | 1974-05-30 | 1975-12-13 | ||
JPS5643740U (ja) * | 1979-09-14 | 1981-04-21 | ||
JPS5643741A (en) * | 1979-09-17 | 1981-04-22 | Nec Corp | Semiconductor wafer |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5431988A (en) * | 1977-08-17 | 1979-03-09 | Ikeda Bussan Co | Device for pressing waist of backrest |
JPS54118997A (en) * | 1978-03-09 | 1979-09-14 | Toshiba Corp | Fuel rod |
JPS5643740A (en) * | 1979-09-17 | 1981-04-22 | Nec Corp | Semiconductor wafer |
JPS5662334A (en) * | 1979-10-26 | 1981-05-28 | Nec Corp | Production of semiconductor |
JPS58135654A (ja) * | 1982-02-08 | 1983-08-12 | Hitachi Ltd | 半導体装置の製造方法 |
JPS6063921A (ja) * | 1983-09-17 | 1985-04-12 | Toshiba Corp | 半導体素子の製造方法 |
US4835592A (en) * | 1986-03-05 | 1989-05-30 | Ixys Corporation | Semiconductor wafer with dice having briding metal structure and method of manufacturing same |
JPS6387743A (ja) * | 1986-09-30 | 1988-04-19 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1988
- 1988-05-23 US US07/197,544 patent/US5003374A/en not_active Expired - Fee Related
-
1989
- 1989-05-17 EP EP89201245A patent/EP0343720B1/en not_active Expired - Lifetime
- 1989-05-17 DE DE68921790T patent/DE68921790T2/de not_active Expired - Fee Related
- 1989-05-19 JP JP1126549A patent/JPH0296351A/ja active Granted
- 1989-05-19 KR KR1019890006692A patent/KR890017804A/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50150259U (ja) * | 1974-05-30 | 1975-12-13 | ||
JPS5643740U (ja) * | 1979-09-14 | 1981-04-21 | ||
JPS5643741A (en) * | 1979-09-17 | 1981-04-22 | Nec Corp | Semiconductor wafer |
Also Published As
Publication number | Publication date |
---|---|
EP0343720A2 (en) | 1989-11-29 |
JPH0557737B2 (ja) | 1993-08-24 |
EP0343720B1 (en) | 1995-03-22 |
US5003374A (en) | 1991-03-26 |
KR890017804A (ko) | 1989-12-18 |
EP0343720A3 (en) | 1990-02-28 |
DE68921790T2 (de) | 1995-11-02 |
DE68921790D1 (de) | 1995-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0296351A (ja) | 半導体素子の製造方法 | |
US5096855A (en) | Method of dicing semiconductor wafers which produces shards less than 10 microns in size | |
US5341024A (en) | Method of increasing the layout efficiency of dies on a wafer, and increasing the ratio of I/O area to active area per die | |
DE69511241T2 (de) | Verfahren zur herstellung integrierter schaltungsbauelemente | |
US5477062A (en) | Semiconductor wafer | |
US4711700A (en) | Method for densifying leadframe conductor spacing | |
US5481205A (en) | Temporary connections for fast electrical access to electronic devices | |
US7732258B2 (en) | Lead frame and method for fabricating semiconductor package employing the same | |
US20200203227A1 (en) | Dicing A Wafer | |
JP2874682B2 (ja) | 半導体装置 | |
US7358153B2 (en) | Method for cutting junction board, and chip | |
JPH0329310A (ja) | 半導体ウェハ | |
KR100564461B1 (ko) | 반도체 웨이퍼, 반도체 칩 및 반도체 웨이퍼의 다이싱 방법 | |
US6512288B1 (en) | Circuit board semiconductor package | |
CN1159075A (zh) | 用于减少芯片空间的沟槽划线 | |
US9202787B2 (en) | Substrate member and method of manufacturing chip | |
KR20040100770A (ko) | 반도체 패키지장치 및 그 제조 방법 | |
JPH10261537A (ja) | 電子部品の製造方法 | |
CN111029331A (zh) | 一种晶圆及其切割方法 | |
JPH0514513Y2 (ja) | ||
JPH03139862A (ja) | 半導体装置 | |
KR20060117974A (ko) | 다이싱 경로에 광 제어 모듈을 구비한 웨이퍼 | |
US20240312925A1 (en) | Semiconductor device, fabricating method, memory device and device system | |
KR20060110334A (ko) | 노출 필드들에서 광학적 제어 모듈들을 구비한 웨이퍼 | |
EP1002337A1 (de) | Halbleiterchippackungen und verfahren zu deren herstellung |