JPH0291941A - 電極配線の形成方法 - Google Patents
電極配線の形成方法Info
- Publication number
- JPH0291941A JPH0291941A JP24550688A JP24550688A JPH0291941A JP H0291941 A JPH0291941 A JP H0291941A JP 24550688 A JP24550688 A JP 24550688A JP 24550688 A JP24550688 A JP 24550688A JP H0291941 A JPH0291941 A JP H0291941A
- Authority
- JP
- Japan
- Prior art keywords
- sputtering
- substrate
- electrode wiring
- insulating film
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000004544 sputter deposition Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 12
- 238000001816 cooling Methods 0.000 abstract description 6
- 239000000498 cooling water Substances 0.000 abstract description 2
- 239000007789 gas Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000000112 cooling gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 1
- -1 argon ions Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 238000005243 fluidization Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000010079 rubber tapping Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野〕
本発明は電極配線の形成方法、特にt!!縁膜に穿設さ
れた微細開口を通じて絶縁膜下の所定部に電撓或いは(
及び)配線、いわゆる電極配線を形成する場合に適用し
て好適な電極配線の形成方法に係わる。
れた微細開口を通じて絶縁膜下の所定部に電撓或いは(
及び)配線、いわゆる電極配線を形成する場合に適用し
て好適な電極配線の形成方法に係わる。
本発明は、特にへlバイアススパッタを行うスパッタ容
器内に、冷却された静ガスを送り込むことによってバイ
アススパッタによって基板上に設けられた微細開口を有
するvA緑膜にその微細開口内を良好に埋め込んでAn
電極配線を形成することができるようにした電極配線の
形成方法を提供する。
器内に、冷却された静ガスを送り込むことによってバイ
アススパッタによって基板上に設けられた微細開口を有
するvA緑膜にその微細開口内を良好に埋め込んでAn
電極配線を形成することができるようにした電極配線の
形成方法を提供する。
半導体集積回路においてそのより高密度化に伴って電極
配線の例えば半導体基板上の半導体領域へのコンタクト
あるいは半導体基板上に設けられた多層配線構造におけ
る眉間絶縁膜を介しての電極配線相互を連結する基板表
面絶縁膜或いは眉間絶縁膜におけるコンタクト用開口の
著しい縮小化が進んでいる。
配線の例えば半導体基板上の半導体領域へのコンタクト
あるいは半導体基板上に設けられた多層配線構造におけ
る眉間絶縁膜を介しての電極配線相互を連結する基板表
面絶縁膜或いは眉間絶縁膜におけるコンタクト用開口の
著しい縮小化が進んでいる。
一方、”この半導体基板上の表面絶縁膜あるいは眉間絶
縁膜において浮遊容量の低減化あるいは電極配線相互の
電気的絶縁を確保する上で、このコンタクト用開口が穿
設される絶縁膜の厚さtは、任意に小とすることはでき
ずに所要の厚さに保持される必要がある。したがって絶
縁膜のコンタクト用開口の微細化、すなわち開口径φの
縮小化に伴ってコンタクト用開口のアスペクト比t/φ
は、例えば0.5以上の大きな値になってきている。
縁膜において浮遊容量の低減化あるいは電極配線相互の
電気的絶縁を確保する上で、このコンタクト用開口が穿
設される絶縁膜の厚さtは、任意に小とすることはでき
ずに所要の厚さに保持される必要がある。したがって絶
縁膜のコンタクト用開口の微細化、すなわち開口径φの
縮小化に伴ってコンタクト用開口のアスペクト比t/φ
は、例えば0.5以上の大きな値になってきている。
一方電極配線としては、Al電穫配線が広く用いられて
いて通常のこの種Alは蒸着法あるいはスパッタ法によ
って形成するものであるが、通常のこのような方法では
、いわゆる射影効果によって高アスペクト比の微細開口
内にAlを埋込むことが困難である。
いて通常のこの種Alは蒸着法あるいはスパッタ法によ
って形成するものであるが、通常のこのような方法では
、いわゆる射影効果によって高アスペクト比の微細開口
内にAlを埋込むことが困難である。
これに比し、例えば特開昭62−102540号に開示
されているように、バイアススパック法によれば、アル
ゴンイオンのili 9Hにより^iの平坦化がなされ
、Alの微細開口への埋込みが可能となる。
されているように、バイアススパック法によれば、アル
ゴンイオンのili 9Hにより^iの平坦化がなされ
、Alの微細開口への埋込みが可能となる。
第3図は、例えばシリコン半導体基板(1)上に形成し
た例えばSiO□表面絶縁膜(2)に穿設された高アス
ペクト比のコンタクト用微細開口(3)を通じて基板(
])にl電極配線を形成する態様を模式的に示したもの
で、ANをバイアススパッタする場合基板(1)側は種
々の方法によって冷却されるようにしているにも拘わら
ず、Arイオンの叩きつけによって、デポジットされた
A IN(4)が加熱溶解され、熱的マイグレーシラン
及び、lの表面張力によって実際には第3図Aに矢印を
もって示すように、開口(3)上に覆いかぶさるように
オーバーハングし、更にデポジットを進行させると、!
&柊的には第3図Bに示すように、このオーバーハング
が開口(3)の周縁から延びて来て開口(3)が埋込ま
れという形態により、その結果開口(3)の中心部上に
空洞等のいわゆる°す°゛の発生が生じる場合があり、
爾後の製造過程で、例えばこれの上に積層形成した眉間
絶縁層、電極配線等が沈降し、断線短絡などの事故を発
生させるなど信頼性を低下させる。
た例えばSiO□表面絶縁膜(2)に穿設された高アス
ペクト比のコンタクト用微細開口(3)を通じて基板(
])にl電極配線を形成する態様を模式的に示したもの
で、ANをバイアススパッタする場合基板(1)側は種
々の方法によって冷却されるようにしているにも拘わら
ず、Arイオンの叩きつけによって、デポジットされた
A IN(4)が加熱溶解され、熱的マイグレーシラン
及び、lの表面張力によって実際には第3図Aに矢印を
もって示すように、開口(3)上に覆いかぶさるように
オーバーハングし、更にデポジットを進行させると、!
&柊的には第3図Bに示すように、このオーバーハング
が開口(3)の周縁から延びて来て開口(3)が埋込ま
れという形態により、その結果開口(3)の中心部上に
空洞等のいわゆる°す°゛の発生が生じる場合があり、
爾後の製造過程で、例えばこれの上に積層形成した眉間
絶縁層、電極配線等が沈降し、断線短絡などの事故を発
生させるなど信頼性を低下させる。
このような不都合を回避するためにAIV、に高融点の
W(タングステン)を用いるなどの方法も採られるが、
このWはSiOxとのなじみが悪(Siとの反応も生じ
るなどその剥脱や、例えば基板(1)へのコンタクト部
が浅い接合部である場合Siとの反応によるつき抜けな
どの課題もある。
W(タングステン)を用いるなどの方法も採られるが、
このWはSiOxとのなじみが悪(Siとの反応も生じ
るなどその剥脱や、例えば基板(1)へのコンタクト部
が浅い接合部である場合Siとの反応によるつき抜けな
どの課題もある。
本発明は、A2またはその合金によって電極配線の形成
を、上述した“ず”の発生を招来することなく、高い信
転性をもって形成することのできる電極配線の形成方法
を提供する。
を、上述した“ず”の発生を招来することなく、高い信
転性をもって形成することのできる電極配線の形成方法
を提供する。
本発明は、第1図に示すように基板(1)を配置する基
板配置部(11)即ち基板ホルダーと、A2ゲッタ一部
(12)とを有し、Alバイアススパッタを行うスパッ
タ容器(13)内に、冷却されたArガスを例えば容器
(13)のArガス供給口(14)から送り込む。
板配置部(11)即ち基板ホルダーと、A2ゲッタ一部
(12)とを有し、Alバイアススパッタを行うスパッ
タ容器(13)内に、冷却されたArガスを例えば容器
(13)のArガス供給口(14)から送り込む。
そして、このような冷却されたArの供給下で第2図に
示すように基板(1)上に形成された絶縁膜(2)例え
ば表面wA縁膜あるいは眉間絶縁膜上にその微細開口(
3)内を含んでへ℃スパッタによる八fl’!(4)を
形成し、これによって電極配線の形成を行う。
示すように基板(1)上に形成された絶縁膜(2)例え
ば表面wA縁膜あるいは眉間絶縁膜上にその微細開口(
3)内を含んでへ℃スパッタによる八fl’!(4)を
形成し、これによって電極配線の形成を行う。
上述の本発明方法によれば、冷却された計ガスの供給に
よって効果的に基板(1)上の^2被着部と堆積中のA
tt N (4)の冷却がなされAffiがその融点
以上の例えば900°C程度に加熱することが回避され
ることによって第2図に示すように絶縁膜(2)の微細
開口(3)内に“す”の発生をみることなく各部におい
て一様に緻密均質に、良好に開口(3)内を埋め込むa
l 7!(2)の形成がなされる。
よって効果的に基板(1)上の^2被着部と堆積中のA
tt N (4)の冷却がなされAffiがその融点
以上の例えば900°C程度に加熱することが回避され
ることによって第2図に示すように絶縁膜(2)の微細
開口(3)内に“す”の発生をみることなく各部におい
て一様に緻密均質に、良好に開口(3)内を埋め込むa
l 7!(2)の形成がなされる。
従ってこれに対して所要のパターンのエツチングマスク
を被着して例えばRIB (反応性イオンエツチング
)等によって不要部分をエツチング除去してパターン化
すれば目的とするAI2電極配線をアスペクト比の高い
@縮開口(3)内を埋込んで高い信頼性をもって被着す
ることができる。
を被着して例えばRIB (反応性イオンエツチング
)等によって不要部分をエツチング除去してパターン化
すれば目的とするAI2電極配線をアスペクト比の高い
@縮開口(3)内を埋込んで高い信頼性をもって被着す
ることができる。
第1図に示すように、基板配置部即ち試仮ホールダー(
11)と、これに対向して^!のゲッター材が配置され
たAI!、ゲンタ一部(12)とが収容配置されたスパ
ッタ容器(13)が設けられる。基板配置部(11)は
、例えば冷却水の循環がなされる冷却手段(15)を具
備すると共に高周波が印加されるようにされている、−
大基板(11側と共にターゲット部(12)側において
も高周波の印加がなされ、即ちバイアスパワーとターゲ
ットパワーとによってスパッタリングが行なわれる。
11)と、これに対向して^!のゲッター材が配置され
たAI!、ゲンタ一部(12)とが収容配置されたスパ
ッタ容器(13)が設けられる。基板配置部(11)は
、例えば冷却水の循環がなされる冷却手段(15)を具
備すると共に高周波が印加されるようにされている、−
大基板(11側と共にターゲット部(12)側において
も高周波の印加がなされ、即ちバイアスパワーとターゲ
ットパワーとによってスパッタリングが行なわれる。
そしてこの例においては針供給口(14)から冷却され
たArを送給して上述した高周波印加によってArをプ
ラズマ化してそのプラズマイオンの発生を生じるように
なされる。
たArを送給して上述した高周波印加によってArをプ
ラズマ化してそのプラズマイオンの発生を生じるように
なされる。
なお図示の例では容器(13)に^「供給口(14)が
設けられここから基板配置部(11)に向うように冷却
Arの供給がなされるようにした場合であるが、ある場
合は基板配置部(11)における冷却が手段(15)と
しても^「冷却ガスを送り込んで基板(1)の冷却をも
行い、冷却媒体供給口(14)からも^「の冷却ガスを
送り込んで容器(13)内へのAr供給を1↑うように
することもできる。この場合においてもAr自体の冷却
によって基板(1)の配置部(11)の高岡波RF印加
による加熱を抑制する冷却即ち、基板(1)の冷却と共
にスパッタされたAl堆4nJ! (2)におけるAr
イオンの衝撃によるA2流動化(マイグレーション)が
阻止される効果を生ずるようにすることができる。
設けられここから基板配置部(11)に向うように冷却
Arの供給がなされるようにした場合であるが、ある場
合は基板配置部(11)における冷却が手段(15)と
しても^「冷却ガスを送り込んで基板(1)の冷却をも
行い、冷却媒体供給口(14)からも^「の冷却ガスを
送り込んで容器(13)内へのAr供給を1↑うように
することもできる。この場合においてもAr自体の冷却
によって基板(1)の配置部(11)の高岡波RF印加
による加熱を抑制する冷却即ち、基板(1)の冷却と共
にスパッタされたAl堆4nJ! (2)におけるAr
イオンの衝撃によるA2流動化(マイグレーション)が
阻止される効果を生ずるようにすることができる。
(発明の効果〕
上述の本発明によれば、Arガス自体を冷却するように
したことによって堆積されるAPがそのマイグレーシロ
ン温度以上に加熱されることを効果的に回避できるので
これによって前述したAlのオーバーハングを回避する
ことができる。つまり絶縁Ill (2)の高アスペク
ト比の微細開口(3)内においても有効にA2の充填を
行うことができ、従ってこのA2層がパターン化されて
形成された電極配線、さらにはこれの上に多層配線構造
とする場合においても断線、短絡等の発生を効果的に回
避でき信頼性の高い電極配線を得ることができ、実用に
供してその利益は大である。
したことによって堆積されるAPがそのマイグレーシロ
ン温度以上に加熱されることを効果的に回避できるので
これによって前述したAlのオーバーハングを回避する
ことができる。つまり絶縁Ill (2)の高アスペク
ト比の微細開口(3)内においても有効にA2の充填を
行うことができ、従ってこのA2層がパターン化されて
形成された電極配線、さらにはこれの上に多層配線構造
とする場合においても断線、短絡等の発生を効果的に回
避でき信頼性の高い電極配線を得ることができ、実用に
供してその利益は大である。
第1図は本発明による電極配線の形成方法を実施するス
パッタ装置の一例の路線的構成図、第2図は電極配線の
形成態様を示す断面図、第3図A及びBは従来方法の説
明に供する様式図である。 (+)は基板、(2)は絶縁膜、(3)は微細開口、(
11)は基板配置部、(12)はAlゲッタ一部、(1
3)はスパッタ容器である。
パッタ装置の一例の路線的構成図、第2図は電極配線の
形成態様を示す断面図、第3図A及びBは従来方法の説
明に供する様式図である。 (+)は基板、(2)は絶縁膜、(3)は微細開口、(
11)は基板配置部、(12)はAlゲッタ一部、(1
3)はスパッタ容器である。
Claims (1)
- 基板配置部とAlゲッター部とを有しAlバイアススパ
ッタを行うスパッタ容器内に冷却されたArガスを送り
込んで上記基板上に設けられた絶縁膜に穿設された微細
開口内を含んでAlスパッタによる電極配線を形成する
ことを特徴とする電極配線の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24550688A JPH0291941A (ja) | 1988-09-29 | 1988-09-29 | 電極配線の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24550688A JPH0291941A (ja) | 1988-09-29 | 1988-09-29 | 電極配線の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0291941A true JPH0291941A (ja) | 1990-03-30 |
Family
ID=17134687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24550688A Pending JPH0291941A (ja) | 1988-09-29 | 1988-09-29 | 電極配線の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0291941A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5597458A (en) * | 1995-07-10 | 1997-01-28 | Advanced Micro Devices | Method for producing alloy films using cold sputter deposition process |
JP2011142221A (ja) * | 2010-01-07 | 2011-07-21 | Yamaha Corp | 半導体装置の製造方法 |
-
1988
- 1988-09-29 JP JP24550688A patent/JPH0291941A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5597458A (en) * | 1995-07-10 | 1997-01-28 | Advanced Micro Devices | Method for producing alloy films using cold sputter deposition process |
JP2011142221A (ja) * | 2010-01-07 | 2011-07-21 | Yamaha Corp | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5081064A (en) | Method of forming electrical contact between interconnection layers located at different layer levels | |
US3804738A (en) | Partial planarization of electrically insulative films by resputtering | |
JPH0697660B2 (ja) | 薄膜形成方法 | |
JPH07226393A (ja) | ドライエッチング方法およびドライエッチング装置 | |
JPH088232A (ja) | プラズマ処理方法 | |
JPH0529251A (ja) | 半導体集積回路用配線金属膜の製造方法 | |
JPH0291941A (ja) | 電極配線の形成方法 | |
JP2803304B2 (ja) | 絶縁膜を備えた半導体装置の製造方法 | |
US4418095A (en) | Method of making planarized Josephson junction devices | |
JPH06158299A (ja) | 薄膜形成法及び装置並びに集積回路装置 | |
JPH05206301A (ja) | 金属の埋め込み構造およびその製造方法 | |
JP3289479B2 (ja) | 高融点金属層のcvd方法および半導体装置の製造方法 | |
JP2550027B2 (ja) | Ic素子における微細布線方法 | |
JP2819774B2 (ja) | 絶縁膜の形成方法 | |
JP2514250B2 (ja) | 半導体装置の製造方法 | |
JP3409569B2 (ja) | はんだボールバンプの形成方法 | |
JP3331834B2 (ja) | はんだボールバンプの形成方法 | |
JPH01107557A (ja) | 配線の形成方法 | |
JPH02220435A (ja) | ドライエッチング装置 | |
JPH06177255A (ja) | 半導体集積回路装置の製造方法 | |
JPH04106923A (ja) | バイアスecr―cvd法による埋め込み方法 | |
JPH0590203A (ja) | 半導体装置の製造方法 | |
JPH06275617A (ja) | 耐酸化性銅薄膜とその製法、並びにそれを用いた半導体装置 | |
JPH0334430A (ja) | 半導体装置の製造方法 | |
JPH07142412A (ja) | 半導体装置における金属薄膜形成方法 |