JPH0280112A - ロールミルにおけるビレット間の時間的間隔制御系 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はビレットあるいはブロック間の時間的間隔の制
御を必要とするロールミルあるいは同様の設備における
このような制御を行うシステムに関する。

本システムはビレット間の予め設定した時間的間隔指示
と実際の時間的間隔指示とを観測することによってビレ
ットを第１スタンド１に導入すべき時点を指示する信号
より成る。本システムの要点は電流コンパレーター／ア
ナライザー回路にある。

〔従来の技術］ 現在の技術水準においては、ビレット間の時間間隔の制
御は特に行なわれない。即ちこの時間間隔はビレット再
加熱炉１５に続く運転司令室１４においてビレットをと
り出すオペレーターの経験と観測に係っている（第１図
参照）。

第１スタンドそのものが運転司令室にいるオペレーター
の視界を妨げ、オペレーターはビレットの尾端を見るこ
とがで診ないので、これを助けるために鏡が設けられて
いる。この鏡はオペレータが第１と第２スタンドとの間
に基準点を勝手に決めなければならないので効果的では
ないが、ビレット尾端がこの基準点に達した時新しいビ
レットを第１スタンドに送り込んでいる。しかしながら
、この基準点はロールミルの速度によっても、又オペレ
ーターの如何によっても異なる。即ちオペレーターがど
の時点で新しいビレットを導入すべきか、あるいは実際
の時間的間隔のフィードバックについて正しい情報を持
っていないからである。この様に２つの要因による制約
が生じ、従って生産性の低下を招く。

〔発明が解決しようとする課題〕

以上のばらつき及び制約を最小にし、生産性の向上をは
かるため、本発明の目的はビレット間の時間的間隔の制
御を可能ならしめる制御システムを開発するにある。

本発明のシステムは本来２つのストランドより成るロー
ルミルに適用されるものとして考えられたが、ロールミ
ルのストランド数が如何なる場合にも用い得る。

（課題を解決するための手段及び実施例〕現在の技術水
準と比較して、本発明の主要な長所は次の通りである。

即ち ビレット間の間隔の短縮による生産性の向上。

圧延すべきビレット間の効果的制御、及び圧延すべき材
料の機械的性質の差及び或いはその他の生産上の問題の
差のような観測の差に基づくビレット間隔制御の柔軟性
。

以下本発明の詳細について記載する。第２図及び第３図
はロールミルにおけるビレット間間隔制御システムを示
すブロック線図である。第２刀から分る通り駆動モータ
ー２は直流コンバータ電源３から■１なる電流を必要と
する。

モーター軸上の負荷の変化は直流電流１１の変化、従っ
て供給交流電流Ｉ２の変化をもたらし、この交流電流は
変流器４によって低下されて電流■３となる。電流信号
Ｉ３は電子整流器５によって平均化されて整流信号■４
を生じ、この信号は演算増幅器６によって増幅されて増
幅信号Ｉ５を与える。電流コンパレーター／アナライザ
ー回路７はこの増幅電流信号Ｉ５を読み取り、これを記
憶し、後にこれを新しい読みとり値と比較する。この様
にして、あらかじめセットした秒時間、モーターの電流
が少しでも記憶値以上になると、システムは直ちにビレ
ットがロールミルの第１スタンド１に入ったことを感知
する（第１図参照）。従って電流が記憶値を越える時は
常にサイクルがくり返されることになる。一方、電流コ
ンパレーター／アナライザー回路７はビレットが第１ス
タンド１の１つのストランドから出て行くことに対応し
て電流の減少も感じる。同様に、あらかじめセットした
秒時後に、この回路は直ちに後の比較のためにこの時の
電流値を記憶する。この回路のアウトプット接点５２の
位置は比較の後に定められる。電流値が少しでも増加す
るとアウトプット接点５２は開いたままで、この時の意
味はビレットが第１スタンド１に入ったかあるいは外部
リセット５１にあるかである。アウトプット接点は電流
値が減少している時は閉じたままであり、これはビレッ
トが第１スタンド１から出ることを示すものである。ス
トランド選択器回路８は、ビレットが各ストランドを出
ること及び外部引渡しに対応してタイマー回路９．１０
における時刻の計測開始を照合する。

ストランド選択器回路８は手動あるいは自動で操作でき
る。

タイマー９及び１０はビレットの希望する時間間隔及び
クロノメーター１２及び１３によって与えられるフィー
ドバックに応じてあらかじめセットしておく（第３図参
照）。クロノメーター１２及び１３は運転司令室１４に
設けられ、実際の間隔を測定する。あらかじめセットし
たビレットの時間間隔が経過すると、信号装置が働き、
これによって、オペレーターはロールミルに新しいビレ
ットを供給すべき事を知る。

プログラム論理制御装置（ＰＬＣ）１１　（第３．４図
参照）は各スタンド夫々のり四ツメ−ター１２．１３を
選択して可能化し、これによってビレット間の実際の即
ち真の時間的間隔のカウントを開始させる。これはセン
サー（ホットメタル検出器：ＨＭＤ）２１．２２２４及
び２５（第１図参照）からの信号２１Ｓ、２２５、２４
５及び２５５を受ける。これ等のセンサーのうちの２つ
（２１，２２）は第１スタンド１の後に位置し、他の２
つ（２４，２５）は第４スタンド１６の後に位置する。

センサー２１゜２２の目的はビレットがストランドの一
方又は双方にあるかどうかを示すにある。もしビレ、ン
トがまさに一方のストランドにある場合は、ＰＬＣＩＩ
は２つのクロノメーター１２あるいは１３のうちの１つ
を可能化し、そのストランドにおけるビレット間の真の
時間間隔を示す。

もし双方のストランドにそれぞれ１つのビレットが存在
する場合は、ＰＬＣＩＩは２つのクロノメーター１２及
び１３を可能化し、り四ツメーター１２及び１３はそれ
ぞれ各ストランドにおけるビレット間の真の時間的間隔
を個々に示す。センサー２４あるいは２５の目的は時刻
をゼロにセットし、時間のカウントを開始したり停止し
たりすることである。センサー２４あるいは２５の一方
がビレットを検出しない時は、ＰＬＣＩＩはクロノメー
ター１２及び１３にゼロをセットし時間のカウントを停
止するための指令を送る。

センサー２４カ）２５かの一方が到来ビレットの先端を
検知した時はＰＬＣＩＩはクロノメーター（１２又は、
１３）に対し時間カウントの停止を指令する。

ロールミルにおけるビレット間の時間間隔を制御する設
僅、即ち電流コンパレーター／アナライザー回路７ある
いはモーター電流の感知装置については、以下に第５図
に基いてさらに詳細に記載する。

この感知装置は電流シグナルエ５を増幅するためのイン
プット５０．リセット即ち外部禁止のためのインプット
５１．及びコンバータシステムそのものには何等影響せ
ずにロールミルの第１スタンド１の直流コンバータ電源
からくる情報を使用できるようにする演算増幅器（回路
）３１を備えている。この回路にはフィルターが含まれ
ておるが、この目的は増幅された電流シグナルＩ５を平
坦にして、モーター軸への負荷が軽い場合に本システム
を誤作動させるおそれのあるピーク値を排除することに
ある。

このような電流のピークの生じることは普通であり、全
面的に直流コンバータ電源３の直流電流に依存している
。

ＯＲゲート３２は第１スタンド１からの新しい負荷サン
プルの記憶時点の決定する多数の制御信号を受けると共
に、この出力は記憶回路３３を可能化する。「サンプル
アンドホールドＪ　（ＳＡＭＰＬＥ　ＡＮＤ　ＨＯＬＤ
）回路は電流サンプル値を読みとり、この値を比較の基
礎として用いることができるようその出力をそのまま保
持する。サンプリングの時点はＯＲゲート３２で定めら
れる。レベル・スイッチング検出器回路３４は記憶回路
３３によって出される出力信号を処理する。この信号が
前記の検出器回路３４においてセットされた基準値より
小さくなった時は、該検出器回路３４は信号を無視し、
内部的に切換ねり、モーター軸に負荷がかかつていない
ことを示す既知の制御可能な値にその出力を保持するよ
うにする。該信号がセットされた基準より大きい時は、
該検出器３４は該信号が直接コンパレーター回路３６に
通過するように作動する。比例演算増幅器３５はモータ
ー電流信号に、これを記憶値と比較する前に、１より大
きい係数を乗じる。コンパレーター回路３６は図に示し
たインプットＡとＢをチエツクする。もしインプットＡ
がインプットＢより大きいと、これはモーターの負荷に
損失のあったことを意味する。タイマー回路３７はコン
パレーター３６の出力信号をおくらせ、従って本システ
ムはビレットが第１スタンド１を離れる時の荷重変動に
基づくモーター電流の擾乱を感じない。この事は又ビレ
ットの長さの方向の温度差及び従ってモーターの負荷変
化によって起り得る電流のピークを除去するのに用いら
れる。

ワンショットパルス回路３８は、ビレットの第１スタン
ド１からの離脱に関連する新しい電流値を記憶するため
のサンプリング時期を決定し、次に続くビレットの離脱
の瞬間の信号を知るために、この間におけるＡＮＤゲー
ト４０の出力を禁止する。フリップフロップ３９はパル
ス回路３８からパルスを受け、該パルスがＯＲゲート４
８からの信号でリセットされるまで出力を保持し、この
ようにしてシステムにおいて負荷が正の方向に変更され
るまで出力があるままにしておく。インバーターインプ
ットを備えたＡＮＤゲート４０は、パルス回路３８から
のパルスの巾に等しい期間、出力を禁止する。緩衝増幅
器４１は、ＡＮＤゲート４０からの信号を増幅しリレー
４２を付勢する。リレー４２は電流コンパレーター／ア
ナライザー回路７とストランド選択器システム８とのイ
ンターフェイスをなす。

利得が１より小さい比例増幅器４３の出力信号はコンパ
レーター回路４５に送られる。レベル・スイッチング検
出器回路４４は記憶回路３３に記憶されている信号を処
理する。この記憶された信号が予めセットされた基準値
を越えるときは、該回路はその出力にサンプリングし記
憶した時点での負荷に対応する記憶値を保持する。コン
パレーター回路４５は入力Ａ及びＢを照合する。ＡがＢ
より小さいことはモーター負荷に部分的な増加のあった
ことを意味する。タイマー回路４６はコンパレーター回
路４５からの出力情報をおくうせ、従って本システムは
ビレットが第１スタンド１に入る時の荷重変動によって
生じるモーター電流の擾乱を感じない。又、タイマー回
路４６はビレットの長さの方向の温度の変化、従ってモ
ーターの負荷変化によって起り得る電流のピークをフィ
ルターするのに用いられる。

ワンショットパルス発生回路４７は他のビレットが第１
スタンド１に入る時における電流値の記憶のためのサン
プリング時点を決定する。、ＯＲゲート４８はビレット
が第１スタンド１に入る時は自動釣に出力をリセットす
る。出力接点５２は電流値が減少の傾向にある時は閉じ
たままであって、この時ビレットが第１スタンド１から
出て行くことになる。この出力接点５２は電流値が増加
の傾向にある時は開いたままであり、これはビレットが
第１スタンド１に入るか、あるいは外部リセット５１に
あることを示す。

【図面の簡単な説明】

第１図はロールミルシステムにおいてビレット間の間隔
制御に関する一般的構成要素を説明する図、第２図は本
発明におけるロールミルにおけるビレット間の時間的間
隔制御システムのブロック図、第３図は本発明における
２つのストランドより成るロールミルにおけるビレット
間の実際の時間的間隔制御システムのブロック図、第４
図は第３図における装置１１のブロック図、第５図は本
発明における電流コンパレーター／アナライザー回路の
ブロック図である。 １・・・第１スタンド　　　２・・・駆動モーター３・
・・直流コンバータ電源 ４・・・変流器　　　　　　５・・・整流器７・・・電
流コンパレーター／アナライザー回路８・・・ストラン
ド選択器　９．１０・・・タイマー１１・・・プログラ
ム論理制御装置 １２．１３・・・クロノメーター １４・・・運転司令室 １５・・・ビレット再加熱炉 １６・・・第４スタンド ２１．２２，２４．２５・・・センサー２１Ｓ、２２Ｓ
、２４Ｓ、２５Ｓ・・・信号３１・・・演算増幅器 ３２．４８・・・ＯＲゲート ３３・・・記憶回路 ３４・・・レベル・スイッチング検出器３５・・・比例
演算増幅器　３６・・・コンパレーター３７４６・・・
タイマー ３８．４７・・・ワンショットパルス回路３９・・・フ
リップフロップ ４０・・・ＡＮＤゲート　　４１・・・緩衝増幅器４２
・・・リレー　　　　　４３・・・比例増幅器４４・・
・レベル・スイッチング検出器４５・・・コンパレータ
ー　５０・・・入力５１・・・外部リセット ５２・・・出力インターフェイス 手続補正書（方式） １．ｉバ件の表示 ■成１年特許願第１１５９３９号 ２、発明の名称 ロールミルにおけるビレット間の時間的間隔制御システ
ム ３、補正をする者 １９件との関係　　特許出願人 名称　シデルールジカ　メンデス　フニアエッセアー ４、代理人 住所　東京都千代田区丸の内２丁目６番２号５、補正命
令の日付　　平成１年　８月２９日６、補正の対象 図面（第１図〜第３図、第５図）

Claims (1)

1. 【特許請求の範囲】 １　ロールミルにおいてビレットをロールミルの第１ス
   タンドに供給すべき時点を示す信号設備を備えたビレッ
   ト間の時間的間隔を制御するシステムにおいて、該シス
   テムは 駆動モーター（２）の負荷に基づく電流信号の変化を検
   出し、この変化を電流コンパレーター／アナライザー回
   路（７）に送り、電流信号を読みとり、これを記憶した
   後出口の状態を定める新しい読みと比較する感知器； 上記電流コンパレーター／アナライザー回路（７）に基
   いて各ストランドに対応するタイマー（９又は１０）の
   カウント開始出力を決定するストランド選択器（８）； タイマー（９又は１０）からの情報を受けてロールミル
   の第１スタンド（１）にビレットを導入する時点を指定
   する信号設備（１９）；及びホットメタル検出センサー
   （２１、２２、２４及び２５）からの信号（２１Ｓ、２
   ２Ｓ、２４Ｓ及び２５Ｓ）に基いて指示クロノメーター
   （１２及び１３）を選定し、可能化し各ストランドに対
   応する実際の時間的間隔を示すためのプログラム論理制
   御装置（１１）； より成ることを特徴とするロールミルにおけるビレット
   間の時間的間隔制御システム ２　前記の電流信号の変化を検出する感知機構が駆動モ
   ーター（２）の負荷に基づく電流信号の変化を検出する
   ための変流器（４）、整流器（５）及び演算増幅器（６
   ）より成ることを特徴とする請求項１に記載のビレット
   間の時間的間隔制御システム ３　前記の電流コンパレーター／アナライザー回路（７
   ）が、増幅された電流シグナル（Ｉ＿５）の入力（５０
   ）；リセット或いは外部禁止装置（５１）への入力；電
   流情報の使用を可能ならしめる演算増幅器（３１）；新
   しい電流サンプルの記憶時点の決定に応答しその出力は
   記憶回路（３３）を可能化する多数の制御信号を受ける
   ＯＲゲート（３２）；電流サンプルを保持しその出力は
   変化することなくそのまま比較の基礎とする記憶回路（
   ３３）；出力記憶信号を処理するレベル・スイッチング
   検出器（３４）；記憶値と比較すべきモーター電流の情
   報信号を増大させるための比例演算増幅器（３５）；そ
   のコンパレーターへの入力Ａ及びＢを照合するためのコ
   ンパレーター（３６）；コンパレーター（３６）の出力
   信号をモーター負荷が完全に安定化するに十分な時間お
   くらせるためのタイマー（３７）； 新しい電流値を記憶させるサンプリング時点を定めると
   ともにこの時点におけるＡＮＤゲート（４０）からの信
   号の出るのを禁止するパルス発生器（３８）；パルス発
   生器（３８）からのパルスを受けてからＯＲゲート（４
   ８）からリセットパルスが送られるまでの間その信号を
   保持するフリップフロップ（３９）；パルス発生器（３
   ８）のパルス持続時間に等しい時間その出力を無力にす
   るインバーターインプットを備えたＡＮＤゲート（４０
   ）；リレー（４２）とその接点（５２）とを付勢する電
   力増幅器４１；利得が１より小でその出力信号がコンパ
   レーター（４５）に送られる比例増幅器（４３）；記憶
   回路（３３）からくる記憶された出力信号を処理するレ
   ベル・スイッチング検出器（４４）；入力Ａ及びＢを照
   合するコンパレーター（４５）；コンパレーター（４５
   ）の出力情報をモーターの負荷を完全に安定させるに十
   分な時間おくらせるタイマー（４６）；新しい電流値を
   記憶させるためのサンプリング時点を定めるパルス発生
   器（４７）；及び該パルス発生器（４７）あるいは外部
   リセット（５１）からの出カリセットを許すＯＲゲート
   （４８）より成ることを特徴とする請求項１に記載のビ
   レット間の時間的間隔制御システム ４　前記のプログラム論理制御装置（１１）が、センサ
   ー（２１、２２、３４、２５）からの信号（２１Ｓ、２
   ２Ｓ、２４Ｓ、２５Ｓ）に基いて、クロノメーター（１
   ２、１３）のいずれかを選択し、かつこれによってビレ
   ット間の実際のカウントをなし：センサー（２１、２２
   ）はそれぞれセンサー（２４、２５）より手前に配置さ
   れ：センサー（２１、２２）は１つのビレットがストラ
   ンドのいずれか一方にあるかあるいは双方にあるかどう
   かを示す機能を有し：ビレツトが一方のストランドのみ
   に存在する時は前記のプログラム論理制御装置（１１）
   は２つのクロノメーター（１２及び１３）によって該ス
   トランドにおけるビレット間の時間的間隔を示すように
   働き；ビレットが双方のストランドに存在する時はクロ
   ノメーター（１２及び１３）はそれぞれ各ストランドに
   おけるビレット間の真の時間的間隔を示し；センサー（
   ２４、２５）は時間のカウントをゼロにセットしさらに
   そのカウントをはじめたり止めたりする機能を有し；ビ
   レットがセンサー（２４）あるいは（２５）を通過後は
   プログラム論理制御装置（１１）はクロノメーター（１
   ２あるいは１３）に時間のカウントをゼロにセットしさ
   らにそのカウントをはじめる指令を発し；次のビレット
   がセンサー（２４あるいは２５）を作動する時は装置（
   １１）がクロノメーター（１２あるいは１３）に時間の
   カウントを止める指令を発することを特徴とする請求項
   １に記載の時間的間隔制御システム