JPH0279102A - インタフェースモジュール - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、システムの状態変化を検出しその状態変化に
応じてリアルタイムにシステムの制御を行う産業用コン
トローラ等に利用するインタフェースモジュールに係わ
り、特にシステムの状態変化を確実に検出するインタフ
ェースモジュールに関する。

（従来の技術） 一般に、プロセス計装等の分野では種々の産業用コント
ローラが使用されているが、従来、かかるコントローラ
は第３図に示すような構成を有している。すなわち、こ
の産業用コントローラ／Ｏは、主ＣＰＵモジュール１１
と、このモジュール１．１に対してシステムバス１２を
介して接続されるインタフェースモジュール１３とで構
成され、さらにインタフェースモジュール１３には外部
事象および内部処理データを入出力するために１／Ｏバ
ス１４を介して少なくとも１個以上の１／Ｏモジュール
１５．・・・が接続されている。

前記インタフェースモジュール１３は、主ＣＰＵモジュ
ール１１がＩ／Ｏモジュール１５をアクセスする際に送
出するアクセス要求信号を受けたときホールド要求信号
を出力するホールド要求回路１６と、状態変化検出機能
を持たないＩ／Ｏモジュール１５の状態変化を検出する
ことを１つの目的とし前記ホールド要求回路１６からホ
ールド要求信号Ｓ１を受けるとホールド状態となってホ
ールド状態信号Ｓ２を出力するマイクロプロセッサ１７
と、このマイクロプロセッサ１７のホールド状態信号Ｓ
２からホールド状態に入ったことを条件にゲート開を許
可するバッファ１８と、主ＣＰＵモジュール１１が！／
Ｏモジュール１５をアクセスする際にタイミング等の調
整を行うタイミング回路１９と、一定周期ごとにマイク
ロプロセッサ１７に対して状態変化検出のタイミングを
与えるタイマ回路２０とで構成されている。

従って、以上のような構成の産業用コントローラ／Ｏに
おいては、タイマ回路２０から一定周期ごとに状態変化
検出のタイミングを発生しているが、マイクロプロセッ
サ１７はそのタイミングを受けると割込みによってＩ／
Ｏモジュール１５の状態を取込んで以前の状態と比較し
、Ｉ／Ｏモジュール１５の状態変化の有無をチエツクす
る。ここで、状態変化と判断すれば、マイクロプロセッ
サ１７は割込み信号Ｓ３を発して主ＣＰＵモジュール１
１にその旨を通知する。この主ＣＰＵモジュール１１は
、圧意の時にＩ／Ｏモジュール１５をアクセスするがこ
のアクセス時にはアクセス要求信号を送出してホールド
要求回路１６をアクティブ状態に設定する。そうすると
、ホールド要求回路１６からホールド要求信号Ｓ１がマ
イクロプロセッサ１７に与えられ、ここでマイクロプロ
セッサ１７はホールド状態に入ったことのホールド状態
信号Ｓ２をバッファ１８へ送出してゲート開を許可する
。これにより主ＣＰＵモジュール１１は、バッファ１８
およびタイミング回路１９を介してＩ／Ｏモジュール１
５をアクセスすることができる。

次に、マイクロプロセッサ１７が状態変化検出中に、主
ＣＰＵモジュール１１がＩ／Ｏモジュール１５をアクセ
スしたときの動作について第４図のタイミングチャート
を用いて説明する。今、タイマ回路２０から状態変化検
出のタイミング（タイマ割込み）Ａを発生すると、マイ
クロプロセッサ１７はそのタイミングを受けて状態変化
検出の実行Ｂを開始する。ここで、マイクロプロセッサ
１７はＣ時点でＩ／Ｏモジュール１５の状態変化検出の
実行を行ってロー状態を検出するが、その後、Ｉ／Ｏモ
ジュール１５がハイ状態に変化したとする。その後、主
ＣＰＵモジュール１１から１／Ｏモジユール１５をアク
セスするための要求があると、マイクロプロセッサ１７
はホールド状態となってＤ時点で状態変化検出を中断さ
せられる。そして、図示Ｅ時点において主ＣＰＵモジュ
ール１１からＩ／Ｏモジュール１５のアクセス終了を受
けると、マイクロプロセッサ１７は状態変化検出を継続
実行するが、前述の様に状態変化検出を途中で中断され
ているので、状態変化検出終了Ｆ以前に次の状態変化検
出タイミングＧが来てしまう。そこで、マイクロプロセ
ッサ１７は、Ａ時点の状態変化検出タイミングによる状
態変化検出処理終了Ｆ後、６時点の状態変化検出タイミ
ングによる状態変化検出の実行Ｈを開始する。そして、
１時点においてＩ／Ｏモジュール１５の状態変化検出を
実行するが、このときはロー状態を検出する。

従って、従来のインタフェースモジュールでは、Ｉ／Ｏ
モジュール１５の人力状態がロー状態からハイ状態に変
化したにも拘らず、主ＣＰＵモジュール１１からアクセ
ス要求があるとＩ／Ｏモジュール１５の状態変化検出を
中断しそれだけ実行時間が遅れるので、引き続き次の状
態変化検出タイミングを受けて前の状態変化を検出でき
なくなってしまう。この様な不具合が発生する原因は、
マイクロプロセッサ１７が状態変化検出中に主ＣＰＵモ
ジュール１１がＩ／Ｏモジュール１５をアクセスした結
果、マイクロプロセッサ１７の状態変化検出時間が見か
け上延長され、次の状態変化検出タイミングをオーバし
たためである。すなわち、マイクロプロセッサ１７の状
態変化検出周期ｔ′が状態変化検出タイミング周期ｔよ
りも大きくなった為、本来ならばＩ／Ｏモジュール１５
の状態変化時間ｔ′が最低でもｔと等しければ（ｔ’　
≧ｔ）、Ｋ時点で状態変化を検出できるのであるが、１
時点で状態変化検出を行うために状態変化を逸してしま
う。

（発明が解決しようとする課題） 従って、以上述べたように従来のインタフェースモジュ
ールでは、Ｉ／Ｏモジュール１５の入力状態の継続時間
ｔ′と状態変化検出タイミング周期ｔとを等しくしても
主ＣＰＵモジュール１１からアクセス要求があれば状態
変化を検出できず、しかもＩ／Ｏモジュール１５の入力
状態の継続時間はマイクロプロセッサ１７の状態変化検
出中に発生する主ＣＰＵモジュール１１のＩ／Ｏモジュ
ールｌ５（７）アクセス時間に依存するためにシステム
の設計が極めて困難となる。

本発明は上記従来技術の欠点を除去するためになされた
もので、！／Ｏモジュールの状態変化を確実に検出可能
とし、かつ、Ｉ／Ｏモジュールの入力状態の継続時間が
最低でも状態変化検出タイミング周期と等しければ良い
という条件を満足させることによりシステムの設計を容
品にするインタフェースモジュールを提供することを目
的とする。

［発明の構成］ （課題を解決するための手段） 本発明によるインタフェースモジュールは上記目的を達
成するために、主ＣＰＵモジュールからＩ／Ｏモジュー
ルのアクセス要求を受けてホールド要求信号を出力する
ホールド要求回路と一定周期ごとにＩ／Ｏモジュールの
状態変化を検出するときにホールド要求出力禁止信号を
出力するマイクロプロセッサとの間にマイクロプロセッ
サからホールド要求出力禁止を受けているときホールド
要求を適宜待機させうるホールド制御回路を設置」、ま
たそのホールド制御回路の出力禁止モードまたは許可モ
ードを表示するモード表示部を設けた構成である。

（作用） 従って、本発明ば以上のような手段を講じたごとにより
、マイクロプロセッサがＩ／Ｏモジュールの状態変化検
出を行うとき、ホールド要求出力禁止信号を出力すると
、この信号を受けたホールド制御回路はホールド要求出
力禁止モードとなり、上位の主ＣＰＵモジュールからＩ
／Ｏモジュールのアクセス信号があってもホールド要求
信号を一時禁止することにより、マイクロプロセッサは
Ｉ／Ｏモジュールの状態変化を確実に検出し、マイクロ
プロセッサからホールド出力許可があったときホールド
要求信号をマイクロプロセッサに出力する。また、ホー
ルド制御回路の動作モード状態はモード表示部に表示す
ることにより外部から動作状態を容易に識別できる。

（実施例） 以下、本発明に係わるインタフェースモジュールの一実
施例について第１図を参照して説明する。なお、同図に
おいて第３図と同一部分には同一符号を付してその詳し
い説明は省略する。すなわち、このインタフェースモジ
ュールにおいては、ホールド要求回路１６とマイクロプ
ロセッサ２１との間にホールド制御回路２２が設けられ
ている。

このホールド制御回路２２はホールド要求回路１６の出
力を受けてマイクロプロセッサ２１に対してホールド要
求信号Ｓ１を出力するが、マイクロプロセッサ２１から
出力禁止の制御信号Ｓ４を受けているときには出力禁止
モードとして動作しホールド要求の出力を禁止する。ま
た、このホールド制御回路２２は主ＣＰＵモジュール１
１からの指令Ｓ５を受けてマイクロプロセッサ２１の出
力禁止制御を無効とすることもできる。また、このホー
ルド制御回路２２にはホールド要求出力禁止モードか許
可モードかを表示する表示部２３が設けられている。

次に、以上のように構成されたインタフェースモジュー
ルの動作について第２図を参照して説明する。タイマ回
路２０から一定周期ごと、つまり第２図のＡ時点で状態
変化検出のタイミング信号を受けると、マイクロプロセ
ッサはその信号を認知して８時点でホールド要求出力禁
止信号Ｓ４をボールド制御回路２２へ送出する。ここで
、ホールド制御回路２２は出力禁止モードとなり、その
モード状態がモード表示部２３に表示される。その後、
マイクロプロセッサ２１はＣ時点でＩ／Ｏモジュール１
５の状態変化検出を開始する。

しかして、このマイクロプロセッサ２１が状態変化検出
中に、主ＣＰＵモジュール１１から工／Ｏモジュール１
５をアクセスするためのアクセス信号が例えばＤ時点で
ホールド要求回路１６に送られてくると、ホールド要求
回路１６からホールド要求信号Ｓ１がホールド制御回路
２２に送られるが、このホールド制御回路２２ではホー
ルド要求出力禁止モードとなっているので、ホールド要
求信号をマイクロプロセッサ２１へ送出しナイ。

つまり、主ＣＰＵモジュール１１はアクセスを待たされ
る。マイクロプロセッサ２１がＥ時点で状態変化検出を
終了すると、Ｆ時点でホールド制御回路２２へ出力許可
信号Ｓ４を送出するが、これによってホールド制御回路
２２は出力許可モードとなり、このモード状態がモード
表示部２３に表示される。従って、ホールド制御回路２
２は出力許可信号に基づいてホールド要求信号をマイク
ロプロセッサ２１に送出する。ここで、マイクロプロセ
ッサ２１はバッファ１８をゲート開とする制御を行うの
で、主ＣＰＵモジュール１１はこのとき初めてＩ／Ｏモ
ジュール１５をアクセスできることになる。

従って、マイクロプロセッサ２１による状態変化検出周
期ｔ″は状態変化検出タイミング周期ｔと等しくなり（
ｔ’　−ｔ）　、Ｉ／Ｏモジュール１５の入力状態継続
時間ｔ′が最低でもｔと等しければ（ｔ’　≧ｔ）、Ｉ
／Ｏモジュール１５の状態変化検出が正常に行える。す
なわち、Ｈ時点の直後にＩ／Ｏモジュール１５の入力状
態が変化しても、その入力状態が状態変化検出タイミン
グ周期を以上継続すれば、３時点で状態変化を検出でき
ることになる。

また、従来のインタフェースモジュールとの互換性を維
持するために、ホールド制御回路２２はマイクロプロセ
ッサ２１から出力禁止信号を受けても、主ＣＰＵモジュ
ール１１から緊急等の理由で特定の制御信号Ｓ５を受け
たとき、出力禁止モードを無効とする制御を行うことが
できる。

従って、以上のような実施例の構成によれば、マイクロ
プロセッサ２１がｒ／Ｏモジュール１５の状態変化を検
出するとき、ホールド要求出力禁止信号Ｓ４を出力して
ホールド制御回路２２を出力禁止モードに設定制御する
ので、マイクロプロセッサ２１による状態変化検出中に
主ＣＰＵモジュール１１からのＩ／Ｏモジュールアクセ
スによって中断することがなくなり、Ｉ／Ｏモジュール
１５の入力状態が状態変化検出タイミング周期を以上継
続すれば、そのＩ／Ｏモジュール１５の状態変化を確実
に検出でき、従来のように状態変化を検出し損うことが
なくなる。しかも、主ＣＰＵモジュール１１において緊
急性を有する場合には前記ホールド制御回路２２の出力
禁止モードを解除できるので、主ＣＰＵモジュール１１
についてもそのデータ収集の遅れがそれほど問題になら
ない。また、Ｉ／Ｏモジュール１５の入力状態継続時間
が状態変化検出タイミング周期以上あれば良いという条
件を満足させることにより、システムの設計を容易に行
うことができる。さらに、ホールド制御回路２２の動作
モードがモード表示部２３により表示されるので、外部
からその動作状態を容易に知ることができる。

［発明の効果］ 以上詳記したように本発明によれば、マイクロプロセッ
サにおいてＩ／Ｏモジュールの状態変化を確実に検出で
き、しかもＩ／Ｏモジュールの入力状態の継続時間が最
低でも状態変化検出タイミング周期と等しければ良いと
いう条件を満足させることによりシステムの設計が容易
となるインタフェースモジュールを提供できる。

【図面の簡単な説明】

第１図は本発明に係わるインタフェースモジュールの一
実施例を示す構成図、第２図は第１図の動作を説明する
タイムチャート、第３図は従来のインタフェースモジュ
ールを示す構成図、第４図は第３図の動作を説明するタ
イムチャートである。 ／Ｏ・・・産業用コントローラ、１１・・・主ＣＰＵモ
ジュール、１３・・・インクフエ、−スモジュール、１
５・・・Ｉ／Ｏモジュール、１６・・・ホールド要求回
路、１８・・・バッファ、１９・・・タイミング回路、
２０・・・タイマ回路、２１・・・マイクロプロセッサ
、２２・・・ホールド制御回路、２３・・・モード表示
部。 出願人代理人　　弁理士　鈴江武彦 、／Ｏ Ｃ３１１：！Ｊ −−−−−ｔ’　−−一一一 コ、°Ｓ　２　図 ）、１４図 会　３［ｉ！１

Claims (1)

1. 【特許請求の範囲】 一定周期ごとにマイクロプロセッサが状態変化検出機能
   を持たないＩ／Ｏモジュールの状態変化の有無を調べ、
   状態変化有りの場合には上位の主ＣＰＵモジュールにそ
   の旨を通知し、かつ、その主ＣＰＵモジュールから前記
   Ｉ／Ｏモジュールのアクセス要求を受けたとき、前記マ
   イクロプロセッサは主ＣＰＵモジュールが直接前記Ｉ／
   Ｏモジュールのアクセスを可能にすべくゲート制御を行
   うインタフェースモジュールにおいて、 前記主ＣＰＵモジュールよりＩ／Ｏモジュールのアクセ
   ス要求を受けてホールド要求信号を出力するホールド要
   求回路と、このホールド要求回路からホールド要求信号
   を受けたとき前記Ｉ／Ｏモジュールの状態変化検出中で
   なければ前記ゲート制御を行い、またＩ／Ｏモジュール
   の状態変化を検出する時にホールド要求出力禁止信号を
   出力する前記マイクロプロセッサと、このマイクロプロ
   セッサと前記ホールド要求回路との間に設けられ、前記
   主ＣＰＵモジュールからアクセス要求があっても前記マ
   イクロプロセッサからホールド要求出力禁止信号を受け
   ているとき前記ホールド要求信号の出力を禁止するホー
   ルド制御回路とを備えたことを特徴とするインタフェー
   スモジュール。