CN117149679A - Dma通信装置和dma通信电路 - Google Patents

Dma通信装置和dma通信电路 Download PDF

Info

Publication number
CN117149679A
CN117149679A CN202311108439.1A CN202311108439A CN117149679A CN 117149679 A CN117149679 A CN 117149679A CN 202311108439 A CN202311108439 A CN 202311108439A CN 117149679 A CN117149679 A CN 117149679A
Authority
CN
China
Prior art keywords
gate
signal
communication state
module
dma module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311108439.1A
Other languages
English (en)
Inventor
易鹏程
刘曾发
李陆阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vivo Mobile Communication Co Ltd
Original Assignee
Vivo Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vivo Mobile Communication Co Ltd filed Critical Vivo Mobile Communication Co Ltd
Priority to CN202311108439.1A priority Critical patent/CN117149679A/zh
Publication of CN117149679A publication Critical patent/CN117149679A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Computer And Data Communications (AREA)

Abstract

本申请公开了一种DMA通信装置和DMA通信电路，属于计算机通信技术领域。DMA通信装置包括DMA模块、通信状态判断模块和处理器，通信状态判断模块的输入端与DMA模块的信号输出端连接，通信状态判断模块的输出端与处理器的输入端连接；DMA模块的信号输出端用于输出通信状态信号，通信状态信号用于表征DMA模块的通信状态；通信状态判断模块用于根据通信状态信号判断DMA模块的通信状态是否异常，并向处理器发送指示信号；处理器用于在根据指示信号确定DMA模块的通信状态异常的情况下，对DMA模块的通信状态进行调整，以使DMA模块的通信状态恢复正常。由此可以避免因DMA模块的通信状态异常导致的数据传输失败的问题。

Description

DMA通信装置和DMA通信电路
技术领域
本申请属于计算机通信技术领域，具体涉及一种DMA通信装置和DMA通信电路。
背景技术
在终端设备的电路设计中，通常使用带直接存储器访问(Direct Memory Access，DMA)的互联集成电路(Inter-Integrated Circuit，I2C)总线，在外设和存储器之间或存储器和存储器之间提供高速的数据传输。以外设和存储器之间的数据传输为例，当外设需要读取或写入数据时，可以向DMA模块发送请求，并提供数据的起始地址和传输长度，DMA模块接收到请求后，会向主存储器发送请求，并将数据传输到目的地址。
然而，在实际的应用场景中，可能存在DMA模块异常或设置异常的情况，导致DMA模块的传输状态异常。这样，当DMA模块接收到传输请求时，将无法实现数据传输，导致数据传输失败。
发明内容
本申请实施例的目的是提供一种DMA通信装置和DMA通信电路，能够解决DMA模块的通信状态异常时，无法实现数据传输，导致数据传输失败的问题。
第一方面，本申请实施例提供了一种DMA通信装置，该装置包括直接存储器访问DMA模块、通信状态判断模块和处理器，其中：
所述通信状态判断模块的输入端与所述DMA模块的信号输出端连接，所述通信状态判断模块的输出端与所述处理器的输入端连接；
所述DMA模块的信号输出端用于输出通信状态信号，所述通信状态信号用于表征所述DMA模块的通信状态；
所述通信状态判断模块用于根据所述通信状态信号判断所述DMA模块的通信状态是否异常，并向所述处理器发送指示信号，所述指示信号用于指示所述DMA模块的通信状态是否异常；
所述处理器用于在根据所述指示信号确定所述DMA模块的通信状态异常的情况下，对所述DMA模块的通信状态进行调整，以使所述DMA模块的通信状态恢复正常。
第二方面，本申请实施例提供了一种DMA通信电路，该通信电路包括DMA模块、通信状态判断模块和处理器，其中：
所述通信状态判断模块包括三个输入端和一个输出端，所述三个输入端与所述DMA模块的三个信号输出端连接，所述一个输出端与所述处理器的输入端连接；
所述三个输入端用于输入所述DMA模块的通信状态信号，所述通信状态信号用于表征所述DMA模块的通信状态；
所述一个输出端用于输出指示信号，所述指示信号用于指示所述DMA模块的通信状态是否异常，在所述DMA模块的通信状态异常的情况下，所述指示信号用于所述处理器对所述DMA模块进行重置。
在本申请实施例中，通过增加通信状态判断模块，由通信状态判断模块根据DMA模块的通信状态信号判断DMA模块的通信状态是否异常，并向处理器发送用于指示DMA模块的通信状态是否异常的指示信号，处理器在根据指示信号确定DMA模块的通信状态出现异常时，可以对DMA模块的通信状态进行调整，以使DMA模块的通信状态恢复正常。由此，可以根据DMA模块的通信状态信号及时确定DMA模块的通信状态是否异常，并在异常的情况下，由处理器对DMA模块的通信状态进行调整，从而可以在有数据传输请求时，能够保证数据的正常传输，避免因DMA模块的通信状态异常导致的数据传输失败的问题。
附图说明
图1是根据本申请实施例的DMA通信装置的结构示意图；
图2是根据本申请实施例的通信状态判断模块的结构示意图；
图3是根据本申请实施例的通信异常的处理方法的流程示意图；
图4是根据本申请实施例的DMA通信电路的结构示意图；
图5是根据本申请实施例的通信状态判断模块的结构示意图；
图6是根据本申请实施例的通信状态判断模块的结构示意图；
图7是根据本申请实施例的电子设备的结构示意图；
图8是根据本申请实施例的电子设备的硬件结构示意图。
具体实施方式
在DMA技术中，DMA控制器作为一个独立的硬件模块，负责控制数据传输。当外设需要读取或写入数据时，外设会向DMA控制器(或DMA模块)发送请求，并提供数据的起始地址和传输长度。DMA控制器接收到请求后，会向主存储器发送请求，并将数据传输到目的地址。由于在数据的传输过程中，无须CPU的干预，因此，DMA技术可以提高数据传输的速度和效率，减轻CPU的负担，提高系统性能。
在实际使用过程中，可能存在模块异常(例如DMA状态寄存器值异常跳变)或者设置异常(例如DMA模块由于低功耗需求关闭DMA域电源，再开启时状态寄存器值改变)的问题，导致DMA模块的传输状态异常(例如没有DMA传输请求，传输状态寄存器却显示传输完成)。在DMA模块传输异常的情况下，当外设有传输请求时，将会导致传输失败。比如，当外设通过I2C请求DMA模块传输数据时，在没有传输完成的情况下，传输状态寄存器异常显示传输完成，此时，DMA模块会认为已传输完成，不会再向I2C的先入先出(First Input FirstOutput，FIFO)队列传输数据，而I2C FIFO为空，即在没有数据的情况下，将会一直在等待DMA模块传数据，直到I2C超时，通信失败或者卡死，进而导致模块功能异常。
本申请实施例提供一种DMA通信装置和DMA通信电路，通过增加通信状态判断模块，由通信状态判断模块根据DMA模块的通信状态信号判断DMA模块的通信状态是否异常，并向处理器发送用于指示DMA模块的通信状态是否异常的指示信号，处理器在根据指示信号确定DMA模块的通信状态出现异常时，可以对DMA模块的通信状态进行调整，以使DMA模块的通信状态恢复正常。由此，可以根据DMA模块的通信状态信号及时确定DMA模块的通信状态是否异常，并在异常的情况下，由处理器对DMA模块的通信状态进行调整，从而可以在有数据传输请求时，能够保证数据的正常传输，避免因DMA模块的通信状态异常导致的数据传输失败的问题。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
下面结合附图，通过具体的实施例及其应用场景对本申请实施例提供的DMA通信装置和DMA通信电路进行详细地说明。
如图1所示，本申请实施例提供一种DMA通信装置10。图1所示的DMA通信装置10包括DMA模块101、通信状态判断模块102和处理器103，通信状态判断模块102的输入端与DMA模块101的信号输出端连接，通信状态判断模块102的输出端与处理器103的输入端连接。
本申请实施例中，DMA模块101的信号输出端用于输出通信状态信号，该通信状态信号可以表征DMA模块101的通信状态。通信状态判断模块102用于根据DMA模块101的通信状态信号判断DMA模块101的通信状态是否异常，并根据判断结果向处理器103发送用于指示DMA模块101的通信状态是否异常的指示信号。处理器103用于在根据指示信号确定DMA模块101的通信状态异常的情况下，对DMA模块101的通信状态进行调整(或重置)，以使DMA模块101的通信状态恢复正常。
图1所示的DMA通信装置，通过增加通信状态判断模块，由通信状态判断模块根据DMA模块的通信状态信号判断DMA模块的通信状态是否异常，并向处理器发送用于指示DMA模块的通信状态是否异常的指示信号，处理器在根据指示信号确定DMA模块的通信状态出现异常时，可以对DMA模块的通信状态进行调整，以使DMA模块的通信状态恢复正常。由此，可以根据DMA模块的通信状态信号及时确定DMA模块的通信状态是否异常，并在异常的情况下，由处理器对DMA模块的通信状态进行调整，从而可以在有数据传输请求时，能够保证数据的正常传输，避免因DMA模块的通信状态异常导致的数据传输失败的问题。
本申请实施例中，DMA模块的通信状态信号可以包括多个信号。可选地，该通信状态信号可以包括请求信号、计数信号和状态指示信号。请求信号用于指示DMA模块是否接收到数据传输请求。计数信号用于指示剩余的待传输数据字节数是否为0。状态指示信号用于指示DMA模块是否完成数据传输。其中，在DMA模块的通信状态信号包括请求信号、计数信号和状态指示信号的情况下，DMA模块的信号输出端可以包括三个信号输出端，第一个信号输出端用于输出请求信号，第二个信号输出端用于输出计数信号，第三个信号输出端用于输出状态指示信号。
在DMA模块的通信状态正常的情况下，上述请求信号、计数信号和状态指示信号之间会满足一定的逻辑关系，即在DMA模块的通信状态正常的情况下，上述请求信号、计数信号和状态指示信号之间的逻辑关系是不矛盾的(即具有合理的逻辑关系，也即不存在逻辑矛盾)。反之，在DMA模块的通信状态异常的情况下，上述请求信号、计数信号和状态指示信号之间的逻辑关系是矛盾的(即具有不合理的逻辑关系，也即存在逻辑矛盾)。这样，通信状态判断模块用于根据通信状态信号判断DMA模块的通信状态是否异常，并向处理器发送指示信号，具体可以是，通信状态判断模块用于判断上述请求信号、计数信号以及状态指示信号之间的逻辑关系是否矛盾，在逻辑关系不矛盾的情况下，可以认为DMA模块的通信状态是正常的，可以向处理器发送第一指示信号，第一指示信号用于指示DMA模块的通信状态正常，在逻辑关系矛盾的情况下，可以认为DMA模块的通信状态是异常的，可以向处理器发送第二指示信号，第二指示信号用于指示DMA模块的通信状态异常。
可选地，作为一个实施例，在DMA模块接收到数据传输请求的情况下，DMA模块的请求信号可以是高电平，在DMA模块没有接收到数据传输请求的情况下，DMA模块的请求信号可以是低电平。在剩余的待传输数据字节数为0的情况下，DMA模块的计数信号为低电平，在剩余的待传输数据字节数不为0的情况下，DMA模块的计数信号为高电平。在数据传输已完成的情况下，DMA模块的状态指示信号为高电平，在数据传输未完成的情况下，DMA模块的状态指示信号为低电平。这样，DMA模块的请求信号、计数信号以及状态指示信号之间的逻辑关系不矛盾，可以是该请求信号、计数信号以及状态指示信号满足第一条件或第二条件的情况下，该逻辑关系不矛盾，DMA模块的请求信号、计数信号以及状态指示信号之间的逻辑关系矛盾，可以是该请求信号、计数信号以及状态指示信号不满足第一条件也不满足第二条件的情况下，该逻辑关系矛盾。其中，第一条件包括请求信号为低电平、计数信号为低电平以及状态指示信号为高电平，表示没有接收到数据传输请求、剩余的待传输数据字节数为0，且数据传输已完成，第二条件包括请求信号为高电平、计数信号为高电平以及状态指示信号为低电平，表示接收到数据传输请求、剩余的待传输数据字节数不为0，且数据传输未完成。
为了便于理解，可以参见以下表1。
表1
表1为DMA模块的请求信号、计数信号以及状态指示信号对应的真值表。其中，A表示请求信号，B表示计数信号，C表示状态指示信号。A、B和C的取值为0表示信号为低电平，取值为1表示信号为高电平。真值表的值为0表示DMA模块的请求信号、计数信号以及状态指示信号之间的逻辑关系矛盾，真值表的值为1表示DMA模块的请求信号、计数信号以及状态指示信号之间的逻辑关系不矛盾。
表1示出了A、B和C的8种取值情况。其中，在A取值为0、B取值为0以及C取值为1的情况下，即在请求信号为低电平、计数信号为低电平以及状态指示信号为高电平的情况下，表示没有接收到数据传输请求、剩余的待传输数据字节数为0，且数据传输已完成，此时请求信号、计数信号和状态指示信号满足第一条件，逻辑关系不矛盾。在A取值为1、B取值为1以及C取值为0的情况下，即在请求信号为高电平、计数信号为高电平以及状态指示信号为低电平的情况下，表示接收到数据传输请求、剩余的待传输数据字节数不为0，且数据传输未完成，此时请求信号、计数信号和状态指示信号满足第二条件，逻辑关系不矛盾。
除去上述两种取值情况外，在A、B和C的取值为000、010、011、100、101或111的情况下，请求信号、计数信号以及状态指示信号之间的逻辑关系是矛盾的。以A、B和C的取值为000、010、101、111为例。在A为0，B为0，C为0的情况下，A和B表示DMA模块没有数据要传输，但是，C表示数据传输未完成，因此，存在逻辑矛盾，对应的真值表的值为0。在A为0，B为1，C为0的情况下，A表示没有数据传输请求，但是，B和C表示有数据传输且传输未完成，因此，存在逻辑矛盾，对应的真值表的值为0。在A为1，B为0，C为1的情况下，A和B表示有数据传输请求且DMA模块还有数据要传输，但C表示传输已完成，因此，存在逻辑矛盾，对应的真值表的值为0。在A为1，B为1，C为1的情况下，A和B表示有数据传输请求且DMA模块还有数据要传输，但是，C表示数据传输已完成，因此，存在逻辑矛盾，对应的真值表的值为0。
基于上述请求信号、计数信号以及状态指示信号之间的逻辑关系，为了实现对DMA模块通信状态是否异常的判断，可选地，在一种实现方式中，通信状态判断模块可以是逻辑电路，具体结构可以如图2所示。
图2所示的通信状态判断模块中包括第一非门21、第二非门22、第三非门23、第一与门24、第二与门25以及或门26。其中，第一非门21的输入端用于输入请求信号，第二非门22的输入端用于输入计数信号，第三非门23的输入端用于输入状态指示信号。第一与门24的输入端用于输入第一非门21的输出信号、第二非门22的输出信号以及状态指示信号。第二与门25的输入端用于输入请求信号、计数信号以及第三非门23的输出信号。或门26的输入端用于输入第一与门24输出的信号以及第二与门25输出的信号，或门26用于输出第一指示信号或第二指示信号。其中，在请求信号、计数信号以及状态指示信号之间的逻辑关系不矛盾的情况下，或门26的输出端用于输出高电平，该高电平即为第一指示信号，用于指示DMA模块的通信状态正常，在请求信号、计数信号以及状态指示信号之间的逻辑关系矛盾的情况下，或门26的输出端用于输出低电平，该低电平即为第二指示信号，用于指示DMA模块的通信状态异常。
需要说明的是，在其他可能的实现方式中，通信状态判断模块也可以是其他结构。比如，可以将图2所示的通信状态判断模块中的或门16替换为或非门，此时，或非门输出的第一指示信号为低电平，第二指示信号为高电平。这里不再对其他可能的结构进行一一举例说明。通过将通信状态判断模块设计为逻辑电路的方式来判断请求信号、计数信号以及状态指示信号之间的逻辑关系，相较于其他方式而言，响应较快，稳定可靠。
本申请实施例中，通信状态判断模块在判断DMA模块的通信状态是否异常后，会向处理器发送用于指示DMA模块的通信状态是否异常指示信号。处理器可以是CPU。处理器在接收到指示信号后，可以根据指示信号确定DMA模块的通信状态是否异常。比如，若指示信号为上述第一指示信号，则可以确定DMA模块的通信状态正常，若指示信号为上述第二指示信号，则可以确定DMA模块的通信状态异常。
处理器在确定DMA模块的通信状态异常的情况下，可以对DMA模块的通信状态进行调整(或重置)，以使DMA模块的通信状态恢复正常。处理器在对DMA模块的通信状态进行调整时，可选地，可以是对DMA模块的通信状态信号进行调整。
可选地，在DMA模块的通信状态信号包括请求信号、计数信号和状态指示信号的情况下，处理器对DMA模块的通信状态进行调整，可以包括以下至少一项：
重置计数信号；
重置状态指示信号。
比如，若请求信号为高电平、计数信号为低电平、状态指示信号为低电平，表示有数据传输请求，剩余的待传输数据字节数为0，数据传输未完成，存在逻辑矛盾，此时，由于有数据传输请求，因此可以将计数信号重置为高电平。再比如，若请求信号为低电平、计数信号为高电平、状态指示信号为低电平，表示没有数据传输请求，剩余的待传输数据字节数不为0，数据传输未完成，存在逻辑矛盾，此时，由于没有数据传输请求，因此可以将计数信号重置为低电平，将状态指示信号重置为高电平。
基于本申请实施例提供的DMA通信装置，通过在DMA通信装置中增加通信状态判断模块，由通信状态判断模块根据DMA模块的通信状态信号判断DMA模块的通信状态是否异常，并向处理器发送用于指示DMA模块的通信状态是否异常的指示信号，处理器在根据指示信号确定DMA模块的通信状态出现异常时，可以对DMA模块的通信状态进行调整，以使DMA模块的通信状态恢复正常。由此，可以根据DMA模块的通信状态信号及时确定DMA模块的通信状态是否异常，并在异常的情况下，由处理器对DMA模块的通信状态进行调整，从而可以在有数据传输请求时，能够保证数据的正常传输，避免因DMA模块的通信状态异常导致的数据传输失败的问题。
需要说明的是，本申请实施例中的DMA通信装置可以是电子设备，也可以是电子设备中的部件，例如集成电路或芯片。该电子设备可以是终端，也可以为除终端之外的其他设备。示例性的，电子设备可以为手机、平板电脑、笔记本电脑、掌上电脑、车载电子设备、移动上网装置(Mobile Internet Device，MID)、增强现实(augmented reality，AR)/虚拟现实(virtual reality，VR)设备、机器人、可穿戴设备、超级移动个人计算机(ultra-mobilepersonal computer，UMPC)、上网本或者个人数字助理(personal digital assistant，PDA)等，还可以为服务器、网络附属存储器(Network Attached Storage，NAS)、个人计算机(personal computer，PC)、电视机(television，TV)、柜员机或者自助机等，本申请实施例不作具体限定。
可选地，本申请实施例中的DMA通信装置可以为具有操作系统的装置。该操作系统可以为安卓(Android)操作系统，可以为ios操作系统，还可以为其他可能的操作系统，本申请实施例不作具体限定。
在本申请实施例提供的DMA通信装置的基础上，本申请实施例还提供一种基于该DMA通信装置的通信异常的处理方法。在更为具体的一种实现方式中，该异常处理方法可以如图3所示。图3是根据本申请实施例的通信异常的处理方法的流程示意图，可以包括以下步骤。
S301：DMA模块接收I2C发送的数据传输请求。
S302：DMA模块工作并进行通信设置。
这里的通信设置可以是使能DMA时钟，DMA通道，源地址、目标地址、传输数据量等。
S303：DMA模块将请求信号、计数信号和状态指示信号发送给通信状态判断模块。
DMA模块的请求信号、计数信号和状态指示信号可以表征DMA模块的通信状态。请求信号用于指示DMA模块是否接收到数据传输请求，计数信号用于指示剩余的待传输数据字节数是否为0，状态指示信号用于指示DMA模块是否完成数据传输。
S304：通信状态判断模块判断请求信号、计数信号和状态指示信号之间的逻辑关系是否矛盾。
在DMA模块的通信状态正常的情况下，DMA模块的请求信号、计数信号和状态指示信号之间的逻辑关系是合理的、不矛盾的，在DMA模块的通信状态异常的情况下，DMA模块的请求信号、计数信号和状态指示信号之间的逻辑关系是不合理的、矛盾的。因此，这里可以通过判断DMA模块的请求信号、计数信号和状态指示信号之间的逻辑关系是否矛盾确定DMA模块的通信状态是否异常，进而向处理器发送相应的指示信号。
S305：通信状态判断模块向处理器发送指示信号。
在确定请求信号、计数信号和状态指示信号之间的逻辑关系不矛盾的情况下，可以向处理器发送第一指示信号，反之，在确定请求信号、计数信号和状态指示信号之间的逻辑关系不矛盾的情况下，可以向处理器发送第二指示信号。第一指示信号用于指示DMA模块的通信状态正常，第一指示信号用于指示DMA模块的通信状态异常。
S306：处理器根据指示信号确定DMA模块的通信状态是否异常。
在指示信号为第一指示信号的情况下，处理器可以确定DMA模块的通信状态正常，在指示信号为第二指示信号的情况下，处理器可以确定DMA模块的通信状态异常。
S307：处理器在确定DMA模块的通信状态异常的情况下，对DMA模块的通信状态进行调整。
这里的调整比如可以是重置计数信号和/或状态指示信号。
S308：DMA模块的通信状态恢复正常并进行正常的数据传输。
由于DMA模块的通信状态正常，因此可以使得I2C的工作正常，直至完成数据传输。
上述S301至S308的具体实现方式可以参见图1所示实施例中的相应内容，这里不再详细说明。
基于本申请实施例提供的通信异常的处理方法，通过接收通信状态判断模块发送的指示信号，可以根据该指示信号及时确定DMA模块的通信状态是否异常，并在异常的情况下，对DMA模块的通信状态进行调整，从而可以在有数据传输请求时，能够保证数据的正常传输，避免因DMA模块的通信状态异常导致的数据传输失败的问题。
图4是根据本申请实施例的DMA通信电路的结构示意图。
如图4所示，本申请实施例提供的DMA通信电路可以包括DMA模块41、通信状态判断模块42和处理器43。DMA模块41包括三个信号输出端，分别表示为411、412和413。通信状态判断模块42包括三个输入端和一个输出端，三个输入端分别表示为421、422和423，一个输出端表示为424。处理器43包括一个输入端，表示为431。其中，通信状态判断模块42的三个输入端与DMA模块41的三个信号输出端连接，通信状态判断模块42的一个输出端与处理器43的输入端连接，即输入端421与信号输出端411连接，输入端422与信号输出端412连接，输入端423与信号输出端413连接，输出端424与处理器43的输入端431连接。
通信状态判断模块42的三个输入端用于输入DMA模块的通信状态信号，通信状态信号用于表征DMA模块的通信状态。可选地，DMA模块41的通信状态信号可以包括请求信号、计数信号以及状态指示信号，这三个信号可以分别由DMA模块41的三个信号输出端411、412和413输出，并通过通信状态判断模块42的三个输入端421、422和423输入通信状态判断模块42。其中，DMA模块41的请求信号用于指示DMA模块是否接收到数据传输请求，计数信号用于指示剩余的待传输数据字节数是否为0，状态指示信号用于指示DMA模块是否完成数据传输。可选地，在DMA模块接收到数据传输请求的情况下，DMA模块的请求信号可以是高电平，在DMA模块没有接收到数据传输请求的情况下，DMA模块的请求信号可以是低电平。在剩余的待传输数据字节数为0的情况下，DMA模块的计数信号为低电平，在剩余的待传输数据字节数不为0的情况下，DMA模块的计数信号为高电平。在数据传输已完成的情况下，DMA模块的状态指示信号为高电平，在数据传输未完成的情况下，DMA模块的状态指示信号为低电平。
通信状态判断模块42的一个输出端424用于输出指示信号，指示信号用于指示DMA模块41的通信状态是否异常，在DMA模块41的通信状态异常的情况下，指示信号用于处理器43对DMA模块41进行重置，以使DMA模块的通信状态恢复正常。可选地，指示信号可以是第一指示信号或第二指示信号，第一指示信号用于指示DMA模块41的通信状态正常，第二指示信号用于指示DMA模块41的通信状态异常。其中，可选地，第一指示信号可以是高电平，第二指示信号是低电平，或者，也可以是第一指示信号是低电平，第二指示信号是高电平。
这样，通过增加通信状态判断模块，可以在DMA模块的通信状态出现异常时，由处理器及时对DMA模块进行重置以使通信状态恢复正常，从而可以在有数据传输请求时，能够保证数据的正常传输，避免因DMA模块的通信状态异常导致的数据传输失败的问题。
可选地，在一种实现方式中，通信状态判断模块可以包括逻辑门电路，该逻辑门电路用于对DMA模块的通信状态信号进行逻辑判断，并根据判断结果输出用于指示DMA模块的通信状态是否异常的指示信号。其中，在判断结果为DMA模块的通信状态信号不存在逻辑矛盾的情况下，逻辑门电路用于输出第一指示信号，第一指示信号用于指示DMA模块的通信状态正常，在判断结果为DMA模块的通信状态信号存在逻辑矛盾的情况下，逻辑门电路用于输出第二指示信号，第二指示信号用于指示DMA模块的通信状态异常。其中，第一指示信号为高电平，第二指示信号为低电平，或者，也可以是第一指示信号为低电平，第二指示信号为高电平。
DMA模块的通信状态信号包括请求信号、计数信号以及状态指示信号，逻辑门电路在进行逻辑判断时，可以是判断请求信号、计数信号以及状态指示信号之间是否存在逻辑矛盾。具体地，可以判断请求信号、计数信号以及状态指示信号是否满足第一条件或第二条件，第一条件包括请求信号为低电平、计数信号为低电平以及状态指示信号为高电平，第二条件包括请求信号为高电平、计数信号为高电平以及状态指示信号为低电平。若满足第一条件或第二条件，则可以确定不存在逻辑矛盾，若不满足第一条件也不满足第二条件，则可以确定存在逻辑矛盾，具体可以参见图1所示实施例中的相应内容，这里不再重复说明。
通过将通信状态判断模块设计为逻辑门电路的方式来判断DMA模块的通信状态信号(即请求信号、计数信号以及状态指示信号)之间的逻辑关系，相较于其他方式而言，响应较快，稳定可靠。
为了实现对通信状态信号的逻辑判断，可选地，在一种实现方式中，逻辑门电路可以如图5所示。图5所示的逻辑门电路包括第一非门51、第二非门52、第三非门53、第一与门54、第二与门55以及或门56，这些门电路的连接方式如下：
第一非门51的输入端以及第二与门55的第一输入端为通信状态判断模块42的第一个输入端421，第一非门51的输出端与第一与门54的第一输入端连接；
第二非门52的输入端以及第二与门55的第二输入端为通信状态判断模块42的第二个输入端422，第二非门52的输出端与第一与门54的第二输入端连接；
第三非门53的输入端以及第一与门54的第三输入端为通信状态判断模块42的第三个输入端423；第三非门53的输出端与第二与门55的第三输入端连接；
第一与门54的输出端以及第二与门55的输出端与或门56的两个输入端连接，或门56的输出端为通信状态判断模块42的输出端424，或门56的输出端用于输出指示DMA模块是否存在通信异常的指示信号，具体地，在通信状态信号不存在逻辑矛盾的情况下，或门56的输出端输出高电平，该高电平即为第一指示信号，在通信状态信号存在逻辑矛盾的情况下，或门56的输出端输出低电平，该低电平即为第二指示信号。
可选地，在另一种实现方式中，还可以将图5所示的逻辑门电路中的或门替换为或非门，此时的逻辑门电路可以如图6所示。图6所示的逻辑门电路包括第一非门61、第二非门62、第三非门63、第一与门64、第二与门65以及或非门66，这些门电路的连接方式如下：
第一非门61的输入端以及第二与门65的第一输入端为通信状态判断模块42的第一个输入端421，第一非门61的输出端与第一与门64的第一输入端连接；
第二非门62的输入端以及第二与门65的第二输入端为通信状态判断模块42的第二个输入端422，第二非门62的输出端与第一与门64的第二输入端连接；
第三非门63的输入端以及第一与门64的第三输入端为通信状态判断模块42的第三个输入端423；第三非门63的输出端与第二与门65的第三输入端连接；
第一与门64的输出端以及第二与门65的输出端与或非门66的两个输入端连接，或非门66的输出端为通信状态判断模块42的输出端424，或非门66的输出端用于输出指示DMA模块是否存在通信异常的指示信号，具体地，在通信状态信号不存在逻辑矛盾的情况下，或非门66的输出端输出低电平，该低电平即为第一指示信号，在通信状态信号存在逻辑矛盾的情况下，或非门66的输出端输出高电平，该高电平即为第二指示信号。
应理解，在其他可能的实现方式中，逻辑门电路还可以是其他结构，只要可以实现对DMA模块的通信状态信号的逻辑判断即可，这里对逻辑门电路的具体电路结构不做具体限定。
基于本申请实施例提供的DMA通信电路，通过增加通信状态判断模块，通信状态判断模块的三个输入端与DMA模块的三个信号输出端连接，用于输入DMA模块的通信状态信号，通信状态判断模块的输出端与处理器的输入端连接，用于向处理器输出用于指示DMA模块的通信状态是否异常的指示信号，并在DMA模块的通信状态异常的情况下，指示处理器对DMA模块进行重置。由此，可以在DMA模块的通信状态异常时，能够对DMA模块的通信状态进行及时调整，从而在有数据传输请求时，能够保证数据的正常传输，避免因DMA模块的通信状态异常导致的数据传输失败的问题。
可选地，在一种可能的实现方式中，DMA模块还可以将其通信状态信号直接输出给处理器，由处理器通过软件的方式确定DMA模块的通信状态是否正常。比如，DMA模块可以其请求信号、计数信号和状态指示信号输出给处理器，处理器可以将这三个信号转换为数字信号，并通过预先编写的代码确定这三个信号之间的逻辑关系是否矛盾，进而确定DMA模块的通信状态是否异常，并在确定DMA模块的通信状态异常的情况下，对DMA模块的通信状态进行调整，以使DMA模块的通信状态恢复正常，由此，也可以避免因DMA模块的通信状态异常导致的数据传输失败的问题。
可选地，如图7所示，本申请实施例还提供一种电子设备700，包括处理器701和存储器702，存储器702上存储有可在所述处理器701上运行的程序或指令，该程序或指令被处理器701执行时实现上述通信异常的处理方法实施例的各个步骤，且能达到相同的技术效果，为避免重复，这里不再赘述。
需要说明的是，本申请实施例中的电子设备包括上述所述的移动电子设备和非移动电子设备。
图8为实现本申请实施例的一种电子设备的硬件结构示意图。
该电子设备800包括但不限于：射频单元801、网络模块802、音频输出单元803、输入单元804、传感器805、显示单元806、用户输入单元807、接口单元808、存储器809、以及处理器810等部件。
本领域技术人员可以理解，电子设备800还可以包括给各个部件供电的电源(比如电池)，电源可以通过电源管理系统与处理器810逻辑相连，从而通过电源管理系统实现管理充电、放电、以及功耗管理等功能。图8中示出的电子设备结构并不构成对电子设备的限定，电子设备可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置，在此不再赘述。
其中，处理器810，用于接收通信状态判断模块发送的指示信号，所述指示信号用于指示DMA模块的通信状态是否异常；在根据所述指示信号确定所述DMA模块的通信状态异常的情况下，对所述DMA模块的通信状态进行调整，以使所述DMA模块的通信状态恢复正常。
这样，通过接收通信状态判断模块发送的指示信号，可以根据该指示信号及时确定DMA模块的通信状态是否异常，并在异常的情况下，对DMA模块的通信状态进行调整，从而可以在有数据传输请求时，能够保证数据的正常传输，避免因DMA模块的通信状态异常导致的数据传输失败的问题。
可选地，处理器810，还用于以下至少一项：
重置所述DMA模块的计数信号，所述计数信号用于指示剩余的待传输数据字节数是否为0；
重置所述DMA模块的状态指示信号，所述状态指示信号用于指示所述DMA模块是否完成数据传输。
由此，可以实现对DMA模块的通信状态的调整，使得DMA模块的通信状态可以恢复正常，在有数据传输请求时，可以避免因DMA模块的通信状态异常导致的数据传输失败的问题。
应理解的是，本申请实施例中，输入单元804可以包括图形处理器(GraphicsProcessing Unit，GPU)8041和麦克风8042，图形处理器8041对在视频捕获模式或图像捕获模式中由图像捕获装置(如摄像头)获得的静态图片或视频的图像数据进行处理。显示单元806可包括显示面板8061，可以采用液晶显示器、有机发光二极管等形式来配置显示面板8061。用户输入单元807包括触控面板8071以及其他输入设备8072中的至少一种。触控面板8071，也称为触摸屏。触控面板8071可包括触摸检测装置和触摸控制器两个部分。其他输入设备8072可以包括但不限于物理键盘、功能键(比如音量控制按键、开关按键等)、轨迹球、鼠标、操作杆，在此不再赘述。
存储器809可用于存储软件程序以及各种数据。存储器809可主要包括存储程序或指令的第一存储区和存储数据的第二存储区，其中，第一存储区可存储操作系统、至少一个功能所需的应用程序或指令(比如声音播放功能、图像播放功能等)等。此外，存储器809可以包括易失性存储器或非易失性存储器，或者，存储器809可以包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(Read-Only Memory，ROM)、可编程只读存储器(Programmable ROM，PROM)、可擦除可编程只读存储器(Erasable PROM，EPROM)、电可擦除可编程只读存储器(Electrically EPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(Random Access Memory，RAM)，静态随机存取存储器(Static RAM，SRAM)、动态随机存取存储器(Dynamic RAM，DRAM)、同步动态随机存取存储器(Synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(Double Data Rate SDRAM，DDRSDRAM)、增强型同步动态随机存取存储器(Enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(Synch link DRAM，SLDRAM)和直接内存总线随机存取存储器(Direct Rambus RAM，DRRAM)。本申请实施例中的存储器809包括但不限于这些和任意其它适合类型的存储器。
处理器810可包括一个或多个处理单元；可选的，处理器810集成应用处理器和调制解调处理器，其中，应用处理器主要处理涉及操作系统、用户界面和应用程序等的操作，调制解调处理器主要处理无线通信信号，如基带处理器。可以理解的是，上述调制解调处理器也可以不集成到处理器810中。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。此外，需要指出的是，本申请实施方式中的方法和装置的范围不限按示出或讨论的顺序来执行功能，还可包括根据所涉及的功能按基本同时的方式或按相反的顺序来执行功能，例如，可以按不同于所描述的次序来执行所描述的方法，并且还可以添加、省去、或组合各种步骤。另外，参照某些示例所描述的特征可在其他示例中被组合。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以计算机软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端(可以是手机，计算机，服务器，或者网络设备等)执行本申请各个实施例所述的方法。
上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。

Claims (10)

1.一种DMA通信装置，其特征在于，包括直接存储器访问DMA模块、通信状态判断模块和处理器，其中：
所述通信状态判断模块的输入端与所述DMA模块的信号输出端连接，所述通信状态判断模块的输出端与所述处理器的输入端连接；
所述DMA模块的信号输出端用于输出通信状态信号，所述通信状态信号用于表征所述DMA模块的通信状态；
所述通信状态判断模块用于根据所述通信状态信号判断所述DMA模块的通信状态是否异常，并向所述处理器发送指示信号，所述指示信号用于指示所述DMA模块的通信状态是否异常；
所述处理器用于在根据所述指示信号确定所述DMA模块的通信状态异常的情况下，对所述DMA模块的通信状态进行调整，以使所述DMA模块的通信状态恢复正常。
2.根据权利要求1所述的装置，其特征在于，所述通信状态信号包括请求信号、计数信号和状态指示信号；
其中，所述请求信号用于指示所述DMA模块是否接收到数据传输请求；
所述计数信号用于指示剩余的待传输数据字节数是否为0；
所述状态指示信号用于指示所述DMA模块是否完成数据传输。
3.根据权利要求2所述的装置，其特征在于，所述处理器用于对所述DMA模块的通信状态进行调整，包括以下至少一项：
重置所述计数信号；
重置所述状态指示信号。
4.根据权利要求2所述的装置，其特征在于，所述通信状态判断模块用于根据所述通信状态信号判断所述DMA模块的通信状态是否异常，并向所述处理器发送指示信号，包括：
所述通信状态判断模块用于判断所述请求信号、所述计数信号以及所述状态指示信号之间的逻辑关系是否矛盾；
在不矛盾的情况下，向所述处理器发送第一指示信号，所述第一指示信号用于指示所述DMA模块的通信状态正常；
在矛盾的情况下，向所述处理器发送第二指示信号，所述第二指示信号用于指示所述DMA模块的通信状态异常。
5.根据权利要求4所述的装置，其特征在于，在接收到数据传输请求的情况下，所述请求信号为高电平，在没有接收到数据传输请求的情况下，所述请求信号为低电平；在剩余的待传输数据字节数为0的情况下，所述计数信号为低电平，在剩余的待传输数据字节数不为0的情况下，所述计数信号为高电平；在数据传输已完成的情况下，所述状态指示信号为高电平，在数据传输未完成的情况下，所述状态指示信号为低电平；
其中，在所述请求信号、所述计数信号以及所述状态指示信号满足第一条件或第二条件的情况下，所述逻辑关系不矛盾，在所述请求信号、所述计数信号以及所述状态指示信号不满足所述第一条件且不满足所述第二条件的情况下，所述逻辑关系矛盾；
所述第一条件包括所述请求信号为低电平、所述计数信号为低电平以及所述状态指示信号为高电平；
所述第二条件包括所述请求信号为高电平、所述计数信号为高电平以及所述状态指示信号为低电平。
6.根据权利要求5所述的装置，其特征在于，所述通信状态判断模块包括第一非门、第二非门、第三非门、第一与门、第二与门以及或门，其中：
所述第一非门的输入端用于输入所述请求信号，所述第二非门的输入端用于输入所述计数信号，所述第三非门的输入端用于输入所述状态指示信号；
所述第一与门的输入端用于输入所述第一非门的输出信号、所述第二非门的输出信号以及所述状态指示信号；
所述第二与门的输入端用于输入所述请求信号、所述计数信号以及所述第三非门的输出信号；
所述或门的输入端用于输入所述第一与门输出的信号以及所述第二与门输出的信号，所述或门的输出端用于输出所述第一指示信号或所述第二指示信号，所述第一指示信号为高电平，所述第二指示信号为低电平。
7.一种DMA通信电路，其特征在于，包括DMA模块、通信状态判断模块和处理器，其中：
所述通信状态判断模块包括三个输入端和一个输出端，所述三个输入端与所述DMA模块的三个信号输出端连接，所述一个输出端与所述处理器的输入端连接；
所述三个输入端用于输入所述DMA模块的通信状态信号，所述通信状态信号用于表征所述DMA模块的通信状态；
所述一个输出端用于输出指示信号，所述指示信号用于指示所述DMA模块的通信状态是否异常，在所述DMA模块的通信状态异常的情况下，所述指示信号用于所述处理器对所述DMA模块进行重置。
8.根据权利要求7所述的通信电路，其特征在于，所述通信状态判断模块包括逻辑门电路，所述逻辑门电路用于对所述通信状态信号进行逻辑判断，并根据判断结果输出所述指示信号；
其中，在所述判断结果为所述通信状态信号不存在逻辑矛盾的情况下，所述逻辑门电路用于输出第一指示信号，所述第一指示信号用于指示所述DMA模块的通信状态正常，在所述判断结果为所述通信状态信号存在逻辑矛盾的情况下，所述逻辑门电路用于输出第二指示信号，所述第二指示信号用于指示所述DMA模块的通信状态异常。
9.根据权利要求8所述的通信电路，其特征在于，所述逻辑门电路包括第一非门、第二非门、第三非门、第一与门、第二与门以及或门，其中：
所述第一非门的输入端以及所述第二与门的第一输入端为所述通信状态判断模块的第一个输入端，所述第一非门的输出端与所述第一与门的第一输入端连接；
所述第二非门的输入端以及所述第二与门的第二输入端为所述通信状态判断模块的第二个输入端，所述第二非门的输出端与所述第一与门的第二输入端连接；
所述第三非门的输入端以及所述第一与门的第三输入端为所述通信状态判断模块的第三个输入端；所述第三非门的输出端与所述第二与门的第三输入端连接；
所述第一与门的输出端以及所述第二与门的输出端与所述或门的输入端连接，所述或门的输出端为所述通信状态判断模块的输出端；
在所述通信状态信号不存在逻辑矛盾的情况下，所述或门的输出端用于输出高电平，在所述通信状态信号存在逻辑矛盾的情况下，所述或门的输出端用于输出低电平。
10.根据权利要求8所述的通信电路，其特征在于，所述逻辑门电路包括第一非门、第二非门、第三非门、第一与门、第二与门以及或非门，其中：
所述第一非门的输入端以及所述第二与门的第一输入端为所述通信状态判断模块的第一个输入端，所述第一非门的输出端与所述第一与门的第一输入端连接；
所述第二非门的输入端以及所述第二与门的第二输入端为所述通信状态判断模块的第二个输入端，所述第二非门的输出端与所述第一与门的第二输入端连接；
所述第三非门的输入端以及所述第一与门的第三输入端为所述通信状态判断模块的第三个输入端；所述第三非门的输出端与所述第二与门的第三输入端连接；
所述第一与门的输出端以及所述第二与门的输出端与所述或非门的输入端连接，所述或非门的输出端为所述通信状态判断模块的输出端；
在所述通信状态信号不存在逻辑矛盾的情况下，所述或非门的输出端用于输出低电平，在所述通信状态信号存在逻辑矛盾的情况下，所述或非门的输出端用于输出高电平。
CN202311108439.1A 2023-08-30 2023-08-30 Dma通信装置和dma通信电路 Pending CN117149679A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311108439.1A CN117149679A (zh) 2023-08-30 2023-08-30 Dma通信装置和dma通信电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311108439.1A CN117149679A (zh) 2023-08-30 2023-08-30 Dma通信装置和dma通信电路

Publications (1)

Publication Number Publication Date
CN117149679A true CN117149679A (zh) 2023-12-01

Family

ID=88886243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311108439.1A Pending CN117149679A (zh) 2023-08-30 2023-08-30 Dma通信装置和dma通信电路

Country Status (1)

Country Link
CN (1) CN117149679A (zh)

Similar Documents

Publication Publication Date Title
US11500810B2 (en) Techniques for command validation for access to a storage device by a remote client
JP5636111B2 (ja) ターゲットデバイスに命令を送信する技術
US20060155907A1 (en) Multiprocessor system
US20090138687A1 (en) Memory device having data processing function
WO2022161244A1 (zh) 多主机仲裁方法、装置和可读存储介质
WO2023217137A1 (zh) 睡眠数据校准方法和电子设备
CN117149679A (zh) Dma通信装置和dma通信电路
US7899965B2 (en) Managing message signaled interrupts
CN110874729A (zh) 电子红包识别策略的切换方法、切换装置及移动终端
CN110008071B (zh) 一种远程调试装置及方法
CN114070892A (zh) 数据传输方法和装置
CN112988426A (zh) 消息的处理方法和装置
CN113328998B (zh) 影像数据传输的方法和电子设备
CN109992510B (zh) 一种远程调试装置及方法
US11606316B2 (en) System and method for modem stabilization when waiting for AP-driven link recovery
CN116360859B (zh) 电源域的访问方法、装置、设备及存储介质
US20220269484A1 (en) Accumulation Systems And Methods
CN109660610B (zh) 一种数据处理方法、装置、设备及存储介质
CN108352161B (zh) 动态音频编解码器枚举
JP2006209303A (ja) 集積回路装置、通信制御装置、マイクロコンピュータ及び電子機器
US20120303844A1 (en) Controller and controlling method thereof
WO2018058570A1 (zh) 充电控制方法、充电控制系统和计算设备
CN117908799A (zh) 数据写入方法、装置、电子设备及存储介质
CN117234980A (zh) 数据处理系统、方法、装置、设备和存储介质
JP2752834B2 (ja) データ転送装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination