JPH0341529A - データ伝送装置における接続機器異常検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は外部の機器がインタフェースを介して共通メモ
リを直接アクセスできるデータ伝送装置に係わり、特に
機器の異常をデータ伝送装置側で簡単に検出できるデー
タ伝送装置における接続機器異常検出装置に関する。

（従来の技術） 例えば、製鉄所等の各種工場のプロセス制御システムに
おける各種プロセス量を種々の機器で自動計３１１シて
、その計測結果のデータをホストコンピュータからなる
制御装置へ送信する場合に、機器と制御装置との間にデ
ータ伝送装置を介在させる場合が多い。

このようなデータ伝送装置１内には、第３図に示すよう
に、外部の機器２からデータが入力されるインタフェー
ス３と人力データを一時記憶する共通メモリ４が設けら
れている。また、データ伝送袋′Ｉｊ１１はデータ伝送
路５を介して外部制御装置６に接続されている。

そして、機器２からインタフェース３を介してて共通メ
モリ４を直接アクセスしてデータを共通メモリ４に書込
む。データ伝送装置１は共通メモリ４に書込まれたデー
タを読出してデータ伝送路５を介して外部制御装置６へ
送出するか、又は共通メモリ４に書込まれたデータを読
出して所定のデータ処理を行った後データ伝送路５を介
して外部制御装置６へ送出する。

このように機器２がデータ伝送装置１内の共通メモリ４
を直接アクセスすることによってデータ伝送装置１自体
のプログラム処理負担を軽減できる。

しかしながら、上記のように構成されたデータ伝送装置
１においてもまだ改良すべき次のような課題があった。

すなわち、通常、機器２とデータ伝送装置１との間には
機器２の正常又は異常状態を示す信号が送信される信号
線が設けられ、データ伝送装置１はその信号線の信号レ
ベルを監視して、例えばＨレベルになると機器２に異常
が生じたどｉ１１定し、信号レベルがＬレベルであれば
正常と判定する。

したがって、この信号を授受するために前記インターフ
ェース３に接続端子等のハード的な回路部品が設けられ
ている。

しかし、上記正゛Ｉ；（又は異常状態を示す信号を授受
するハード的機能は通常の標準的なインターフェース３
には装備されていないので、データ伝送装置１では機器
２が異常状態になり、共通メモリ４に対する正常なアク
セス処理が美行されながったとしても、その異常状態を
検出できなかった。

よって、誤ったデータを外部制御装置６へ送信する懸念
があり、データ伝送装置全体の信頼性が低ドする問題が
ある。

なお、インタフェース３に上述した信号の授受を行うた
めのハード的な回路部品を組込めばよいが、回路構成が
凌雑化するのみならず、製造費が上昇する。

（発明が解決しようとする課題） このように、従来のデータ伝送装置においては、インタ
フェースに機器の正常又は異常状態を示す信号を授受す
るハード的機能が装備されていなかったので、接続され
た機器２に異常が生じたことを即座に把握できない。よ
って、誤ったデータを外部制御部へ送信する懸念があり
、データ伝送装置全体の信頼性が低下する問題がある。

本発明はこのような事情に鑑みてなされたものであり、
°機器からのアクセス処理相互間の時間を監視すること
により、アクセス処理が途絶えると機器異常と判断でき
、誤ったデータが伝送されるのを極力抑制でき、ハード
的機能を付加することなく装置全体の信頼性を大幅に向
上できるデータ伝送装置における接続機器異常検出装置
を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） 上記課題を解消するために本発明のデータ伝送装置にお
ける接続機器異常検出装置においては、共通メモリおよ
び外部の機器が接続されるインタフェースを有し、外部
の機器がインタフェースを介して共通メモリを一定周期
でアクセスすると供に、アクセス後の共通メモリの記憶
内容に基づいて外部装置との間でデータ伝送を行うデー
タ伝送装置において、 機器からの一つのアクセス処理から次のアクセス処理ま
での経過時間を計時し、この経過時間が一定周期より長
い許容時間を越えると機器穴常検出信号を出力するタイ
マ回路と、この機器異常検出信号出力に応動して、外部
装置との間のデータ伝送を停止するデータ伝送停止手段
とを備えたものである。

（作用） このように構成されたデータ伝送装置における接続機４
異常検出装置であれば、外部の機器が正常状態時におい
ては、外部の機器はインターフェースを介してデータ伝
送装置内の共通メモリに対して一定周期でアクセス処理
を行なっている。

したがっ−Ｃ１タイマ回路で一つのアクセス処理から次
のアクセス処理までの経過時間を詞時したとしても、そ
の経過時間が前記一定周期より長く設定された許容時間
を越えることはない。

一方、外部の機器に何等かの異常が生じると、共通メモ
リに対する正常なアクセス処理が途絶える。したがって
、タイマ回路でもって前記経過時間を経時すると、その
経過時間が許容時間を越える。その結果、機器異常検出
信号が出力され、外部装置との間におけるデータ伝送が
停止される。

よって、誤ったデータでもって外部装置との間でデータ
伝送が行われることが防止される。

（実施例） 以下本発明の一実施例を図面を用いて説明する。

第１図は実施例の接続機器異常検出装置が組込まれたデ
ータ伝送装置の概略構成を示すブロック図である。この
データ伝送装置１１には最小限の信号線１２を介して、
例えばプロセス量を検出する機器１３が接続され、さら
にデータ伝送路１４を介して例えばホストコンピュータ
からなる外部装置としての外部制御装置１５が接続され
ている。

データ伝送装置１１内において、データバス１６および
アドレスバス１７に対して、各種情報処理を実行するＭ
ＰＵ（マイクロ・プロセッサ・ユニット）１８、ＲＯＭ
およびＲＡＭで形成された内部メモリ１つ、前記外部の
機器１３に信号線１２を介して接続されたインタフェー
ス２０．前記ＭＰＵ１８および外部の機器１３が共通に
使用する共通メモリ２１、前記外部制御装置１５にデー
タ伝送路１４を介して接続された伝送回路２２等が接続
されている。

また、インタフェース２０から共通メモリ２１のＣＥ（
チップ・イネーブル：アクセス許可）端子へ機器１３か
らの選択信号ａが排他的論理和ゲ−ト２４の一方の入力
端子を介して印加され、同様にＭＰＵ１８からの選択信
号すが前記排他的論理和ゲート２４の他方の入力端子を
介して前記ＣＥ端子へ印加される。この排他曲論論理和
ゲート２４は機器１３とＭＰＵ１６とが同一共通メモリ
２１を同時に選択することを防止する。

インタフェース２０は機器１３が共通メモリ２１を直接
アクセスすることを可能にする。すなわち、機器１３は
共通メモリ２１をアクセスする場合には、まず共通メモ
リ２１を占有するための選択信号を送出し、続いて各納
番地を示すアドレスおよび格納すべきデータを送出する
。インタフェース２０はそれらの情報を並列データに変
換して、前記ＣＥ端子、アドレスバス１７．データバス
１６へ出力する。

また、インタフェース２０から出力された機器１３から
の選択信号ａはタイマ回路としてのりトリガ型の単安定
回路２３の入力端子Ｂへ入力される。この単安定回路２
３の反転出力端子０から機器異常検出信号ＣがＭＰＵ１
８の割込端子ＩＮＴへ送出される。また、クリア端子Ｃ
ＬＨには同じくＭＰＵ１８からクリア信号ｄが印加され
る。さらに、端子ＲＸ、ＣＸには抵抗Ｒおよびコンデン
サＣが接続されている。

そして、この単安定回路（モノステーブルマルチパイプ
レイター）２３は、入力端子Ｂの信号レベルがＨレベル
に立上がると、その立上り時刻から前記抵抗Ｒとコンデ
ンサＣとの時定数で定まる許容時間Ｔｍ経過後に反転出
力端子０の出力信号レベルがＨレベルからＬレベルへ立
下がる。なお、単安定回路２３は入力端子Ｂの信号レベ
ルかＨレベルに立上ってから前記許容時間Ｔｍ経過前に
再度入力端子Ｂの信号レベルがＨレベルへ立上がると、
現在までの経時をクリアして、再度最初から前記許容時
間Ｔｍの経時を開始する。そして、前記許容時間Ｔｍは
、第２図に示すように、機器１３から出力される選択信
号ａの周期Ｔ。より長く設定されている。したがって、
機器１３からの選択信号ａが一定周期Ｔ。で周期的に送
出されている限り、反転出力端子ＱからＬレベルの機器
５′４常検出信号Ｃが出力されることはない。

次に、このように構成された接続機器異常検出装置の動
作を第２図のタイムチャートを用いて説明する。データ
伝送装置１１および外部の機器１３が正常に動作してい
る状態においては、Ｈレベル期間ＴＩが一定周期Ｔ。で
繰り返される機器１３からの選択信号ａと、同じくＨレ
ベル期間Ｔ、が一定周期Ｔ。で繰り返されるＭＰＵ１８
からの選択信号すとは位相が１８０’ずれているので、
排他的論理和ゲート２３を介して共通メモリ２１のＣＥ
端子に交互に入力される。

そして、機器１３は、自己が送出した選択信号ａがＨレ
ベルを維持している期間Ｔ１内に、共通メモリ２１に対
すするアクセス処理を実行する。

具体的にはその期間Ｔ１にアドレスとデータとを出力し
て一つのデータＤを指定番地に書込む。

また、ＭＰＵ１８は、自己が送出した選択信号すがＨレ
ベルを維持している期間Ｔ１内に、共通メモリ２１に対
するアクセス処理を実行する。具体的にはその期間Ｔ１
にアドレスを出力して、該当アドレスに記憶されたデー
タＤを読出して、必要なデータ処理を施して伝送回路２
２およびデータ伝送路１４を介して外部制御部１６へ送
出する。

このように、機器１３からの選択信号ａが一定周期Ｔ。

で入力されると、単安定回路２３の選択信号ａが印加さ
れる入力端子Ｂの信号レベルは一定周期Ｔ。毎にＬレベ
ルからＨレベルへ立上がるので、その都度今まで経時さ
れている経過時間がクリアされる。よって、反転出力端
子０はＨレベルを維持し、Ｌレベルの機器異常検出信号
Ｃが出力されることはない。

次に、機器１３に何等かの異常事態が発生して、時刻ｔ
３にて送出されるべき選択信号ａが出力されなかった場
合には、単安定回路２３は一つ前の周期における時刻ｔ
２の選択信号ａの立上時刻から経時している経過時間が
この時刻ｔ、にてクリアされない。その結果、時刻ｔ２
から限界時間Ｔｍを経過した時刻ｔ４にて、反転出力端
子０の信号レベルがＬレベルへ立下がり、Ｌレベルの機
器異常検出信号ＣがＭＰＵ１８の割込端子ＩＮＴへ印加
される。

割込端子ＩＮＴへＬレベルの機器異常検出信号Ｃが入力
すると、ＭＰＵ１８は、機器１３に異常事態が生じたと
判断して、それ以降の共通メモリ２１に対する選択信号
すの出力および共通メモリ２１に対するアクセス処理を
停止する。そして、伝送回路２２およびデータ伝送路１
５を介した外部制御装置６との間の前記データに基づく
データ伝送を停止する。

このように構成された接続機器異常検出装置であれば、
外部の機器１３に何等かの異常が発生して、データ伝送
装置１１の共通メモリ２１に対して正常にアクセス処理
が実行されなった場合には、タイマ回路としての単安定
回路２３から機器異常検出信号Ｃが出力されるので、デ
ータ伝送装置１１側で、機器１３の異常発生を直ちに把
握できる。そして、異常発生が検出されると外部制御装
置１５との間のデータ伝送が自動的に停止される。

したがって、共通メモリ２１内の機器１３からのアクセ
ス処理が実行されていないデータに基づいて外部制御装
置１５との間でデータ伝送が実行されることはないので
、データ伝送装置１１全体の信頼性を大幅に向上できる
。

また、たとえインタフェース２０に機器１３の正常又は
異常状態を示す信号を授受するための電子回路や接続端
子等のノ＼−ド的機能が装備されていなかったとしても
、データ伝送装置１１は機器１３の異常状態を適格に把
握できるので、通常のインタフェース２０を使用するこ
とにより、製造費を低減できる。

［発明の効果］ 以上説明したように本発明のデータ伝送装置における接
続機器異常検出装置によれば、機器からの共通メモリに
対するアクセス処理相互間の時間をタイマ回路で監視し
ている。そして、アクセス処理が途絶えてその時間間隔
が限界時間°を越えると、機器に異常事態が生じたと判
断している。

したがって、インタフェースに対して異常検知のための
高価なハード的機能を付加することなく、簡単に機器異
常を検出できので、誤ったデータが伝送されるのを極力
抑制でき、データ伝送装置全体の信頼性を大幅に向上で
きる。

【図面の簡単な説明】

第１図は本発明の一実施例に係わる接続機器異常検出装
置を組込んだデータ伝送装置の概略構成を示すブロック
図、第２図は同実施例装置の動作を示すタイムチャート
、第３図は一般的なデータ伝送装置を示す模式図である
。 １１・・・データ電送装置、１３・・・機器、１５・・
・外部制御装置、１８・・・ＭＰＵ、１９・・・内部メ
モリ、２０・・・インタフェース、２１・・・共通メモ
リ、２２・・・電送回路、２３・・・単安定回路。

Claims (1)

1. 【特許請求の範囲】 共通メモリおよび外部の機器が接続されるインタフェー
   スを有し、前記外部の機器が前記インタフェースを介し
   て前記共通メモリを一定周期でアクセスすると供に、ア
   クセス後の前記共通メモリの記憶内容に基づいて外部装
   置との間でデータ伝送を行うデータ伝送装置において、 前記機器からの一つのアクセス処理から次のアクセス処
   理までの経過時間を計時し、この経過時間が前記一定周
   期より長い許容時間を越えると機器異常検出信号を出力
   するタイマ回路と、この機器異常検出信号出力に応動し
   て、前記外部装置との間のデータ伝送を停止するデータ
   伝送停止手段とを備えたデータ伝送装置における接続機
   器異常検出装置。