JPH0258293A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JPH0258293A JPH0258293A JP20742688A JP20742688A JPH0258293A JP H0258293 A JPH0258293 A JP H0258293A JP 20742688 A JP20742688 A JP 20742688A JP 20742688 A JP20742688 A JP 20742688A JP H0258293 A JPH0258293 A JP H0258293A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- substrate
- carrier
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000007747 plating Methods 0.000 claims abstract description 5
- 238000007740 vapor deposition Methods 0.000 claims abstract 3
- 239000002184 metal Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 13
- 238000005530 etching Methods 0.000 abstract description 5
- 238000009713 electroplating Methods 0.000 abstract description 4
- 229920001721 polyimide Polymers 0.000 abstract description 4
- 229910052802 copper Inorganic materials 0.000 abstract description 3
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 abstract description 2
- 229910052759 nickel Inorganic materials 0.000 abstract description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 2
- 229910000366 copper(II) sulfate Inorganic materials 0.000 abstract 1
- 238000012856 packing Methods 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 10
- 230000001070 adhesive effect Effects 0.000 description 10
- 239000010410 layer Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000000969 carrier Substances 0.000 description 5
- 239000011295 pitch Substances 0.000 description 5
- 239000011889 copper foil Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 3
- 239000010953 base metal Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 206010011732 Cyst Diseases 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は半導体積回路装置に適し、特に微細な配線形成
を必要とする。半導体素子実装用の配線基板に関する。
を必要とする。半導体素子実装用の配線基板に関する。
（従来の技術）
半導体素子と直接電極接続する技術の代表的なものとし
てＴＡＢ（Ｔａｐｅ Ａｕｔｏ＋５ａｔｅｄ Ｂｏｎｄ
ｉｎｇ）技術がよく知られている。これに用いられる。
てＴＡＢ（Ｔａｐｅ Ａｕｔｏ＋５ａｔｅｄ Ｂｏｎｄ
ｉｎｇ）技術がよく知られている。これに用いられる。
フィルムキャリヤ、又はテープキャリヤと呼ばれる配線
基板は、近年の半導体装置の高密度化、高速化に伴い、
微細な配線形成が強いられている。
基板は、近年の半導体装置の高密度化、高速化に伴い、
微細な配線形成が強いられている。
従来から用いられているフィルムキャリヤは第２図に示
すような工程により配線形成するのが一般的である。例
えば、従来方法で作成した例を第２図に示す。基板には
ポリイミドフィルム２５虜を用いて表裏両面の接着剤を
含んで７５趨となるようにした。銅箔にはｌ／２ ｏｚ
のものを用い、厚さは約１８μｓである。この工程によ
り作成したフィルムの加工程度と特性インピーダンスの
関係を第４図に示す。図中のＳはソルダーレジストを表
わし、Ｓ＝０は、ソフトレジストを塗布しない場合であ
る。設計では、ソルダーレジストを含まないで計算した
（図中の実線）ので、設計値と実測値はよく一致してい
るが配線間隔Ｇが設定値３０μｓよりかなり大きく４０
〜４５．に集中しているため特性インピーダンスも６０
Ω程度になっている。ソルダーレジストを塗布すること
で若干調整できるが、それでも５０Ω程度である。さら
には、接着剤５０μｓを含んで７５．としているため、
フィルム全体は２５μｓと薄く、実用上の強度として不
十分である。尚１図中４１はソフトレジスト、４２はパ
ターンのためのしシスト、４３はマスクパターンをそれ
ぞれ示す。
すような工程により配線形成するのが一般的である。例
えば、従来方法で作成した例を第２図に示す。基板には
ポリイミドフィルム２５虜を用いて表裏両面の接着剤を
含んで７５趨となるようにした。銅箔にはｌ／２ ｏｚ
のものを用い、厚さは約１８μｓである。この工程によ
り作成したフィルムの加工程度と特性インピーダンスの
関係を第４図に示す。図中のＳはソルダーレジストを表
わし、Ｓ＝０は、ソフトレジストを塗布しない場合であ
る。設計では、ソルダーレジストを含まないで計算した
（図中の実線）ので、設計値と実測値はよく一致してい
るが配線間隔Ｇが設定値３０μｓよりかなり大きく４０
〜４５．に集中しているため特性インピーダンスも６０
Ω程度になっている。ソルダーレジストを塗布すること
で若干調整できるが、それでも５０Ω程度である。さら
には、接着剤５０μｓを含んで７５．としているため、
フィルム全体は２５μｓと薄く、実用上の強度として不
十分である。尚１図中４１はソフトレジスト、４２はパ
ターンのためのしシスト、４３はマスクパターンをそれ
ぞれ示す。
すなわち、上述したような従来の工程による欠点は配線
形成をエツチングで行う点と、フィルム基板と配線層と
の間に接着剤が介在している点である。
形成をエツチングで行う点と、フィルム基板と配線層と
の間に接着剤が介在している点である。
まず、エツチングにより配線形成することで、配線の微
細加工限界が、配線層厚さの２倍程度に抑えられてしま
う６例えば、従来用いられている配線用鋼箔１ｏｚ、（
オンス）のものを仮定すると、配線層厚は３５−程度と
なるため各配線間の間隔は７０−程度に制限されてしま
う。これはもウェットエツチング技術を用いる場合、さ
けられない問題である。配線用銅箔に１／２ ｏｚ、の
ちのを用いれば配線間隔を３５μｓ程度まで微細化でき
るが、配線強度上これが限界と言える。これを配線ピッ
チで考えると配線幅を強度面から３０趨程度必要なので
１ｏｚ、銅箔で１００１ピツチまで、ｌ／２ ｏｚ、銅
箔で６０゜ピッチまで、の限界ピッチが一般に言われて
いる。
細加工限界が、配線層厚さの２倍程度に抑えられてしま
う６例えば、従来用いられている配線用鋼箔１ｏｚ、（
オンス）のものを仮定すると、配線層厚は３５−程度と
なるため各配線間の間隔は７０−程度に制限されてしま
う。これはもウェットエツチング技術を用いる場合、さ
けられない問題である。配線用銅箔に１／２ ｏｚ、の
ちのを用いれば配線間隔を３５μｓ程度まで微細化でき
るが、配線強度上これが限界と言える。これを配線ピッ
チで考えると配線幅を強度面から３０趨程度必要なので
１ｏｚ、銅箔で１００１ピツチまで、ｌ／２ ｏｚ、銅
箔で６０゜ピッチまで、の限界ピッチが一般に言われて
いる。
さらに、フィルム基板上配線の電気的特性、特に特性イ
ンピーダンスを調整しようとした場合、配線層とフィル
ム基板との間にある接着剤は、無視できない厚さを有し
ている。第３図に、グランド付コプラナ構造の場合の各
配線ルールに対する特性インピーダンスの計算値を示す
。同図での基板厚さＨは接着剤厚さも含むので１通常の
接着剤厚さ（２０岬程度）を想定すると、フィルム基板
そのものの厚さとしては、２５μｓのものを使用しなけ
ればならず５フィルム本体の強度、取扱い面から実用的
でなくなる。又、フィルム基板の電気的特性（特に比誘
電率）に比べ、接着剤の電気的特性は不安定でばらつき
が大きい。
ンピーダンスを調整しようとした場合、配線層とフィル
ム基板との間にある接着剤は、無視できない厚さを有し
ている。第３図に、グランド付コプラナ構造の場合の各
配線ルールに対する特性インピーダンスの計算値を示す
。同図での基板厚さＨは接着剤厚さも含むので１通常の
接着剤厚さ（２０岬程度）を想定すると、フィルム基板
そのものの厚さとしては、２５μｓのものを使用しなけ
ればならず５フィルム本体の強度、取扱い面から実用的
でなくなる。又、フィルム基板の電気的特性（特に比誘
電率）に比べ、接着剤の電気的特性は不安定でばらつき
が大きい。
このような配線形成工程とその欠点はフィルムキャリヤ
に関してだけでなく、半導体素子実装用の配線基板全般
に言える。
に関してだけでなく、半導体素子実装用の配線基板全般
に言える。
（発明が解決しようとする課題）
以上のように通常の半導体装置に用いるフィルム基板で
は、配線の微細化、配線の電気特性制御を十分行えない
という課題があった。
は、配線の微細化、配線の電気特性制御を十分行えない
という課題があった。
本発明はこの様な課題を解決したフィルム基板を提供す
ることを目的とする。
ることを目的とする。
（ａｌＭを解決するための手段）
本発明では、配線の形成方法として、メッキ技術を中心
とした第１図の様な工程を用いる。従来方法と異なり、
接着剤層がないのでフィルム基板の厚さに接着剤の厚さ
を含まないで良いので安定した基板厚さが得られる。配
線の形成は電解メッキで形成する。銅、チタン等のメタ
ル層は、配線と基板との接着層となっているとともに、
電解メッキ時の共通電極にもなっている。配線パターン
の形成にはドライフィルムシストを用いることで十分な
厚みを持ちかつ微細な加工を可能にした。
とした第１図の様な工程を用いる。従来方法と異なり、
接着剤層がないのでフィルム基板の厚さに接着剤の厚さ
を含まないで良いので安定した基板厚さが得られる。配
線の形成は電解メッキで形成する。銅、チタン等のメタ
ル層は、配線と基板との接着層となっているとともに、
電解メッキ時の共通電極にもなっている。配線パターン
の形成にはドライフィルムシストを用いることで十分な
厚みを持ちかつ微細な加工を可能にした。
（作 用）
このような配線形成工程を用いたフィルム基板上におい
ては、配線の加工限界が、ドライフィルムレジストの現
像限界で決まるので従来のエツチングによる限界（間隔
で３５ｐ、ピッチで６０庫）に比べ飛躍的に向上する。
ては、配線の加工限界が、ドライフィルムレジストの現
像限界で決まるので従来のエツチングによる限界（間隔
で３５ｐ、ピッチで６０庫）に比べ飛躍的に向上する。
さらには接着剤層を含まないので基板フィルムの厚さを
厚くできる上、接着剤を用いないので、電気的特性が安
定する。
厚くできる上、接着剤を用いないので、電気的特性が安
定する。
（実施例）
以下本発明の実施例を、第１図を参照して説明する。第
１図はフィルムキャリヤの配線形成に本発明の作業工程
を取り入れた工程図である。フィルム基板には、ポリイ
ミドフィルム７５ＩＪＩＢを用い、メタルは、長尺状の
まま連続にＮｉとＣｕを形成し、ドライフィルム３１に
は１８μｓＱものを用いた。ドライフィルム３１に消除
部３２を設けてパターン形成した後、消除部３２に露出
した下地メタル１２に、硫酸銅系の電解メッキにより、
配線１３を施した。ドライフィルム除去と下地メタルの
エツチングを経て、フィルムキャリヤとした。尚、これ
らは、長尺状フィルムキャリヤなので、連続メッキを行
い、水洗い、乾燥後巻きとる。
１図はフィルムキャリヤの配線形成に本発明の作業工程
を取り入れた工程図である。フィルム基板には、ポリイ
ミドフィルム７５ＩＪＩＢを用い、メタルは、長尺状の
まま連続にＮｉとＣｕを形成し、ドライフィルム３１に
は１８μｓＱものを用いた。ドライフィルム３１に消除
部３２を設けてパターン形成した後、消除部３２に露出
した下地メタル１２に、硫酸銅系の電解メッキにより、
配線１３を施した。ドライフィルム除去と下地メタルの
エツチングを経て、フィルムキャリヤとした。尚、これ
らは、長尺状フィルムキャリヤなので、連続メッキを行
い、水洗い、乾燥後巻きとる。
このフィルムキャリヤは第３図に示したような基板構成
となっており配線の特性インピーダンスを５０Ωに設定
した。ここでは配線幅Ｗを５０μｓ配線間隔Ｇを３０μ
ｓとすることで、所定の特性インピーダンスを実現した
。
となっており配線の特性インピーダンスを５０Ωに設定
した。ここでは配線幅Ｗを５０μｓ配線間隔Ｇを３０μ
ｓとすることで、所定の特性インピーダンスを実現した
。
すなわち、本発明による配線加工方法を用いれば、配線
幅５０陣と配線間隔３０μｍを実現するのは容易でかつ
、フィルム厚さも７５μｍのものが使えるので実用的で
ある。
幅５０陣と配線間隔３０μｍを実現するのは容易でかつ
、フィルム厚さも７５μｍのものが使えるので実用的で
ある。
以上述べたように本発明によれば、フィルム基板上の微
細配線加工が容易で、かつ、接着剤を用いないので、電
気的に不安定な要素を除去でき。
細配線加工が容易で、かつ、接着剤を用いないので、電
気的に不安定な要素を除去でき。
フィルム厚さも十分なものが使えるため、チップの高密
度化及び、高速性能を十分発渾することができる半導体
装置を得られる。
度化及び、高速性能を十分発渾することができる半導体
装置を得られる。
第１図は本発明のフィルムキャリヤ製造工程及び配線の
断面構造を示すフローチャート、第２図は従来のフィル
ムキャリヤ製造工程及び配線の断面構造を示すフローチ
ャート、第３図は配線の加工寸法と配線の特性インピー
ダンスを表すグラフ。 第４図は従来の装造工程による配線の加工程度と特性イ
ンピーダンスを表すグラフである。 １１．２１・・・ポリイミドフィルム １２・・・下地
メタル２２・・接着剤 １３．２３・
・配線１４ 、２４・・・ソルダーレジスト ３１・・・ドライフィルム ３２・・パターン 代理人 弁理士 則 近 憲 佑 同 松山光之 第 図
断面構造を示すフローチャート、第２図は従来のフィル
ムキャリヤ製造工程及び配線の断面構造を示すフローチ
ャート、第３図は配線の加工寸法と配線の特性インピー
ダンスを表すグラフ。 第４図は従来の装造工程による配線の加工程度と特性イ
ンピーダンスを表すグラフである。 １１．２１・・・ポリイミドフィルム １２・・・下地
メタル２２・・接着剤 １３．２３・
・配線１４ 、２４・・・ソルダーレジスト ３１・・・ドライフィルム ３２・・パターン 代理人 弁理士 則 近 憲 佑 同 松山光之 第 図
Claims (1)
- 基板フィルムの表面にパターン化した金属蒸着膜を設
け、この金属蒸着膜にメッキを施して配線層を形成して
なることを特徴とする配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20742688A JPH0258293A (ja) | 1988-08-23 | 1988-08-23 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20742688A JPH0258293A (ja) | 1988-08-23 | 1988-08-23 | 配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0258293A true JPH0258293A (ja) | 1990-02-27 |
Family
ID=16539559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20742688A Pending JPH0258293A (ja) | 1988-08-23 | 1988-08-23 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0258293A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003045125A1 (fr) * | 2001-11-20 | 2003-05-30 | Bridgestone Corporation | Materiau de fenetre transmettant la lumiere et protege contre les ondes electromagnetiques et procede de fabrication de ce materiau |
-
1988
- 1988-08-23 JP JP20742688A patent/JPH0258293A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003045125A1 (fr) * | 2001-11-20 | 2003-05-30 | Bridgestone Corporation | Materiau de fenetre transmettant la lumiere et protege contre les ondes electromagnetiques et procede de fabrication de ce materiau |
| US7560135B2 (en) | 2001-11-20 | 2009-07-14 | Bridgestone Corporation | Electromagnetic-wave shielding and light transmitting plate and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB829789A (en) | Process of making improved printed wiring boards | |
| US6060381A (en) | Method of manufacturing an electronic part having an air-bridge interconnection | |
| JPH06196846A (ja) | セラミック基板上に銅回路パターンを形成する方法 | |
| JPH0136555B2 (ja) | ||
| JP3148376B2 (ja) | 印刷スクリーンの製造方法 | |
| JPH0258293A (ja) | 配線基板 | |
| JPS6035543A (ja) | 半導体装置の製造方法 | |
| JP3052620B2 (ja) | 回路パターンの形成方法 | |
| JP3018830B2 (ja) | 電子部品及びその製造方法 | |
| JPH07254534A (ja) | 電子部品の外部電極形成方法 | |
| JPS6032357B2 (ja) | 容量素子の製造方法 | |
| JPH10173315A (ja) | プリント配線板の製造方法およびプリント配線板 | |
| JPH11186343A (ja) | インナーリード先端部細り防止パターン | |
| JPS6261334A (ja) | パタ−ンの形成方法 | |
| JP2003008170A (ja) | 両面可撓性回路基板の製造法 | |
| JPH0533555B2 (ja) | ||
| JPS6014521B2 (ja) | マイクロ波集積回路 | |
| JPS613494A (ja) | プリント板製造方法 | |
| JPS6010697A (ja) | 多層配線基板の製造方法 | |
| JPH0766559A (ja) | 多層回路基板の配線層間接続構造及び該接続構造の形成方法 | |
| JP2000003993A (ja) | 半導体装置、及びその製造方法 | |
| JPS62295494A (ja) | 高速素子実装用回路基板の製造方法 | |
| JPS6251289A (ja) | プリント回路板の製造法 | |
| JPS62211986A (ja) | プリント配線板の製造方法 | |
| JPS6292400A (ja) | 絶縁導体箔及びその製造方法 |