JPS62211986A - プリント配線板の製造方法 - Google Patents
プリント配線板の製造方法Info
- Publication number
- JPS62211986A JPS62211986A JP5534686A JP5534686A JPS62211986A JP S62211986 A JPS62211986 A JP S62211986A JP 5534686 A JP5534686 A JP 5534686A JP 5534686 A JP5534686 A JP 5534686A JP S62211986 A JPS62211986 A JP S62211986A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- copper plating
- copper
- pattern
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000007747 plating Methods 0.000 claims description 66
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 63
- 229910052802 copper Inorganic materials 0.000 claims description 46
- 239000010949 copper Substances 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 18
- 239000011889 copper foil Substances 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 229910000679 solder Inorganic materials 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000059 patterning Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000003513 alkali Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明はプリント配線板の製造方法において、表裏の銅
箔面及びスルーホールに第1銅メブキ層が鍍着されたプ
リント基板上及びスルーホール部に、マスクメッキ法に
より表面に半田メッキ層が被覆された第2銅メッキ層を
選択的に形成した後、該第2銅メッキ層の側面に所定間
隙を介してレジスト膜パターンを設け、該レジスト膜パ
ターンをマスクにして該第2銅メッキ層の側面に半田メ
ッキ層からなる金属レジストを形成した後、第2銅メッ
キ層の周囲を被覆した金属レジストをマスクにして露呈
する第1銅メッキ層及びその直下の銅箔を選択的にパタ
ーニングすることにより、サイドエッチの低減された、
精度の良い導体配線バター、ン及びランドパターンを容
易に得るようにしたものである。
箔面及びスルーホールに第1銅メブキ層が鍍着されたプ
リント基板上及びスルーホール部に、マスクメッキ法に
より表面に半田メッキ層が被覆された第2銅メッキ層を
選択的に形成した後、該第2銅メッキ層の側面に所定間
隙を介してレジスト膜パターンを設け、該レジスト膜パ
ターンをマスクにして該第2銅メッキ層の側面に半田メ
ッキ層からなる金属レジストを形成した後、第2銅メッ
キ層の周囲を被覆した金属レジストをマスクにして露呈
する第1銅メッキ層及びその直下の銅箔を選択的にパタ
ーニングすることにより、サイドエッチの低減された、
精度の良い導体配線バター、ン及びランドパターンを容
易に得るようにしたものである。
本発明はプリント配線板の製造方法に係り、特にプリン
ト基板上に導体配線パターン及びランドパターンを、サ
イドエッチの発生を低減して精度良く形成する方法に関
するものである。
ト基板上に導体配線パターン及びランドパターンを、サ
イドエッチの発生を低減して精度良く形成する方法に関
するものである。
通信機器、情報処理機器等に用いられるプリント配線板
は、高実装密度化に伴って、その配線導体パターンは益
々微細化される傾向にある。このため、配線導体パター
ンを形成する際に発生するサイドエッチがパターン精度
を損なう大きな障害となることから、そのようなサイド
エッチの発生を防止して精度の良い微細な配線導体パタ
ーンを容易に形成し得る方法が要望されている。
は、高実装密度化に伴って、その配線導体パターンは益
々微細化される傾向にある。このため、配線導体パター
ンを形成する際に発生するサイドエッチがパターン精度
を損なう大きな障害となることから、そのようなサイド
エッチの発生を防止して精度の良い微細な配線導体パタ
ーンを容易に形成し得る方法が要望されている。
〔従来の技術〕
従来、プリント基板上に導体配線パターン及びランドパ
ターンを形成する方法としては、第5図に示すように、
表裏面に銅i2a、 2hが被着され、スルーホール3
が穿設されたプリント基板1の表裏面及びスルーホール
3内に第1銅メツキN4を、化学メッキ法と電解メッキ
法によって形成する。
ターンを形成する方法としては、第5図に示すように、
表裏面に銅i2a、 2hが被着され、スルーホール3
が穿設されたプリント基板1の表裏面及びスルーホール
3内に第1銅メツキN4を、化学メッキ法と電解メッキ
法によって形成する。
次に第1銅メッキ層4上及び該第1銅メ・7キ屓4が施
されたスルーホール3部分上に、マスクメッキ法によっ
て第2銅メッキ層5を形成し、引続きその表面に半田メ
ッキ層6を被覆する。
されたスルーホール3部分上に、マスクメッキ法によっ
て第2銅メッキ層5を形成し、引続きその表面に半田メ
ッキ層6を被覆する。
その後、該半田メッキ層6を金属レジストマスクにして
露呈する第1銅メッキ層4部分及びその直下の銅箔2a
、 2h部分を、例えばアルカリニ・ノチング溶液によ
り除去することによって、第6図に示すように配線導体
パターン7及びランドパターン8を形成している。
露呈する第1銅メッキ層4部分及びその直下の銅箔2a
、 2h部分を、例えばアルカリニ・ノチング溶液によ
り除去することによって、第6図に示すように配線導体
パターン7及びランドパターン8を形成している。
ところで、上記した従来の配線導体パターン7及びラン
ドパターン8の形成方法においては、半田メッキ層6を
金属レジストマスクにして露呈する第1銅メッキ層4部
分及びその直下の銅箔2a。
ドパターン8の形成方法においては、半田メッキ層6を
金属レジストマスクにして露呈する第1銅メッキ層4部
分及びその直下の銅箔2a。
2h部分を、ケミカルエツチング法によりパターニング
する際に、パターニングされる第1銅メッキ層4部分及
びその直下の銅箔2a、 2h部分の側面のみならず、
第2銅メッキ層5の側面もサイドエツチングによりオー
バハング状に減少され、サイドエッチ不良となる。特に
微細な配線導体パターン7においては、該パターン幅が
部分的に細くなり、電気抵抗が増加する等の細り不良が
発生する欠点があった。
する際に、パターニングされる第1銅メッキ層4部分及
びその直下の銅箔2a、 2h部分の側面のみならず、
第2銅メッキ層5の側面もサイドエツチングによりオー
バハング状に減少され、サイドエッチ不良となる。特に
微細な配線導体パターン7においては、該パターン幅が
部分的に細くなり、電気抵抗が増加する等の細り不良が
発生する欠点があった。
本発明はこのような従来の欠点に鑑み、半田メッキ層か
らなる金属レジストをマスクにして第1消メツキ層及び
その直下・の銅箔を、ケミカルエツチング法によりパタ
ーニングする際に、前記金属レジストの被覆方法を改善
して、サイドエッチを低減した新規なプリント配線板の
製造方法を提供することを目的とするものである。
−〔問題点を解決するための手段〕 本発明は上記目的を達成するため、表裏銅箔面及びスル
ーホール部に第1消メツキ層が鍍着されたプリント基板
上及びスルーホール部に、マスクメッキ法により第2銅
メッキ層を形成した後、該第2銅メッキ層の表面に半田
メッキ層からなる金属レジストを被覆する際に、該第2
銅メッキ層の側面にも金属レジストを被覆した状態とし
、この金属レジストをマスクにして露呈する前記第1銅
メブキ層及び銅箔をエツチング法によりパターニングし
て配線導体パターン及びランドパターンを形成するよう
にする。
らなる金属レジストをマスクにして第1消メツキ層及び
その直下・の銅箔を、ケミカルエツチング法によりパタ
ーニングする際に、前記金属レジストの被覆方法を改善
して、サイドエッチを低減した新規なプリント配線板の
製造方法を提供することを目的とするものである。
−〔問題点を解決するための手段〕 本発明は上記目的を達成するため、表裏銅箔面及びスル
ーホール部に第1消メツキ層が鍍着されたプリント基板
上及びスルーホール部に、マスクメッキ法により第2銅
メッキ層を形成した後、該第2銅メッキ層の表面に半田
メッキ層からなる金属レジストを被覆する際に、該第2
銅メッキ層の側面にも金属レジストを被覆した状態とし
、この金属レジストをマスクにして露呈する前記第1銅
メブキ層及び銅箔をエツチング法によりパターニングし
て配線導体パターン及びランドパターンを形成するよう
にする。
本発明の配線導体パターン及びランドパターンの形成方
法では、前記第1銅メッキ層及び銅箔を選択的にパター
ニングする際に、金属レジストからなるマスクが第2銅
メッキ層の表面及びその側面にも被覆されているため、
サイドエッチされる領域がパターニングされる前記第1
銅メッキ層及び銅箔の側面領域のみとなり、サイドエッ
チ量が著しく減少される。その結果、サイドエッチ不良
が低減される。
法では、前記第1銅メッキ層及び銅箔を選択的にパター
ニングする際に、金属レジストからなるマスクが第2銅
メッキ層の表面及びその側面にも被覆されているため、
サイドエッチされる領域がパターニングされる前記第1
銅メッキ層及び銅箔の側面領域のみとなり、サイドエッ
チ量が著しく減少される。その結果、サイドエッチ不良
が低減される。
以下図面を用いて本発明の実施例について詳細に説明す
る。
る。
第1図乃至第4図は本発明に係るプリント配線板の製造
方法の一実施例を工程順に示す要部断面図である。
方法の一実施例を工程順に示す要部断面図である。
先ず第1図において、11は表裏面にfI箔12a、
12bが被着されたプリント基板、14は各銅箔12a
、 12b表面及びスルーホール13内に化学メッキ法
と電解メッキ法によって形成された第1銅メッキ層であ
る′。15は該第1銅メッキ層14上及び該第1銅メッ
キ層14が施されたスルーホール13部分上に、マスク
メッキ法によって選択的に形成された第2銅メッキ層1
5であり、その表面には引続き半田メッキ層16が被覆
されている。ここまでの構成は従来と同様である。
12bが被着されたプリント基板、14は各銅箔12a
、 12b表面及びスルーホール13内に化学メッキ法
と電解メッキ法によって形成された第1銅メッキ層であ
る′。15は該第1銅メッキ層14上及び該第1銅メッ
キ層14が施されたスルーホール13部分上に、マスク
メッキ法によって選択的に形成された第2銅メッキ層1
5であり、その表面には引続き半田メッキ層16が被覆
されている。ここまでの構成は従来と同様である。
次に第2銅メッキ層15の配設領域以外の第1銅メッキ
層14上にレジスト膜17を塗着し、該レジスト膜17
をパターニングして、第2図に示すようにレジスト膜1
6と隣接する各第2銅メッキ層15の各側面に所定間隙
18を設けた形のレジスト膜パターン19を形成する。
層14上にレジスト膜17を塗着し、該レジスト膜17
をパターニングして、第2図に示すようにレジスト膜1
6と隣接する各第2銅メッキ層15の各側面に所定間隙
18を設けた形のレジスト膜パターン19を形成する。
次に第3図に示すように該レジスト膜パターン19をマ
スクにして、第2銅メッキ層15の側面に半田メッキ層
からなる金属レジスト20を形成する。
スクにして、第2銅メッキ層15の側面に半田メッキ層
からなる金属レジスト20を形成する。
その後、前記レジスト膜パターン19を有機除去液等に
より熔解除去し、前記金属レジスト20をマスクにして
露呈する第1銅メッキ層14及びその直下の銅箔12a
、 12bをエツチング法により順にパターニングする
ことによって、第4図に示すように配線導体パターン2
1及びランドパターン22を形成する。
より熔解除去し、前記金属レジスト20をマスクにして
露呈する第1銅メッキ層14及びその直下の銅箔12a
、 12bをエツチング法により順にパターニングする
ことによって、第4図に示すように配線導体パターン2
1及びランドパターン22を形成する。
このような本実施例のパターン形成方法では、前記第1
銅メッキ層及び銅箔を選択的にパターニングする際に、
サイドエッチされる領域がその側面領域のみに制限され
、該サイドエッチ量が著しく減少される。
銅メッキ層及び銅箔を選択的にパターニングする際に、
サイドエッチされる領域がその側面領域のみに制限され
、該サイドエッチ量が著しく減少される。
なお、以上の実施例ではサイドエッチ量を減少するため
に、表面に半田メッキ層16が被覆された第2銅メツキ
l1t15の側面に、半田メッキ層からなる金属レジス
ト20を形成する場合の例について説明したが、第2銅
メッキ層15をマスクメッキ法により形成した後、該第
2銅メッキ層15の表面及び側面に一挙に半田メッキ層
からなる金属レジスト20を形成するようにしてもよい
。
に、表面に半田メッキ層16が被覆された第2銅メツキ
l1t15の側面に、半田メッキ層からなる金属レジス
ト20を形成する場合の例について説明したが、第2銅
メッキ層15をマスクメッキ法により形成した後、該第
2銅メッキ層15の表面及び側面に一挙に半田メッキ層
からなる金属レジスト20を形成するようにしてもよい
。
以上の説明から明らかなように、本発明に係るプリント
配線板の製造方法によれば、配線導体パターン及びラン
ドパターンを形成する際の、サイドエッチされる領域が
大幅に制限されるので、該サイドエッチ量が著しく低減
され、パターン精度の良い配線導体パターン及びランド
パターンを得ることが可能となる優れた効果を奏する。
配線板の製造方法によれば、配線導体パターン及びラン
ドパターンを形成する際の、サイドエッチされる領域が
大幅に制限されるので、該サイドエッチ量が著しく低減
され、パターン精度の良い配線導体パターン及びランド
パターンを得ることが可能となる優れた効果を奏する。
第1図乃至第4図は本発明に係るプリント配線板の製造
方法の一実施例を工程順に示 す要部断面図、 第5図乃至第6図は従来のプリント配線板の製造方法を
工程順に説明するための要部 断面図である。 第1図乃至第4図において 11はブリ、ント板、12a、 12bは銅箔、13は
スルーホール、14は第1銅メッキ層、15は第2銅メ
ッキ層、16は半田メッキ層、17はレジスト膜、19
レジスト膜パターン、20は金属レジスト、21は配線
導体パターン、22はランドパターンをそれぞれ示す。
方法の一実施例を工程順に示 す要部断面図、 第5図乃至第6図は従来のプリント配線板の製造方法を
工程順に説明するための要部 断面図である。 第1図乃至第4図において 11はブリ、ント板、12a、 12bは銅箔、13は
スルーホール、14は第1銅メッキ層、15は第2銅メ
ッキ層、16は半田メッキ層、17はレジスト膜、19
レジスト膜パターン、20は金属レジスト、21は配線
導体パターン、22はランドパターンをそれぞれ示す。
Claims (2)
- (1)表裏の銅箔(12a、12b)面及びスルーホー
ル(13)部壁面に第1銅メッキ層(14)が鍍着され
たプリント基板(11)上及びスルーホール(13)部
壁面上に、マスクメッキ法により所定形状の第2銅メッ
キ層(15)を形成した後、少なくとも前記第1銅メッ
キ層(14)上にレジスト膜(17)を塗着し、該レジ
スト膜(17)をパターニングして、レジスト膜パター
ン(19)と隣接する第2銅メッキ層(15)の側面に
所定間隙(18)を設けた後、前記第2銅メッキ層(1
5)の表面及び側面に金属レジスト(20)を被覆し、
前記レジスト膜パターン(19)を除去した後、該金属
レジスト(20)をマスクにして、露呈する前記第1銅
メッキ層(14)及び銅箔(12a、12b)を選択的
にエッチング除去し、導体パターン(21)及びランド
パターン(22)を形成することを特徴とするプリント
配線板の製造方法。 - (2)前記第2銅メッキ層(15)形成工程とレジスト
膜(17)塗着工程の間に、前記第2銅メッキ層(15
)の表面に半田メッキ(16)を被覆する工程を含むこ
とを特徴とする特許請求の範囲第(1)項に記載したプ
リント配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5534686A JPS62211986A (ja) | 1986-03-12 | 1986-03-12 | プリント配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5534686A JPS62211986A (ja) | 1986-03-12 | 1986-03-12 | プリント配線板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62211986A true JPS62211986A (ja) | 1987-09-17 |
Family
ID=12995943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5534686A Pending JPS62211986A (ja) | 1986-03-12 | 1986-03-12 | プリント配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62211986A (ja) |
-
1986
- 1986-03-12 JP JP5534686A patent/JPS62211986A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4312897A (en) | Buried resist technique for the fabrication of printed wiring | |
EP0127955B1 (en) | Manufacture of printed circuit boards | |
JPS62211986A (ja) | プリント配線板の製造方法 | |
JPH08107263A (ja) | プリント配線板の製造方法 | |
JPH03245593A (ja) | プリント配線板の製造方法 | |
US6360434B1 (en) | Circuit fabrication | |
JPS6369290A (ja) | プリント配線板の製造方法 | |
JPH04286389A (ja) | 回路基板の製造方法 | |
JPS58132988A (ja) | 印刷配線板の製造方法 | |
JPS613494A (ja) | プリント板製造方法 | |
JP3130707B2 (ja) | プリント基板およびその製造方法 | |
JPS61264783A (ja) | プリント配線板とその製造方法 | |
JPH07111374A (ja) | プリント配線基板及びその製造方法 | |
JPH0563941B2 (ja) | ||
JPH02105596A (ja) | 印刷配線板の製造方法 | |
JPH0732309B2 (ja) | 面付け実装プリント板の製造方法 | |
KR950000293B1 (ko) | 인쇄 배선판 및 그 제조 방법 | |
JPS6159891A (ja) | 印刷配線板の製造方法 | |
JPS61264782A (ja) | プリント配線板とその製造方法 | |
JPS5978591A (ja) | プリント配線基板とその製造方法 | |
JPS5832798B2 (ja) | 印刷配線板の製造法 | |
JPS61171194A (ja) | プリント基板の製造方法 | |
JPS5910599B2 (ja) | プリント基板の製造方法 | |
JPS62245696A (ja) | プリント基板の製造方法 | |
JPS63133697A (ja) | プリント配線基板の製造方法 |