JPH0256961A - 膜抵抗素子の製造方法 - Google Patents

膜抵抗素子の製造方法

Info

Publication number
JPH0256961A
JPH0256961A JP20648188A JP20648188A JPH0256961A JP H0256961 A JPH0256961 A JP H0256961A JP 20648188 A JP20648188 A JP 20648188A JP 20648188 A JP20648188 A JP 20648188A JP H0256961 A JPH0256961 A JP H0256961A
Authority
JP
Japan
Prior art keywords
resistance element
silicide
film resistance
film
resistivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20648188A
Other languages
English (en)
Inventor
Nobuhiko Yamashita
暢彦 山下
Kazuyoshi Asai
浅井 和義
Masami Tokumitsu
雅美 徳光
Kiyomitsu Onodera
清光 小野寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP20648188A priority Critical patent/JPH0256961A/ja
Publication of JPH0256961A publication Critical patent/JPH0256961A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集積回路等に用いる膜抵抗素子の製造方法に
関するものである。
〔従来の技術〕
一般に、集積回路に用いる膜抵抗素子の抵抗体には、窒
化タンク# (TaN) 、 ニクロム(Ni−Cr)
 。
クロム入り一酸化硅素、ポリシリコン等が、用いられて
いる。しかし、これらの材料は、材料自体の抵抗率を大
きく変えることができないため、所望の抵抗値を実現す
るためには、最適な材料を選択した上で抵抗体の膜厚や
面積等により調整する必要があった。また、同一基板上
に抵抗値の大きく異なる複員の抵抗体を形成する際には
、必要な抵抗値に応じて異なる材料を組み合わせて使用
しなければならなかった。更に、熱処理を行っても、他
の層と反応したり抵抗率が変化したりしない安定な材料
は得られていなかった。
これを解決するために、金属硅化物に窒素を添加した抵
抗体が提案されている。その実施例における膜抵抗素子
の製造方法は、タングステンシリサイドをターゲットと
し、アルゴンガス中に窒素ガスを混合した反応性スパッ
タリング法によるものである(特願昭59−11662
9号)。この製造方法は、窒素ガスのN、量比を変化さ
せることで、膜の抵抗率を大きく変化させることができ
る。
〔発ゆjが解決しようとする課題〕
しかしながら従来の金属硅化物に窒素を添加した膜抵抗
素子の製造方法は、窒素の流量比による抵抗体の抵抗率
の変化量が大きく、例えば、窒素の流量比の1%の変化
に対し、抵抗率は約40係も変化してしまう結果となっ
た。そのため、制御性よく目的の抵抗率を持つ膜を形成
することが困難であった。
〔課題を解決するための手段〕
本発明は上記の欠点を解決する九めになされたもので、
金属硅化物の原子数比が金W45対硅化物3からなるタ
ーゲットを用い、窒素ガスを含むアルゴンガス雰囲気で
、放電電力密度を1w7J以上とした反応性スパッタリ
ングを行なうことにより、抵抗体を形成している。
〔作用〕
金属硅化物の原子数比が金属5対硅化物3からなるター
ゲットを放電電力密度IW/Crn以上で反応性スパッ
タリングをすることにより、所望の抵抗率を有する抵抗
体を形成する。
〔実施例〕
以下、本発明の実施例を図に従って説明する。
第1図は本発明の一実施例を示すQaAs集積回路の断
面図である。GaAs基板10上には、FETのゲート
部分にショットキー障壁を用い念構造のMESFE72
0が形成され、その横のスペースに本願発明による膜抵
抗素子12が形成されている。
この膜抵抗素子12は窒素を添加したタングステンシリ
サイドで形成されており、半絶縁性のGaAs基板10
上、窒化シリコン1x14上及び酸化シリコン膜I6上
にそれぞれ形成されている。なお、MESFET20は
、n形高濃度のソース領域22、同じくn形高濃度のド
レイン領域24、n形の能動層26、ソース電極28、
ドレイン電極30、ショットキーゲート電極32によっ
て構成されている。
さて、膜抵抗素子12の製造方法を反応性スパッタリン
グの手順に従って説明する。通常、集積回路に用いる膜
抵抗素子12は金属硅化物が用いられており、その抵抗
率は10〜10 Ω1lffi程度である。そして、膜
抵抗素子12の全体の組成比率に対して金属の組成比率
が40〜70%必要となる。そのため、ターゲットとな
る金属硅化物の組成が極めて重要となる。本実施例にお
いては、金属の比率が高い上記条件が満足されるよう原
子数比が金!5対硅化物3からなるタングステンシリサ
イド(WsSIs)を用いている。ここで、この他の組
成からなるタングステンシリサイド(例えばWSt)で
も上記条件の膜抵抗素子を形成することができるが、膜
抵抗素子の形成に係る他の条件(例えば、放電電力密度
、雰囲気ガス等)の影響が懸著に現われ抵抗率の増大を
招く恐れがあり、安定な膜抵抗素子の形成が難しい。
次に、反応性スパッタリングの放電電力密度をIW/m
以上となる1、 5 W/α に設定する(例えばター
ゲットの直径を6インチ、放電電力を300ワツトとす
る)。ここで、放電電力は抵抗体形成のエネルギーを支
配しているため、放電電力密度がIW/crn未満とな
ると、ターゲットからタングステン、シリコンが放出さ
れにくくなシ、後述する雰囲気ガスとの反応によって抵
抗率の増大を招く結果となる。また、放電電力を10W
/crn2以上にしてもよいが反応性スパッタ装置を大
型化する必要があり、経済性からみても利点がない。
このため、通常は放電電力を1〜10W/crn の範
凹にするのが好ましい。
次に、反応性スパッタリングの雰囲気ガスとして不活性
ガスのアルゴンと窒素ガスを用いる。ここで、窒素ガス
は、膜抵抗素子12の抵抗率を制御するもので、窒素ガ
スを制御することにより抵抗率を所望の値に設定するこ
とができる。
さて、上記に示した条件で反応性スパッタリング法によ
υタングステンシリサイドをGaAs基板10上に堆積
を行なう。ここで、窒素ガスの流量比率を10〜40%
変化させることにより、タングステンシリサイドにおけ
るタングステンの組成比率t−40〜70%変化させる
ことができる。
次に、このタングステンシリサイドの堆積後、(CF、
 十〇、)プラズマのエツチング法やリフトオフ法など
によりパタ」ニングを行ない、堆積されたタングステン
シリサイドを所望の領域を残して除去することにより抵
抗素子12を形成する。
このように本実施例に係る膜抵抗素子12の製造方法は
、ターゲットにタングステンの組成比カ高いタングステ
ンシリサイド(WsSis)を用いているため、相対的
に添加される窒素の比率が下がり抵抗率の増大を抑制し
ていると共に、放電電力密度を1,5W/crn  と
高くしているなめ、タングステン、シリコンが堆積し易
くなり、その結果窒素が混入しにくくなって抵抗率の増
大を抑制している。これにより、所望の抵抗率を有する
膜抵抗素子を容易に形成することができる。
次に、第2図は窒素ガス流量比に対する抵抗率を示した
特性図である。図において、記号Aはターゲットにタン
グステンシリサイド(WsSig)を用い放電電力密度
を1.5W/crn  とした場合の本発明の特性図、
記号Bはターゲットにタングステンシリサイド(WSi
)を用い放′#l11電力密度を0.5W/crn2と
した場合の従来の特性図である。
同図から明らかなように記号Bは窒素ガス流量比10%
において抵抗率が急峻な変化を示しているのに対し、記
号Aは窒素ガスit比の10〜40係の変化に対して、
抵抗率をほぼ104〜10−20・釧の範囲で制御する
ことができる(これは、膜抵抗素子の膜厚を0,1μm
とするとシート抵抗が100Ω〜IKΩ/5quar6
に、膜厚を0.2μm とすると50Ω〜500Ω/5
quareに対応する)。このように、本実施例におけ
る膜抵抗素子の製造方法は、流量比1%の変化に対し、
抵抗率は約8係変化するため、膜抵抗素子を集積回路に
用いる抵抗率の範囲で制御性よく形成することができる
また、第3図は熱処理前と600 Cで30分間熱処理
を行った後の抵抗率を比較した特性図である。
図中の点線は、熱処理の前後で抵抗率が等しいことを示
す。この図から、プロットした点はほぼ点線上にあり、
窒素添加タングステンシリサイドの抵抗率が熱処理によ
っても変化しないことがわかる。これより、堆積後の熱
処理は抵抗値に影響なく、プロセス工程上の自由度が広
がる。また、800℃程度の高温熱処理によっても、窒
素添加タングステンシリサイドはG a A BやSi
n、等の下地と反応しないことがすでに明らかとなって
おり、堆積後の高温プロセスも可能である。
なお、窒素を添加したタングステンシリサイドは抵抗率
の低い部分では電極として使うことも可能であり、本実
施例のショットキーゲート電極32を窒素添加タングス
テンシリサイドにより形成してもよい。この場合、面積
の調整により、膜抵抗素子12とショットキーゲート電
極32を1回の堆積処理により同時に形成することも可
能である。
膜抵抗素子12とショットキーゲート電極32とを1回
の堆積処理により同時に形成することができれば、製造
工程数が減少するので、i産に有利である。
また、本実施例では、RFスパッタリングを行っている
が、DCスパッタリングを用いても、1〜10W/c1
′nの放電電力密度で同様に堆積可能である。
また、本実施例では膜抵抗素子をGaAg集積基板上に
形成しているが、その他の化合物半導体集積回路やsi
 を用いた半導体装置等においても、同様の膜抵抗素子
を形成できることは言うまでもない。
〔発明の効果〕
以上説明したように本発明は、金4硅化物の原子数比が
金属5対硅化物3からなるターゲットを用い、窒素ガス
を含むアルゴンガス雰囲気で、放電′ベカ密度を1 w
7cTn以上とした反応性スパッタリングを行なうこと
により、所望の抵抗率を有し、かつ耐熱性を有する膜抵
抗素子を容易に種度よく形成することができる。
また、この膜抵抗素子を集積回路に用いることにより、
回路設計の自由度が拡がり、従来設計ができなかった優
れた集積回路を実現することができるなど顕著な効果を
有する。
【図面の簡単な説明】
第1図は本発明の一実施例を示すGaAs集積回路の断
面図、第2図は窒素ガス流量比に対する抵抗率を示した
特性図、第3図は熱処理前と熱処理後の抵抗率を比較し
た特性図である。 12拳・・・膜抵抗素子。 第1 図 第2 図 N277”へ槃しt尤(7゜) 第3 図 懇処!←抵抗士(n・cm)

Claims (1)

  1. 【特許請求の範囲】  金属硅化物に窒素を添加した抵抗体を形成する膜抵抗
    素子の製造方法において、 金属硅化物の原子数比が金属5対硅化物3からなるター
    ゲットを用い、窒素ガスを含むアルゴンガス雰囲気で、
    放電電力密度を1W/cm^2以上とした反応性スパッ
    タリングを行なうことにより、前記抵抗体を形成するこ
    とを特徴とする膜抵抗素子の製造方法。
JP20648188A 1988-08-22 1988-08-22 膜抵抗素子の製造方法 Pending JPH0256961A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20648188A JPH0256961A (ja) 1988-08-22 1988-08-22 膜抵抗素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20648188A JPH0256961A (ja) 1988-08-22 1988-08-22 膜抵抗素子の製造方法

Publications (1)

Publication Number Publication Date
JPH0256961A true JPH0256961A (ja) 1990-02-26

Family

ID=16524089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20648188A Pending JPH0256961A (ja) 1988-08-22 1988-08-22 膜抵抗素子の製造方法

Country Status (1)

Country Link
JP (1) JPH0256961A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0472357A2 (en) * 1990-08-22 1992-02-26 Mitsubishi Denki Kabushiki Kaisha A semiconductor integrated circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6094757A (ja) * 1983-10-20 1985-05-27 Fujitsu Ltd 抵抗体
JPS60152651A (ja) * 1984-01-20 1985-08-10 Res Dev Corp Of Japan 窒素を含む非晶質合金およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6094757A (ja) * 1983-10-20 1985-05-27 Fujitsu Ltd 抵抗体
JPS60152651A (ja) * 1984-01-20 1985-08-10 Res Dev Corp Of Japan 窒素を含む非晶質合金およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0472357A2 (en) * 1990-08-22 1992-02-26 Mitsubishi Denki Kabushiki Kaisha A semiconductor integrated circuit
US5170235A (en) * 1990-08-22 1992-12-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
JPH03133176A (ja) 炭化珪素半導体装置およびその製造方法
JPS63301548A (ja) 半導体装置の製造方法
JPS5830162A (ja) 電極の形成方法
JPS62101049A (ja) シリサイド層の形成方法
US6531396B1 (en) Method of fabricating a nickel/platinum monsilicide film
JPH0245923A (ja) 半導体デバイスの製造方法
JPS6318342B2 (ja)
JPH10284717A (ja) 半導体デバイスの製造方法
JP2000196082A (ja) 半導体素子のゲ―ト電極形成方法
US4954852A (en) Sputtered metallic silicide gate for GaAs integrated circuits
JPH0256961A (ja) 膜抵抗素子の製造方法
JP2002217129A (ja) シリコンカーバイド半導体装置の製造方法
JPS60261101A (ja) 膜抵抗素子及びその製造方法
JP3118957B2 (ja) 電極形成方法
JPH05279846A (ja) スパッタ用ターゲット及びスパッタTiON膜成膜方法
JP3483802B2 (ja) 抵抗素子の製造方法
Murakami et al. Thermally stable, low‐resistance NiInWN x ohmic contacts to n‐type GaAs prepared by sputter deposition
JPS59177926A (ja) 半導体装置の製造方法
JPH07297206A (ja) 化合物半導体装置とその製造方法
JPH0555166A (ja) 半導体装置の製造方法
JP3078390B2 (ja) 酸化物超電導体と電極との接合抵抗制御方法及び超電導トランジスタの製造方法
JPS609120A (ja) 半導体装置の製造方法
JPH041497B2 (ja)
JPH01290771A (ja) 薄膜成長方法
JPS61174628A (ja) 半導体装置の製造方法