JPS6318342B2 - - Google Patents
Info
- Publication number
- JPS6318342B2 JPS6318342B2 JP55108430A JP10843080A JPS6318342B2 JP S6318342 B2 JPS6318342 B2 JP S6318342B2 JP 55108430 A JP55108430 A JP 55108430A JP 10843080 A JP10843080 A JP 10843080A JP S6318342 B2 JPS6318342 B2 JP S6318342B2
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- silicon
- deposited
- substrate
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910052710 silicon Inorganic materials 0.000 claims description 63
- 239000010703 silicon Substances 0.000 claims description 58
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 54
- 229910052782 aluminium Inorganic materials 0.000 claims description 49
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 27
- 229910045601 alloy Inorganic materials 0.000 claims description 25
- 239000000956 alloy Substances 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 229910000510 noble metal Inorganic materials 0.000 claims description 22
- 238000010438 heat treatment Methods 0.000 claims description 14
- 229910052763 palladium Inorganic materials 0.000 claims description 13
- 229910052697 platinum Inorganic materials 0.000 claims description 13
- 150000001875 compounds Chemical class 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 51
- 229910021332 silicide Inorganic materials 0.000 description 43
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 34
- 230000004888 barrier function Effects 0.000 description 33
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 33
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 28
- 238000000151 deposition Methods 0.000 description 25
- 239000004020 conductor Substances 0.000 description 18
- 238000006243 chemical reaction Methods 0.000 description 13
- 230000008021 deposition Effects 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 12
- 229910002058 ternary alloy Inorganic materials 0.000 description 9
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 8
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 8
- 238000012360 testing method Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 5
- 230000035515 penetration Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000003870 refractory metal Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005245 sintering Methods 0.000 description 4
- XSBJUSIOTXTIPN-UHFFFAOYSA-N aluminum platinum Chemical compound [Al].[Pt] XSBJUSIOTXTIPN-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 229910000765 intermetallic Inorganic materials 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- NLKNQRATVPKPDG-UHFFFAOYSA-M potassium iodide Chemical compound [K+].[I-] NLKNQRATVPKPDG-UHFFFAOYSA-M 0.000 description 3
- 229910000314 transition metal oxide Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 2
- IEQUNHXCJVILJQ-UHFFFAOYSA-N aluminum palladium Chemical compound [Al].[Pd] IEQUNHXCJVILJQ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000010970 precious metal Substances 0.000 description 2
- 229910018525 Al—Pt Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- 229910001260 Pt alloy Inorganic materials 0.000 description 1
- 229910002845 Pt–Ni Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000002524 electron diffraction data Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910021471 metal-silicon alloy Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910000923 precious metal alloy Inorganic materials 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- -1 silicide compound Chemical class 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28537—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、一般的に金属−シリコン間のオーム
接点又はシヨツトキ障壁接点に係り、更に具体的
に言えば、より高い熱安定性を有する改良された
アルミニウム−シリコン間のオーム接点又はシヨ
ツトキ障壁接点に係る。 従来において、アルミニウムが高温においてシ
リコンと直接接触しているとき、アルミニウム−
シリコン間に相互作用が生じることが知られてい
る。IBM Technical Disclosure Bulletin、第19
巻、第７号、第2532頁（1976年12月）において、
W.Chu等は、この問題を克服するためにアルミ
ニウム接点とシリコンとの間に中間層として遷移
金属酸化物を用いることを提案している。この技
術はアルミニウム−シリコン間の相互作用を除く
が、遷移金属酸化物とシリコンとの間に界面が存
在することにより、高抵抗の接点を形成し得る。 遷移金属酸化物を反応障壁として用いる代り
に、導体とシリコンとの間に珪化物層及び／もし
くは金属層を挿む解決方法も用いられている。 珪化物がアルミニウム導体とシリコン基板との
間に挿まれている場合には、シリコン中の不純物
濃度に応じてオーム接点又はシヨツトキ障壁接点
及び反応障壁がアルミニウムとシリコンとの間に
形成される。しかしながら、アルミニウム導体は
後のアニーリングの如き高温処理工程中に珪化物
と反応して、アルミニウムが珪化物中に浸透し得
る。これは例えばシヨツトキ障壁における始めの
珪化物−シリコン間の接触の電気的特性を変化さ
せる可能性があり、下の接合の高さを電気的に低
下させ得る。この問題は、米国特許第3906540号
明細書に述べられており、アルミニウムと珪化物
との間の相互作用を防ぐためにMo、Ti、Ｗ、
Ta又はそれらの合金の如き耐火金属の中間層を
用いることによつて解決されている。又、アルミ
ニウム接点と珪化物との間の中間層としてCrを
用いることが、IBM Technical Disclosure
Bulletin、第16巻、第11号、第3586頁（1974年４
月）においてT.M.Reith及びM.Revitzにより提
案されている。珪化物は通常金属をシリコン基板
上に付着しそして加熱して反応を生ぜしめること
によつて形成されるので、珪化物とシリコン基板
との間に高抵抗の界面の問題は存在しない。その
代り、耐火金属と珪化物との間には、その様な界
面の性質によりそして又その界面に存在し得る汚
染により、高抵抗の界面が存在し得る。更に、こ
の様な積層化された金属フイルム複合体の形成に
は、望ましくない応力現象、もろさ、又は積層分
離を生じて、接点の信頼性を損う恐れがある。 IBM Technical Disclosure Bulletin、第21
巻、第８号、第3372頁、1979年１月において、P.
S.Ho等は、アルミニウム接点とシリコン層との
間に中間層を用いる原理について更に述べてい
る。その技術は、耐火金属の代りにアルミニウム
−パラジウム合金又はアルミニウム−白金合金の
いずれかを用いている。これらの合金は、アルミ
ニウムと珪化物との間の相互作用を防ぐために障
壁を形成する耐火金属の機能と同様な機能を果
す。 上記の米国特許第3906540号明細書並びに
Reith等及びHo等による論文における方法はそれ
らが実施され得るには珪化物がシリコン基板上に
形成されることを必要とする。前述の如く、珪化
物は通常金属をシリコン基板上に付着しそして加
熱して反応を生ぜしめることによつて形成され
る。従つて、一般的に、PtSi及びPd2Siの如き珪
化物の形成は基板上に付着された金属の量に等し
い量のシリコンを基板から消耗する。小さい絶縁
ゲート型電界効果トランジスタ（IGFET）の場
合の如く浅い接合に接点が形成される場合には、
有用な接点の形成におけるシリコンの消耗は、素
子の能動領域のかなりの部分を消耗する結果とな
り、処理の許容範囲を考慮に入れる実際的方法に
おける設計を極めて困難にする。極めて浅い接合
に接点が形成される様な場合には、何ら実際的方
法が存在していない。 米国特許第3938243号明細書は、Pt及びNiをシ
リコン基板上に同時付着しそして反応させてシリ
コンとの三元合金を形成することについて開示し
ている。その結果形成された三元合金は、略同量
のPt−Niとシリコンとの混合物である。これら
の合金は、アルミニウム導体との間の相互作用を
防ぐために前述の米国特許第3906540号明細書並
びにReith等及びHo等による論文における如き方
法が用いられていなければ、他の珪化物の反応と
同様に、アルミニウム導体と相互作用する。更
に、その様な三元珪化物の形成はPtSi又はPd2Si
の形成において生じる量と同様な量のシリコンを
消耗し、これらの三元合金は浅い接合の場合には
かろうじてしか使用され得ない。 本出願人による特願昭53−65023号（特開昭54
−13283）の明細書は、シリコンと珪化物形成金
属とを同時に蒸着することにより珪化物をシリコ
ン基板上に同時付着するための方法を開示してい
る。この技術は、基板からシリコンを消耗する問
題を除くが、付着された珪化物が基板との間に反
応を生じる機会がない。付着された層は基板と反
応していないので、恐らく高抵抗の界面が基板と
付着された材料との間に生じて、接点としてのそ
の有効性が限定される。更に、この技術はAl−
珪化物間の浸透現象の問題について何ら言及して
おらず、この問題を克服するためには前述の米国
特許第3906540号明細書及びHo等による論文にお
いて提案されている如き処理工程を更に必要とす
る。 反応障壁として金属間化合物を用いることが米
国特許第3995301号明細書に提案されている。こ
の明細書は、珪化物層上にアルミニウムを付着し
そしてAl2Ptの形のアルミニウム−白金化合物が
形成される様に上記珪化物を変化させるために
400乃至450℃の温度範囲で熱処理することについ
て開示している。この技術はシリコン基板に
Al2Ptの新しい接点を形成して、障壁の高さを
PtSiの約0.8Vから約0.72eVに低下させる。この
技術においては、シリコン基板上に珪化物形成金
属を付着しそして反応させて珪化物を形成するこ
とが必要である。珪化物層が処理中に形成されね
ばならないので、この技術は浅い接合を有する素
子上における珪化物障壁接点の形成に関して既に
述べた場合と同じ限界を有している。米国特許第
4140020号明細書は、同様な方法を用いて、接点
及びシヨツトキ障壁に用いられるシリコン基板の
表面上に二元の金属間化合物を形成することにつ
いて開示している。この技術においては、二元の
金属間化合物を形成する金属が同時付着されそし
て熱処理により反応される。この場合も、この技
術は、高抵抗の界面を除くために必要なシリコン
基板とその上に付着された層との間の反応が生じ
ない点において、前述の特願昭53−65023号明細
書における方法の場合と同じ欠点を有している。 従つて、本発明の目的は、高濃度にドープされ
たシリコン基板上にその場で形成された金属オー
ム接点を提供することである。 本発明の他の目的は、シリコン基板上にその場
で形成された金属シヨツトキ障壁接点を提供する
ことである。 本発明の他の目的は、三元化合物を含む熱的に
安定なオーム接点を提供することである。 本発明の他の目的は、熱処理によりシリコン基
板と反応するが、少量のシリコンしか消耗せず、
従つて熱的に安定な浅い接合の形成を可能にする
接点を提供することである。 本発明の更に他の目的は、アルミニウム・フイ
ルムの存在の下に略500℃の高温に対して熱的に
安定な接合を有している接点を提供することであ
る。 本発明による接点はPd及びPtより成る群から
選択された貴金属と合金化されたアルミニウムを
含む。基板に隣接する接点の少なくとも一部は更
にシリコンと合金化されている。 上記接点は、シリコン基板上にアルミニウムと
Pt及びPdより成る群から選択された少なくとも
１つの貴金属との合金を同時付着することによつ
て形成される。その同時付着された層のアルミニ
ウム含有量は約40乃至60原子百分率である。その
同時付着された合金は、基板との界面において更
にシリコンと合金化された領域を形成するに充分
な時間の間、約400乃至600℃に加熱される。 次に、図面を参照して、本発明について更に詳
細に説明する。第１図は、Ｐ−Ｎシリコン接合上
に付着された従来技術による金属−シリコン間の
オーム接点又はシヨツトキ障壁接点を示してい
る。シリコン基板１０は一連の中間導体層を介し
てアルミニウム導体１２に結合されている。典型
的には、接合にオーム接点を形成するために、白
金又はパラジウムの珪化物の層１４がシリコン基
板１０に接触されている。珪化物層１４と導体１
２との間には、障壁層１６が挿まれている。この
障壁層はクロム又はアルミニウム・パラジウム化
合物もしくはアルミニウム白金化合物の如き耐火
金属であり得る。その結果形成された接点は、珪
化物層１４と障壁層１６との間の界面の性質及び
該界面に生じ得る汚染による過度の抵抗を生じる
ことが多い。従来技術による接点におけるもう１
つの問題は、珪化物層１４の形成は基板１０から
シリコンを消耗することである。Pd2Si及びPtSi
の場合、珪化物が浸透する深さｄにより測定され
るSiの消耗は、基板１０上に付着されそして珪化
物を形成するために該基板と反応された金属層の
厚さに略等しい。IGFETの如き浅いN+型能動領
域１９を有する素子の場合には、接点の形成中に
珪化物層１４がN+型能動領域１９を消耗して形
成される素子の特性を破壊する可能性がある。更
に大きな問題は、導体金属の付着及びそのパター
ン化後のアニール処理中に、更に障壁層が設けら
れていない場合において、導体金属が珪化物を経
てそして接合を経て浸透して接合を破壊し得るこ
とである。IGFETの製造においては、通常その
様な障壁層は用いられず、従つて接合は特に導体
金属の浸透によつて影響され易い。 第２図は本発明の一実施例を示している。シリ
コン基板１０が、アルミニウムとPd又はPtのい
ずれかの貴金属との合金の層１４′を介してアル
ミニウム導体１２に取付けられている。層１４′
の少なくとも一部の領域が更にシリコンと合金化
されてアルミニウム−貴金属−シリコンの合金を
形成している。Pdが用いられている場合の好ま
しい合金はAl3Pd4Siであり、白金が用いられて
いる場合の好ましい合金はAl3Pt4Siである。従来
技術による二元合金Pd2Si又はPtSiの形成の場合
と比べて、三元合金Al3Pd4Si又はAl3Pt4Siは約７
分の１のシリコンの量しか消耗しない。その結
果、同等の金属付着に対して減少された浸透の深
さd′が得られ、N+型能動領域１９がほとんどそ
のまま残されて、形成される素子の特性の劣化が
除かれる。三元合金領域はシリコン基板１０とア
ルミニウム−貴金属合金層１４′との間の界面１
８′に形成される。層１４′は出来る限りシリコン
と合金化されて、層１４′全体にアルミニウム−
貴金属−シリコン化合物が形成されることが好ま
しい。 第１図又は第２図に示されている如き素子の製
造においては、約1016原子／c.c.のドーピング・レ
ベルを有するＮ型シリコン基板がシヨツトキ障壁
接合を形成するために用いられることが出来、又
はより高濃度にドープされたＮ又はＰ型の基板が
オーム接点を形成するために用いられ得る。オー
ム接点又はシヨツトキ障壁接点を形成するための
適当なドーピング・レベルの選択は当分野におい
て周知である。 第３図は第１図に示されている如き従来技術に
よる構造体を形成するために典型的に用いられて
いる工程を示す流れ図である。工程３２に示され
ている如く、清浄化されたシリコン基板１０がチ
エンバ内に配置され、圧力が略10-7トルに低下さ
れて、Pt又はPdがシリコン基板上に付着される。
付着物の厚さは典型的には約500Åである。 付着後、基板１０は真空中で約20分間焼結され
る。パラジウム付着物の場合には、焼結温度は略
250℃であり、白金付着物の場合には、焼結温度
は約600℃である。工程３４に示されているこの
焼結処理は付着された金属を第１図に示されてい
る珪化物層１４に変える。 任意に、残つている未反応の白金又はパラジウ
ム金属を除くために、珪化物層１４を有する基板
１０が真空から取出されて食刻され得る。パラジ
ウムは沃化カリウムを食刻剤として用いることに
より除去され、白金は王水を用いて除去され得
る。この任意の工程は、任意であることを示すた
めに破線で示されている工程３６により第３図に
示されている。 焼結工程３４の後に、任意の第二の付着工程３
８が行なわれ、この工程においてはCr、又はAl
及びPtもしくはPdのいずれかの如き金属層が珪
化物層１４上に付着される。この付着は第１図に
示されている如く障壁層１６を形成する。障壁層
１６は真空中で付着され、その厚さは略500Åで
ある。今日のIGFET素子の製造の場合の如くこ
の工程が除かれている場合には、上記導体金属の
浸透が後の処理中に生じ得る。 最後に、アルミニウム導体１２が第１図に示さ
れている如く障壁層１６上に蒸着される。この導
体を最終的に付着する前に、適切なパターン化を
行なうために中間マスク工程（図示せず）を用い
ることも可能であり、又はアルミニウムが付着さ
れた後にパターン化を行なつてもよい。 第３図の流れ図は第１図に示されている従来技
術による素子を形成するために用いられ得る処理
工程及び金属化技術を示している。この方法は、
接点と基板との間に２つの中間金属層を付着する
ことを必要とする。この２つの金属層を付着する
必要は本発明によつて除かれた。更に、Pd2Si又
はPtSiの如き貴金属珪化物層１４を形成するため
の貴金属と基板１０との反応は、工程３２におい
て付着された金属の体積に略等しい体積のSiの消
耗を必要とする。この反応の結果、珪化物層１４
がシリコン基板１０中に著しく浸透し、これは
1μｍ又はそれ以下の小さいFETに存在する如き
極めて浅い接合に接点を設けるための実際的な方
法において問題を生じる。この消耗の問題は本発
明によつて除かれ、Al−貴金属珪化物の形成は
従来技術による素子における貴金属珪化物の形成
に必要なSiの体積の約７分の１しか消耗しない。 更に、本発明は、信頼性を有する接点を形成す
るために必要な処理工程の数を減少させる。第４
図は本発明を実施するための１つの方法を示す流
れ図である。基板に適当な準備が施されそしてチ
エンバが約10-7トルに、好ましくはそれ以下の圧
力に、排気された後に、基板が該チエンバ内に配
置される。それからアルミニウムと白金及びパラ
ジウムより成る群から選択された少なくとも１つ
の貴金属との合金が基板上に付着される。この同
時付着された層のアルミニウム含有量は約40乃至
60原子百分率である。アルミニウム含有量がこれ
らの組成範囲内に維持されそして１つの貴金属だ
けが用いられた場合には、後述される如く適当な
熱処理が施されたときに、Al3Pd4Si又はAl3Pt4Si
の形の珪化物が形成されることが解つた。上記の
同時付着された合金は、その様な三元化合物がよ
り完全に形成され得るように、約50原子百分率の
アルミニウムを含むことが好ましい。同時付着は
次に示す如き種々の技術のいずれかによつて達成
され得る。 (a) ２つの電子ビーム電源を用いて個々の源から
アルミニウム及び貴金属を同時に蒸着する。 (b) 適当な組成の均質な合金のターゲツトからス
パツタする。 (c) ２つの源の抵抗加熱を用いて同時に蒸着す
る。 典型的には、これらの同時付着された層は約
200乃至1500Åの厚さを有すべきである。 アルミニウム−貴金属合金が同時付着された後
に、第２図に示されているアルミニウム導体１２
が付着され得る。典型的には、アルミニウム接点
の厚さは約1/4乃至1μｍである。 アルミニウム合金の同時付着及びアルミニウム
導体の付着は第４図の工程４２に示されている如
く単一の工程で達成され得る。この場合には、付
着の始めの部分において、制御された量の貴金属
がアルミニウムと同時付着され、その後にアルミ
ニウムだけが付着される。例えば、AlPd層が望
まれる場合には、約６Å／秒のアルミニウムの蒸
着速度及び約５Å／秒のPdの蒸着速度を用いる
ことによつて得られる。密度の差が修正された後
に、この蒸着速度の組合せは略等しい原子組成の
Al及びPdを与える。蒸着は約10-6乃至10-7トル
の真空の下で室温において行なわれ得る。 付着工程が完了した後に、複合構造体が加熱さ
れる。熱処理工程４４中に、基板及び付着された
層が、更にシリコンと合金化された領域を形成す
るに充分な時間の間約400乃至約600℃に加熱され
る。同時付着されたアルミニウム−貴金属合金層
をシリコンと完全に反応させるに充分な時間の間
加熱することが好ましい。1000Åの合金フイルム
を得るには、それらの時間は典型的には２分の１
時間である。同時付着された貴金属がPdである
とき、Al3Pd4Siが形成される。 同時付着されたAl−Pt層は、透過型電子顕微
鏡を用いてAl3Pd4Siの場合と実質的に同一であ
ることが観察された電子線回折パターンを有する
珪化物化合物を形成する。Al3Pt4Siの化合物は従
来の文献には報告されていないが、上記回折パタ
ーンに基づいて上記化合物はAl3Pt4Siとして同定
された。 三元珪化物の形成を制御するパラメータを設定
するために系統的な一連のテストが行なわれた。
それらのテスト結果は次の表に示されており、
Si基板上に800乃至1500Åの貴金属−アルミニウ
ム合金を同時蒸着しそして熱処理を加えることに
より観察された構造体を示している。熱力学的観
点から、上記三元化合物は、付着されたAl−貴
金属の比率及び用いられた本質的に非平衡状態的
処理に適用された時間−温度処理に応じて、二元
化合物と、又は二元化合物及び純粋な元素と共存
することが予想される。 反応中に形成されるこれらの二元相及びアルミ
ニウム相はAl3Pd4Si／Si又はAl3Pt4Si／Siの反応
接合の上部に配置される。回折パターンを調べた
結果、AlPd及びAl2Ptは両方とも立方結晶構造を
有することが解つた。
接点又はシヨツトキ障壁接点に係り、更に具体的
に言えば、より高い熱安定性を有する改良された
アルミニウム−シリコン間のオーム接点又はシヨ
ツトキ障壁接点に係る。 従来において、アルミニウムが高温においてシ
リコンと直接接触しているとき、アルミニウム−
シリコン間に相互作用が生じることが知られてい
る。IBM Technical Disclosure Bulletin、第19
巻、第７号、第2532頁（1976年12月）において、
W.Chu等は、この問題を克服するためにアルミ
ニウム接点とシリコンとの間に中間層として遷移
金属酸化物を用いることを提案している。この技
術はアルミニウム−シリコン間の相互作用を除く
が、遷移金属酸化物とシリコンとの間に界面が存
在することにより、高抵抗の接点を形成し得る。 遷移金属酸化物を反応障壁として用いる代り
に、導体とシリコンとの間に珪化物層及び／もし
くは金属層を挿む解決方法も用いられている。 珪化物がアルミニウム導体とシリコン基板との
間に挿まれている場合には、シリコン中の不純物
濃度に応じてオーム接点又はシヨツトキ障壁接点
及び反応障壁がアルミニウムとシリコンとの間に
形成される。しかしながら、アルミニウム導体は
後のアニーリングの如き高温処理工程中に珪化物
と反応して、アルミニウムが珪化物中に浸透し得
る。これは例えばシヨツトキ障壁における始めの
珪化物−シリコン間の接触の電気的特性を変化さ
せる可能性があり、下の接合の高さを電気的に低
下させ得る。この問題は、米国特許第3906540号
明細書に述べられており、アルミニウムと珪化物
との間の相互作用を防ぐためにMo、Ti、Ｗ、
Ta又はそれらの合金の如き耐火金属の中間層を
用いることによつて解決されている。又、アルミ
ニウム接点と珪化物との間の中間層としてCrを
用いることが、IBM Technical Disclosure
Bulletin、第16巻、第11号、第3586頁（1974年４
月）においてT.M.Reith及びM.Revitzにより提
案されている。珪化物は通常金属をシリコン基板
上に付着しそして加熱して反応を生ぜしめること
によつて形成されるので、珪化物とシリコン基板
との間に高抵抗の界面の問題は存在しない。その
代り、耐火金属と珪化物との間には、その様な界
面の性質によりそして又その界面に存在し得る汚
染により、高抵抗の界面が存在し得る。更に、こ
の様な積層化された金属フイルム複合体の形成に
は、望ましくない応力現象、もろさ、又は積層分
離を生じて、接点の信頼性を損う恐れがある。 IBM Technical Disclosure Bulletin、第21
巻、第８号、第3372頁、1979年１月において、P.
S.Ho等は、アルミニウム接点とシリコン層との
間に中間層を用いる原理について更に述べてい
る。その技術は、耐火金属の代りにアルミニウム
−パラジウム合金又はアルミニウム−白金合金の
いずれかを用いている。これらの合金は、アルミ
ニウムと珪化物との間の相互作用を防ぐために障
壁を形成する耐火金属の機能と同様な機能を果
す。 上記の米国特許第3906540号明細書並びに
Reith等及びHo等による論文における方法はそれ
らが実施され得るには珪化物がシリコン基板上に
形成されることを必要とする。前述の如く、珪化
物は通常金属をシリコン基板上に付着しそして加
熱して反応を生ぜしめることによつて形成され
る。従つて、一般的に、PtSi及びPd2Siの如き珪
化物の形成は基板上に付着された金属の量に等し
い量のシリコンを基板から消耗する。小さい絶縁
ゲート型電界効果トランジスタ（IGFET）の場
合の如く浅い接合に接点が形成される場合には、
有用な接点の形成におけるシリコンの消耗は、素
子の能動領域のかなりの部分を消耗する結果とな
り、処理の許容範囲を考慮に入れる実際的方法に
おける設計を極めて困難にする。極めて浅い接合
に接点が形成される様な場合には、何ら実際的方
法が存在していない。 米国特許第3938243号明細書は、Pt及びNiをシ
リコン基板上に同時付着しそして反応させてシリ
コンとの三元合金を形成することについて開示し
ている。その結果形成された三元合金は、略同量
のPt−Niとシリコンとの混合物である。これら
の合金は、アルミニウム導体との間の相互作用を
防ぐために前述の米国特許第3906540号明細書並
びにReith等及びHo等による論文における如き方
法が用いられていなければ、他の珪化物の反応と
同様に、アルミニウム導体と相互作用する。更
に、その様な三元珪化物の形成はPtSi又はPd2Si
の形成において生じる量と同様な量のシリコンを
消耗し、これらの三元合金は浅い接合の場合には
かろうじてしか使用され得ない。 本出願人による特願昭53−65023号（特開昭54
−13283）の明細書は、シリコンと珪化物形成金
属とを同時に蒸着することにより珪化物をシリコ
ン基板上に同時付着するための方法を開示してい
る。この技術は、基板からシリコンを消耗する問
題を除くが、付着された珪化物が基板との間に反
応を生じる機会がない。付着された層は基板と反
応していないので、恐らく高抵抗の界面が基板と
付着された材料との間に生じて、接点としてのそ
の有効性が限定される。更に、この技術はAl−
珪化物間の浸透現象の問題について何ら言及して
おらず、この問題を克服するためには前述の米国
特許第3906540号明細書及びHo等による論文にお
いて提案されている如き処理工程を更に必要とす
る。 反応障壁として金属間化合物を用いることが米
国特許第3995301号明細書に提案されている。こ
の明細書は、珪化物層上にアルミニウムを付着し
そしてAl2Ptの形のアルミニウム−白金化合物が
形成される様に上記珪化物を変化させるために
400乃至450℃の温度範囲で熱処理することについ
て開示している。この技術はシリコン基板に
Al2Ptの新しい接点を形成して、障壁の高さを
PtSiの約0.8Vから約0.72eVに低下させる。この
技術においては、シリコン基板上に珪化物形成金
属を付着しそして反応させて珪化物を形成するこ
とが必要である。珪化物層が処理中に形成されね
ばならないので、この技術は浅い接合を有する素
子上における珪化物障壁接点の形成に関して既に
述べた場合と同じ限界を有している。米国特許第
4140020号明細書は、同様な方法を用いて、接点
及びシヨツトキ障壁に用いられるシリコン基板の
表面上に二元の金属間化合物を形成することにつ
いて開示している。この技術においては、二元の
金属間化合物を形成する金属が同時付着されそし
て熱処理により反応される。この場合も、この技
術は、高抵抗の界面を除くために必要なシリコン
基板とその上に付着された層との間の反応が生じ
ない点において、前述の特願昭53−65023号明細
書における方法の場合と同じ欠点を有している。 従つて、本発明の目的は、高濃度にドープされ
たシリコン基板上にその場で形成された金属オー
ム接点を提供することである。 本発明の他の目的は、シリコン基板上にその場
で形成された金属シヨツトキ障壁接点を提供する
ことである。 本発明の他の目的は、三元化合物を含む熱的に
安定なオーム接点を提供することである。 本発明の他の目的は、熱処理によりシリコン基
板と反応するが、少量のシリコンしか消耗せず、
従つて熱的に安定な浅い接合の形成を可能にする
接点を提供することである。 本発明の更に他の目的は、アルミニウム・フイ
ルムの存在の下に略500℃の高温に対して熱的に
安定な接合を有している接点を提供することであ
る。 本発明による接点はPd及びPtより成る群から
選択された貴金属と合金化されたアルミニウムを
含む。基板に隣接する接点の少なくとも一部は更
にシリコンと合金化されている。 上記接点は、シリコン基板上にアルミニウムと
Pt及びPdより成る群から選択された少なくとも
１つの貴金属との合金を同時付着することによつ
て形成される。その同時付着された層のアルミニ
ウム含有量は約40乃至60原子百分率である。その
同時付着された合金は、基板との界面において更
にシリコンと合金化された領域を形成するに充分
な時間の間、約400乃至600℃に加熱される。 次に、図面を参照して、本発明について更に詳
細に説明する。第１図は、Ｐ−Ｎシリコン接合上
に付着された従来技術による金属−シリコン間の
オーム接点又はシヨツトキ障壁接点を示してい
る。シリコン基板１０は一連の中間導体層を介し
てアルミニウム導体１２に結合されている。典型
的には、接合にオーム接点を形成するために、白
金又はパラジウムの珪化物の層１４がシリコン基
板１０に接触されている。珪化物層１４と導体１
２との間には、障壁層１６が挿まれている。この
障壁層はクロム又はアルミニウム・パラジウム化
合物もしくはアルミニウム白金化合物の如き耐火
金属であり得る。その結果形成された接点は、珪
化物層１４と障壁層１６との間の界面の性質及び
該界面に生じ得る汚染による過度の抵抗を生じる
ことが多い。従来技術による接点におけるもう１
つの問題は、珪化物層１４の形成は基板１０から
シリコンを消耗することである。Pd2Si及びPtSi
の場合、珪化物が浸透する深さｄにより測定され
るSiの消耗は、基板１０上に付着されそして珪化
物を形成するために該基板と反応された金属層の
厚さに略等しい。IGFETの如き浅いN+型能動領
域１９を有する素子の場合には、接点の形成中に
珪化物層１４がN+型能動領域１９を消耗して形
成される素子の特性を破壊する可能性がある。更
に大きな問題は、導体金属の付着及びそのパター
ン化後のアニール処理中に、更に障壁層が設けら
れていない場合において、導体金属が珪化物を経
てそして接合を経て浸透して接合を破壊し得るこ
とである。IGFETの製造においては、通常その
様な障壁層は用いられず、従つて接合は特に導体
金属の浸透によつて影響され易い。 第２図は本発明の一実施例を示している。シリ
コン基板１０が、アルミニウムとPd又はPtのい
ずれかの貴金属との合金の層１４′を介してアル
ミニウム導体１２に取付けられている。層１４′
の少なくとも一部の領域が更にシリコンと合金化
されてアルミニウム−貴金属−シリコンの合金を
形成している。Pdが用いられている場合の好ま
しい合金はAl3Pd4Siであり、白金が用いられて
いる場合の好ましい合金はAl3Pt4Siである。従来
技術による二元合金Pd2Si又はPtSiの形成の場合
と比べて、三元合金Al3Pd4Si又はAl3Pt4Siは約７
分の１のシリコンの量しか消耗しない。その結
果、同等の金属付着に対して減少された浸透の深
さd′が得られ、N+型能動領域１９がほとんどそ
のまま残されて、形成される素子の特性の劣化が
除かれる。三元合金領域はシリコン基板１０とア
ルミニウム−貴金属合金層１４′との間の界面１
８′に形成される。層１４′は出来る限りシリコン
と合金化されて、層１４′全体にアルミニウム−
貴金属−シリコン化合物が形成されることが好ま
しい。 第１図又は第２図に示されている如き素子の製
造においては、約1016原子／c.c.のドーピング・レ
ベルを有するＮ型シリコン基板がシヨツトキ障壁
接合を形成するために用いられることが出来、又
はより高濃度にドープされたＮ又はＰ型の基板が
オーム接点を形成するために用いられ得る。オー
ム接点又はシヨツトキ障壁接点を形成するための
適当なドーピング・レベルの選択は当分野におい
て周知である。 第３図は第１図に示されている如き従来技術に
よる構造体を形成するために典型的に用いられて
いる工程を示す流れ図である。工程３２に示され
ている如く、清浄化されたシリコン基板１０がチ
エンバ内に配置され、圧力が略10-7トルに低下さ
れて、Pt又はPdがシリコン基板上に付着される。
付着物の厚さは典型的には約500Åである。 付着後、基板１０は真空中で約20分間焼結され
る。パラジウム付着物の場合には、焼結温度は略
250℃であり、白金付着物の場合には、焼結温度
は約600℃である。工程３４に示されているこの
焼結処理は付着された金属を第１図に示されてい
る珪化物層１４に変える。 任意に、残つている未反応の白金又はパラジウ
ム金属を除くために、珪化物層１４を有する基板
１０が真空から取出されて食刻され得る。パラジ
ウムは沃化カリウムを食刻剤として用いることに
より除去され、白金は王水を用いて除去され得
る。この任意の工程は、任意であることを示すた
めに破線で示されている工程３６により第３図に
示されている。 焼結工程３４の後に、任意の第二の付着工程３
８が行なわれ、この工程においてはCr、又はAl
及びPtもしくはPdのいずれかの如き金属層が珪
化物層１４上に付着される。この付着は第１図に
示されている如く障壁層１６を形成する。障壁層
１６は真空中で付着され、その厚さは略500Åで
ある。今日のIGFET素子の製造の場合の如くこ
の工程が除かれている場合には、上記導体金属の
浸透が後の処理中に生じ得る。 最後に、アルミニウム導体１２が第１図に示さ
れている如く障壁層１６上に蒸着される。この導
体を最終的に付着する前に、適切なパターン化を
行なうために中間マスク工程（図示せず）を用い
ることも可能であり、又はアルミニウムが付着さ
れた後にパターン化を行なつてもよい。 第３図の流れ図は第１図に示されている従来技
術による素子を形成するために用いられ得る処理
工程及び金属化技術を示している。この方法は、
接点と基板との間に２つの中間金属層を付着する
ことを必要とする。この２つの金属層を付着する
必要は本発明によつて除かれた。更に、Pd2Si又
はPtSiの如き貴金属珪化物層１４を形成するため
の貴金属と基板１０との反応は、工程３２におい
て付着された金属の体積に略等しい体積のSiの消
耗を必要とする。この反応の結果、珪化物層１４
がシリコン基板１０中に著しく浸透し、これは
1μｍ又はそれ以下の小さいFETに存在する如き
極めて浅い接合に接点を設けるための実際的な方
法において問題を生じる。この消耗の問題は本発
明によつて除かれ、Al−貴金属珪化物の形成は
従来技術による素子における貴金属珪化物の形成
に必要なSiの体積の約７分の１しか消耗しない。 更に、本発明は、信頼性を有する接点を形成す
るために必要な処理工程の数を減少させる。第４
図は本発明を実施するための１つの方法を示す流
れ図である。基板に適当な準備が施されそしてチ
エンバが約10-7トルに、好ましくはそれ以下の圧
力に、排気された後に、基板が該チエンバ内に配
置される。それからアルミニウムと白金及びパラ
ジウムより成る群から選択された少なくとも１つ
の貴金属との合金が基板上に付着される。この同
時付着された層のアルミニウム含有量は約40乃至
60原子百分率である。アルミニウム含有量がこれ
らの組成範囲内に維持されそして１つの貴金属だ
けが用いられた場合には、後述される如く適当な
熱処理が施されたときに、Al3Pd4Si又はAl3Pt4Si
の形の珪化物が形成されることが解つた。上記の
同時付着された合金は、その様な三元化合物がよ
り完全に形成され得るように、約50原子百分率の
アルミニウムを含むことが好ましい。同時付着は
次に示す如き種々の技術のいずれかによつて達成
され得る。 (a) ２つの電子ビーム電源を用いて個々の源から
アルミニウム及び貴金属を同時に蒸着する。 (b) 適当な組成の均質な合金のターゲツトからス
パツタする。 (c) ２つの源の抵抗加熱を用いて同時に蒸着す
る。 典型的には、これらの同時付着された層は約
200乃至1500Åの厚さを有すべきである。 アルミニウム−貴金属合金が同時付着された後
に、第２図に示されているアルミニウム導体１２
が付着され得る。典型的には、アルミニウム接点
の厚さは約1/4乃至1μｍである。 アルミニウム合金の同時付着及びアルミニウム
導体の付着は第４図の工程４２に示されている如
く単一の工程で達成され得る。この場合には、付
着の始めの部分において、制御された量の貴金属
がアルミニウムと同時付着され、その後にアルミ
ニウムだけが付着される。例えば、AlPd層が望
まれる場合には、約６Å／秒のアルミニウムの蒸
着速度及び約５Å／秒のPdの蒸着速度を用いる
ことによつて得られる。密度の差が修正された後
に、この蒸着速度の組合せは略等しい原子組成の
Al及びPdを与える。蒸着は約10-6乃至10-7トル
の真空の下で室温において行なわれ得る。 付着工程が完了した後に、複合構造体が加熱さ
れる。熱処理工程４４中に、基板及び付着された
層が、更にシリコンと合金化された領域を形成す
るに充分な時間の間約400乃至約600℃に加熱され
る。同時付着されたアルミニウム−貴金属合金層
をシリコンと完全に反応させるに充分な時間の間
加熱することが好ましい。1000Åの合金フイルム
を得るには、それらの時間は典型的には２分の１
時間である。同時付着された貴金属がPdである
とき、Al3Pd4Siが形成される。 同時付着されたAl−Pt層は、透過型電子顕微
鏡を用いてAl3Pd4Siの場合と実質的に同一であ
ることが観察された電子線回折パターンを有する
珪化物化合物を形成する。Al3Pt4Siの化合物は従
来の文献には報告されていないが、上記回折パタ
ーンに基づいて上記化合物はAl3Pt4Siとして同定
された。 三元珪化物の形成を制御するパラメータを設定
するために系統的な一連のテストが行なわれた。
それらのテスト結果は次の表に示されており、
Si基板上に800乃至1500Åの貴金属−アルミニウ
ム合金を同時蒸着しそして熱処理を加えることに
より観察された構造体を示している。熱力学的観
点から、上記三元化合物は、付着されたAl−貴
金属の比率及び用いられた本質的に非平衡状態的
処理に適用された時間−温度処理に応じて、二元
化合物と、又は二元化合物及び純粋な元素と共存
することが予想される。 反応中に形成されるこれらの二元相及びアルミ
ニウム相はAl3Pd4Si／Si又はAl3Pt4Si／Siの反応
接合の上部に配置される。回折パターンを調べた
結果、AlPd及びAl2Ptは両方とも立方結晶構造を
有することが解つた。
【表】
この表を調べることにより理解され得る如く、
所望の三元合金化合物を得るためには、同時蒸着
された付着物におけるアルミニウムの濃度を限定
することが必要である。一般的に、アルミニウム
と貴金属との比率は３対２乃至２対３の原子比に
維持されるべきである。AlとPdとの比率が３対
１になると、所望の三元合金は形成されないこと
に留意されたい。 更に、三元合金への実質的変化を達成するため
には、同時付着された金属を約400乃至600℃の温
度でアニールすることが好ましいことが表から
理解され得る。 シリコンと同時付着された金属との反応を促進
する熱処理は接触抵抗を減少させ、付着された層
とSi基板との間に何ら反応が生じていない、前述
の本出願人による特願昭53−65023号明細書に提
案されている如き技術から生じる問題を克服す
る。更に、本発明においては、シリコン基板との
間の反応は促進されるが、Siの消耗は最小限にさ
れる。アルミニウム−貴金属合金が本発明におけ
る組成範囲内であるとき、熱処理のための適当な
温度は約400乃至約600℃である。形成された合金
は、Al3Pd4Si又はAl3Pt4Siのいずれかであるの
で、比較的少ないシリコンしか消耗しない。これ
らの合金におけるシリコンの濃度は、それらに匹
敵する二元珪化物であるPtSi又はPd2Siの場合よ
りもずつと低い。 接点のための導体を設けるためにマスク工程が
必要な場合には、第５図に流れ図により示されて
いる如く更に工程が必要とされる。この場合に
は、始めの工程５２において、アルミニウム−貴
金属合金が同時付着される。それから、工程５４
において、同時付着された合金が熱処理される。
熱処理後、アルミニウム接点を形成するため付着
工程５６中に最終的なパターン化を達成するため
にマスク工程が行なわれる。 本発明による接点の特性を明らかにするため、
一連の試料が−測定を行なうために準備され
た。−テスト素子の形状は第６図に示されて
いる。第１乃至10Ω−cmの抵抗を有するＮ型不純
物でドープされたシリコンが基板６０として用い
られている。円形の開孔６４を有するSiO2層６
２が基板６０上に付着されている。開孔６４の直
径は、0.025mm、0.1mm、0.23mm、又は0.4mmのいず
れかである。略1500Åの厚さを有する同時付着さ
れたアルミニウム−貴金属合金層６６が開孔６４
中に付着されて基板６０と接触している。その合
金は熱処理されたとき所望の三元合金を形成す
る。同時付着された合金層６６に接触して、厚さ
約1500ÅのAl接点６８が形成されている。 可変電圧源７０が接点６８及び基板６０に電気
的に接続されている。 シヨツトキ障壁接合の順バイアス特性の−
分析は、印加電圧を変化させそして生じた電流を
記録することによつて行なわれ得る。電流対電圧
の半対数プロツトは直線になる。その線の傾斜は
理想指数（idealitv index）の逆数に比例し、そ
の線の零電流部分がシヨツトキ障壁の高さを算出
するために用いられ得る。 金属半導体整流器のテスト方法については、
Thin Solid Films、第48巻、第261頁乃至第291
頁（1968年）におけるV.L.Rideoutによる“Ａ
Review of the Theorv、Technology and
Application of Metal−Semiconductor
Rectifiers”と題する論文に詳細に述べられてい
る。 テスト結果を次の表に示す。テストされた障
壁接合は、500℃迄の一連のアニーリングの下に
おいて、障壁の高さ及び理想指数が比較的一定の
値を示すことから判断して、良好な熱安定性を有
することが観察された。更に、標準偏差の値が小
さいことはテスト素子の特性の良好な再現性を示
している。
所望の三元合金化合物を得るためには、同時蒸着
された付着物におけるアルミニウムの濃度を限定
することが必要である。一般的に、アルミニウム
と貴金属との比率は３対２乃至２対３の原子比に
維持されるべきである。AlとPdとの比率が３対
１になると、所望の三元合金は形成されないこと
に留意されたい。 更に、三元合金への実質的変化を達成するため
には、同時付着された金属を約400乃至600℃の温
度でアニールすることが好ましいことが表から
理解され得る。 シリコンと同時付着された金属との反応を促進
する熱処理は接触抵抗を減少させ、付着された層
とSi基板との間に何ら反応が生じていない、前述
の本出願人による特願昭53−65023号明細書に提
案されている如き技術から生じる問題を克服す
る。更に、本発明においては、シリコン基板との
間の反応は促進されるが、Siの消耗は最小限にさ
れる。アルミニウム−貴金属合金が本発明におけ
る組成範囲内であるとき、熱処理のための適当な
温度は約400乃至約600℃である。形成された合金
は、Al3Pd4Si又はAl3Pt4Siのいずれかであるの
で、比較的少ないシリコンしか消耗しない。これ
らの合金におけるシリコンの濃度は、それらに匹
敵する二元珪化物であるPtSi又はPd2Siの場合よ
りもずつと低い。 接点のための導体を設けるためにマスク工程が
必要な場合には、第５図に流れ図により示されて
いる如く更に工程が必要とされる。この場合に
は、始めの工程５２において、アルミニウム−貴
金属合金が同時付着される。それから、工程５４
において、同時付着された合金が熱処理される。
熱処理後、アルミニウム接点を形成するため付着
工程５６中に最終的なパターン化を達成するため
にマスク工程が行なわれる。 本発明による接点の特性を明らかにするため、
一連の試料が−測定を行なうために準備され
た。−テスト素子の形状は第６図に示されて
いる。第１乃至10Ω−cmの抵抗を有するＮ型不純
物でドープされたシリコンが基板６０として用い
られている。円形の開孔６４を有するSiO2層６
２が基板６０上に付着されている。開孔６４の直
径は、0.025mm、0.1mm、0.23mm、又は0.4mmのいず
れかである。略1500Åの厚さを有する同時付着さ
れたアルミニウム−貴金属合金層６６が開孔６４
中に付着されて基板６０と接触している。その合
金は熱処理されたとき所望の三元合金を形成す
る。同時付着された合金層６６に接触して、厚さ
約1500ÅのAl接点６８が形成されている。 可変電圧源７０が接点６８及び基板６０に電気
的に接続されている。 シヨツトキ障壁接合の順バイアス特性の−
分析は、印加電圧を変化させそして生じた電流を
記録することによつて行なわれ得る。電流対電圧
の半対数プロツトは直線になる。その線の傾斜は
理想指数（idealitv index）の逆数に比例し、そ
の線の零電流部分がシヨツトキ障壁の高さを算出
するために用いられ得る。 金属半導体整流器のテスト方法については、
Thin Solid Films、第48巻、第261頁乃至第291
頁（1968年）におけるV.L.Rideoutによる“Ａ
Review of the Theorv、Technology and
Application of Metal−Semiconductor
Rectifiers”と題する論文に詳細に述べられてい
る。 テスト結果を次の表に示す。テストされた障
壁接合は、500℃迄の一連のアニーリングの下に
おいて、障壁の高さ及び理想指数が比較的一定の
値を示すことから判断して、良好な熱安定性を有
することが観察された。更に、標準偏差の値が小
さいことはテスト素子の特性の良好な再現性を示
している。
【表】
表に示されている結果を分析することにより
理解され得る如く、テスト試料は熱により劣化し
ない障壁を形成する。これらの構造体は、熱処理
の温度が約450乃至550℃でありそしてAlと貴金
属との比率が前述の範囲内にあるときに、安定で
ある。更に、シヨツトキ障壁のメリツトの指数で
ある理想指数は１の値に近づく。理想的なシヨツ
トキ障壁においては、この値は１になる。 これらの材料がこの様に熱処理されたときに安
定であるということは、本発明による接点を用い
た素子の製造に用いられ得る処理工程においてよ
り多くの融通性を与える。 本発明は半導体技術においてオーム接点及び／
もしくはシヨツトキ障壁接点の製造に用いられる
に適している。本発明は一般的に半導体素子の製
造に用いられるが、特にIGFETの場合の如く浅
い接合を有する素子の製造に有用である。
理解され得る如く、テスト試料は熱により劣化し
ない障壁を形成する。これらの構造体は、熱処理
の温度が約450乃至550℃でありそしてAlと貴金
属との比率が前述の範囲内にあるときに、安定で
ある。更に、シヨツトキ障壁のメリツトの指数で
ある理想指数は１の値に近づく。理想的なシヨツ
トキ障壁においては、この値は１になる。 これらの材料がこの様に熱処理されたときに安
定であるということは、本発明による接点を用い
た素子の製造に用いられ得る処理工程においてよ
り多くの融通性を与える。 本発明は半導体技術においてオーム接点及び／
もしくはシヨツトキ障壁接点の製造に用いられる
に適している。本発明は一般的に半導体素子の製
造に用いられるが、特にIGFETの場合の如く浅
い接合を有する素子の製造に有用である。
第１図はアルミニウム導体を有する従来技術に
よるオーム接点又はシヨツトキ障壁接点を示す図
であり、第２図はアルミニウム導体を有する本発
明による接点の一実施例を示す図であり、第３図
は第１図の従来技術による素子を形成するための
製造工程を示す流れ図であり、第４図は本発明に
よる接点を形成するための方法の一例を示す流れ
図であり、第５図は本発明による接点を形成する
ための方法の他の例を示す流れ図であり、第６図
は−測定のためのテスト試料構造体を示す図
である。 １０，６０……シリコン基板、１２……アルミ
ニウム導体、１４……貴金属珪化物層（Pd2Si、
PtSi）、１４′，６６……Al−貴金属合金層、１
６……障壁層、１８，１８′……界面、１９……
N+型能動領域、６２……SiO2層、６４……開孔、
６８……Al接点、７０……可変電圧源、ｄ，d′…
…珪化物の浸透の深さ。
よるオーム接点又はシヨツトキ障壁接点を示す図
であり、第２図はアルミニウム導体を有する本発
明による接点の一実施例を示す図であり、第３図
は第１図の従来技術による素子を形成するための
製造工程を示す流れ図であり、第４図は本発明に
よる接点を形成するための方法の一例を示す流れ
図であり、第５図は本発明による接点を形成する
ための方法の他の例を示す流れ図であり、第６図
は−測定のためのテスト試料構造体を示す図
である。 １０，６０……シリコン基板、１２……アルミ
ニウム導体、１４……貴金属珪化物層（Pd2Si、
PtSi）、１４′，６６……Al−貴金属合金層、１
６……障壁層、１８，１８′……界面、１９……
N+型能動領域、６２……SiO2層、６４……開孔、
６８……Al接点、７０……可変電圧源、ｄ，d′…
…珪化物の浸透の深さ。
Claims (1)
- １ Pt及びPdからなる群から選んだ少くとも１
つの貴金属及びアルミニウムを、該貴金属対アル
ミニウムの原子量の比率が２：３から３：２の間
となるようにシリコン基板上の同一領域に同時付
着し、この付着した金属層の前記シリコン基板と
接する領域が前記シリコン基板と合金化して三元
化合物Al3Pd4Si又はAl3Pt4Siを形成するに十分な
時間該金属層を400℃乃至600℃で加熱することを
含む、合金接点の形成方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/071,528 US4316209A (en) | 1979-08-31 | 1979-08-31 | Metal/silicon contact and methods of fabrication thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5636158A JPS5636158A (en) | 1981-04-09 |
| JPS6318342B2 true JPS6318342B2 (ja) | 1988-04-18 |
Family
ID=22101908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10843080A Granted JPS5636158A (en) | 1979-08-31 | 1980-08-08 | Electric contact |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4316209A (ja) |
| EP (1) | EP0024625B1 (ja) |
| JP (1) | JPS5636158A (ja) |
| DE (1) | DE3071248D1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3005458A1 (de) * | 1980-01-16 | 1981-07-23 | BBC AG Brown, Boveri & Cie., Baden, Aargau | Thyristor zum verlustarmen schalten kurzer impulse |
| US4492971A (en) * | 1980-06-05 | 1985-01-08 | At&T Bell Laboratories | Metal silicide-silicon heterostructures |
| JPS5775464A (en) * | 1980-10-28 | 1982-05-12 | Semiconductor Res Found | Semiconductor device controlled by tunnel injection |
| JPS5928553A (ja) * | 1982-08-11 | 1984-02-15 | Hitachi Ltd | 耐食性アルミニウム配線材料 |
| JPS59154040A (ja) * | 1983-02-22 | 1984-09-03 | Toshiba Corp | 半導体装置の製造方法 |
| US4752813A (en) * | 1986-08-08 | 1988-06-21 | International Business Machines Corporation | Schottky diode and ohmic contact metallurgy |
| JPS6344763A (ja) * | 1987-04-24 | 1988-02-25 | Hitachi Ltd | 半導体装置の製造方法 |
| US4933295A (en) * | 1987-05-08 | 1990-06-12 | Raytheon Company | Method of forming a bipolar transistor having closely spaced device regions |
| US4987562A (en) * | 1987-08-28 | 1991-01-22 | Fujitsu Limited | Semiconductor layer structure having an aluminum-silicon alloy layer |
| GB8927310D0 (en) * | 1989-12-02 | 1990-01-31 | Lsi Logic Europ | Via-hole filling in semiconductor devices |
| GB9303039D0 (en) * | 1993-02-16 | 1993-03-31 | Lucas Ind Plc | Improvements in composite electrical contacts |
| JP3688727B2 (ja) * | 1993-08-20 | 2005-08-31 | 財団法人国際科学振興財団 | 半導体装置の製造方法 |
| JPH07235672A (ja) * | 1994-02-21 | 1995-09-05 | Mitsubishi Electric Corp | 絶縁ゲート型半導体装置およびその製造方法 |
| EP1641029A1 (en) * | 2004-09-27 | 2006-03-29 | STMicroelectronics S.r.l. | Process for manufacturing a Schottky contact on a semiconductor substrate |
| US7446062B2 (en) * | 2004-12-10 | 2008-11-04 | International Business Machines Corporation | Device having dual etch stop liner and reformed silicide layer and related methods |
| US7749877B2 (en) * | 2006-03-07 | 2010-07-06 | Siliconix Technology C. V. | Process for forming Schottky rectifier with PtNi silicide Schottky barrier |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA791343A (en) * | 1968-07-30 | International Business Machines Corporation | Ohmic contact | |
| US3200312A (en) * | 1961-08-24 | 1965-08-10 | Nat Tank Co | Capacitance probe for fluids |
| US3657617A (en) * | 1970-07-09 | 1972-04-18 | Alpha Ind Inc | Point contact semiconductor device |
| US3830657A (en) * | 1971-06-30 | 1974-08-20 | Ibm | Method for making integrated circuit contact structure |
| US3995301A (en) * | 1973-03-23 | 1976-11-30 | Ibm Corporation | Novel integratable Schottky Barrier structure and a method for the fabrication thereof |
| US3906540A (en) * | 1973-04-02 | 1975-09-16 | Nat Semiconductor Corp | Metal-silicide Schottky diode employing an aluminum connector |
| FR2256539A1 (en) * | 1973-12-28 | 1975-07-25 | Ibm | Ohmic contact for semiconductors with hafnium silicide zone - between (doped) semiconductor zone and metal, giving high temp. stability |
| US4077045A (en) * | 1974-01-03 | 1978-02-28 | Motorola, Inc. | Metallization system for semiconductive devices, devices utilizing such metallization system and method for making devices and metallization system |
| US3968272A (en) * | 1974-01-25 | 1976-07-06 | Microwave Associates, Inc. | Zero-bias Schottky barrier detector diodes |
| JPS5117665A (en) * | 1974-08-05 | 1976-02-12 | Nippon Telegraph & Telephone | Handotaisochino seizohoho |
| JPS5229183A (en) * | 1975-09-01 | 1977-03-04 | Mitsubishi Electric Corp | Method for production of semi-conductive element |
| JPS5267961A (en) * | 1975-12-03 | 1977-06-06 | Mitsubishi Electric Corp | Electrode formation of semiconductor unit |
| DE2649773A1 (de) * | 1976-10-29 | 1978-05-11 | Bosch Gmbh Robert | Halbleiteranordnung |
| US4174521A (en) * | 1978-04-06 | 1979-11-13 | Harris Corporation | PROM electrically written by solid phase epitaxy |
| US4179534A (en) * | 1978-05-24 | 1979-12-18 | Bell Telephone Laboratories, Incorporated | Gold-tin-gold ohmic contact to N-type group III-V semiconductors |
| US4256513A (en) * | 1978-10-19 | 1981-03-17 | Matsushita Electric Industrial Co., Ltd. | Photoelectric conversion device |
-
1979
- 1979-08-31 US US06/071,528 patent/US4316209A/en not_active Expired - Lifetime
-
1980
- 1980-08-08 JP JP10843080A patent/JPS5636158A/ja active Granted
- 1980-08-12 DE DE8080104748T patent/DE3071248D1/de not_active Expired
- 1980-08-12 EP EP80104748A patent/EP0024625B1/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| EP0024625A2 (en) | 1981-03-11 |
| US4316209A (en) | 1982-02-16 |
| EP0024625B1 (en) | 1985-11-21 |
| JPS5636158A (en) | 1981-04-09 |
| EP0024625A3 (en) | 1983-04-20 |
| DE3071248D1 (en) | 1986-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3132750B2 (ja) | 多層構造、半導体構造、半導体デバイスのコンデンサ、シリコン構造の酸化を防ぐ方法、及び、ドーパントの拡散を防ぐ方法 | |
| US4180596A (en) | Method for providing a metal silicide layer on a substrate | |
| JPS6318342B2 (ja) | ||
| Wittmer | Barrier layers: Principles and applications in microelectronics | |
| US4478881A (en) | Tungsten barrier contact | |
| US4300149A (en) | Gold-tantalum-titanium/tungsten alloy contact for semiconductor devices and having a gold/tantalum intermetallic barrier region intermediate the gold and alloy elements | |
| JPS5823952B2 (ja) | シヨツトキ−障壁装置 | |
| JPH0453090B2 (ja) | ||
| US5502003A (en) | Silicon carbide electronic device manufacturing method | |
| JP3086556B2 (ja) | 半導体ダイヤモンド層上の耐熱性オーミック電極及びその形成方法 | |
| US6218295B1 (en) | Semiconductor structure with a titanium aluminum nitride layer and method for fabricating the same | |
| US3794516A (en) | Method for making high temperature low ohmic contact to silicon | |
| JP3086562B2 (ja) | 半導体ダイヤモンド層上の耐熱性オーミック電極及びその形成方法 | |
| Martin et al. | Electronic transport properties of tungsten silicide thin films | |
| JPH0296374A (ja) | 半導体装置およびその製造方法 | |
| US4849802A (en) | Thermally stable low resistance contact | |
| JP2542617B2 (ja) | 半導体装置の製造方法 | |
| JP3086561B2 (ja) | 半導体ダイヤモンド層に対する耐熱性オーミック電極及びその形成方法 | |
| JPH0376031B2 (ja) | ||
| JPS6015970A (ja) | 半導体装置 | |
| JPS5848459A (ja) | 半導体装置 | |
| JP2645811B2 (ja) | 拡散バリヤ機能を有する半導体素子の電極形成方法 | |
| JP2559829B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH02235372A (ja) | 半導体装置とその製造方法 | |
| JP3017810B2 (ja) | 半導体装置の製造方法 |