JPH0453090B2 - - Google Patents
Info
- Publication number
- JPH0453090B2 JPH0453090B2 JP60293410A JP29341085A JPH0453090B2 JP H0453090 B2 JPH0453090 B2 JP H0453090B2 JP 60293410 A JP60293410 A JP 60293410A JP 29341085 A JP29341085 A JP 29341085A JP H0453090 B2 JPH0453090 B2 JP H0453090B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- silicide
- dopant
- silicon
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910052751 metal Inorganic materials 0.000 claims description 221
- 239000002184 metal Substances 0.000 claims description 221
- 229910021332 silicide Inorganic materials 0.000 claims description 192
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 145
- 239000002019 doping agent Substances 0.000 claims description 96
- 229910052710 silicon Inorganic materials 0.000 claims description 93
- 239000010703 silicon Substances 0.000 claims description 92
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 89
- 230000015572 biosynthetic process Effects 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 33
- 238000002844 melting Methods 0.000 claims description 31
- 230000008018 melting Effects 0.000 claims description 31
- 229910052703 rhodium Inorganic materials 0.000 claims description 23
- 150000001875 compounds Chemical class 0.000 claims description 20
- 238000010438 heat treatment Methods 0.000 claims description 15
- 229910052759 nickel Inorganic materials 0.000 claims description 11
- 229910052742 iron Inorganic materials 0.000 claims description 10
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910052748 manganese Inorganic materials 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 59
- 239000010410 layer Substances 0.000 description 50
- 239000010948 rhodium Substances 0.000 description 29
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 23
- 150000002739 metals Chemical class 0.000 description 21
- 230000000694 effects Effects 0.000 description 20
- 238000006243 chemical reaction Methods 0.000 description 17
- 229910021334 nickel silicide Inorganic materials 0.000 description 17
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229910005883 NiSi Inorganic materials 0.000 description 12
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 12
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 11
- 238000000137 annealing Methods 0.000 description 10
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 10
- 229910052698 phosphorus Inorganic materials 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 9
- 229910052796 boron Inorganic materials 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 229910019847 RhSi Inorganic materials 0.000 description 8
- 229910008484 TiSi Inorganic materials 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 4
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229920001296 polysiloxane Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910021341 titanium silicide Inorganic materials 0.000 description 4
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000010549 co-Evaporation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000012447 hatching Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 238000010587 phase diagram Methods 0.000 description 3
- 229910021339 platinum silicide Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 208000035126 Facies Diseases 0.000 description 1
- 229910005329 FeSi 2 Inorganic materials 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 229910005881 NiSi 2 Inorganic materials 0.000 description 1
- 229910012990 NiSi2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000009533 lab test Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000011572 manganese Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
- B01J37/00—Processes, in general, for preparing catalysts; Processes, in general, for activation of catalysts
- B01J37/08—Heat treatment
- B01J37/10—Heat treatment in the presence of water, e.g. steam
- B01J37/105—Hydropyrolysis
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28537—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Thermal Sciences (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrodes Of Semiconductors (AREA)
Description
以下の順序で本発明を説明する。
Ａ 産業上の利用分野
Ｂ 従来技術
Ｃ 発明が解決しようとする問題点
Ｄ 問題点を解決するための手段
Ｅ 実施例
e1 発明の概要
e2 金属とドーパントの選択基準
e3 いくつかの例の実験結果
e4 金属ケイ化物構造の形成（第１図〜第７図）
Ｆ 発明の効果
Ａ 産業上の利用分野
この発明は、シリコン・デバイスとその回路に
関し、また金属ケイ化物を用いてこれらのデバイ
スを製造するための方法に関する。 Ｂ 従来技術 半導体及びパツケージ技術においては、単結晶
または多結晶のかたちでシリコンが使用されてい
る。さらに、金属ケイ化物も、ゲート電極や、オ
ーミツク接点や、相互結線ラインや、シヨツトキ
ー障壁ダイオード接点などの多くの目的に使用さ
れている。 これらの様々な使用の例は、次に示す特許及び
刊行物に記載されている。 米国特許第4180596号、第4329709号、第
4389257号、第3927225号。 1981年12月７〜９日米国ワシントンD.Cで開催
された国際電子デバイス会議（International
Electron Device Meeting）の議事録58〜61ペー
ジに掲載されているK.L.ワング（Wang）らの
“VLSIデバイス技術のための複合TiSiz／ｎ＋ポ
リシリコン低抵抗ゲート電極及び相互接続
（Composite TiSiz／ｎ＋poly−Si Low
Resetiviry gate Electrode and Interconnect
for VISI Device Techology）”と題する論文。 IBMテクニカル・デイスクロジヤ・ブレテイ
ン（Technical Disclosure Bulletin：TDB）
20、No.62455ページ、1977のB.L.クラウダー
（Crowder）らの論文。 IBMTDB25、No.126624ページ、1983のD.R.キ
ヤンプベル（Campbell）らの論文。 これらの刊行物から明らかなように、金属ケイ
化物を形成するために多くのさまざまな金属が使
用される。これらの金属とは、Ｗ、Ta、Mo、
Ti、Nb、Rh、Pt、Pd、Co及び希土類元素など
である。また、次の２つの刊行物に示されるよう
に、今までにさまざまな相の金属ケイ化物が使用
されている。 ジヤーナル・オブ・アプライド・フイジツクス
（J.Appl.Phys.）54、(9)、5081ページ、1983年９
月、M.ウイツトマー（Wittmer）の論文。 フイジカル・レビユー（Physical Review）
Ｂ、27、No.21173ページ、1983年１月15日のM.ウ
イツトマー及びK.Nトウ（Tu）の論文。 これら２つの刊行物は、ケイ化プラチナ及びケ
イ化パラジウムの成長機構と、基板の方向及びド
ーパントの影響について述べている。また、これ
らのみならず他の刊行物にも、任意の金属につい
て、ケイ化物の抵抗率が、多くの場合、形成され
る特定のケイ化物の相に依存することが指摘され
ている。例えば、PtSiはPt2Siとは異なる抵抗率
を有することがある。 従来技術においては、金属ケイ化物は、（共ス
パツタリング及び共蒸着などの）共付着や、化学
気相成長（CVD）や、シリコン基板上に付着さ
れた金属層の熱的アニーリングなどのさまざまな
技術によつて形成されている。金属ケイ化物が共
蒸着または共スパツタリングによつて付着される
ときは、それらのアモルフアスの状態にあり、従
つてケイ化物結晶を形成し抵抗率を低下させるた
めに高温（典型的には700℃〜1200℃）でアニー
ルが施される。 金属ケイ化物の共付着ついて述べている刊行物
として上述の米国特許第4389257号及び米国特許
第4329706号と、K.L.ワングらの論文がある。上
述の米国特許第3927225号には、金属（Pt）がシ
リコン基板上に付着されて加熱されるか、あるい
は加熱されたシリコン基板上に付着されるように
した金属ケイ化物製造のための熱的処理が記載さ
れている。これらの熱的処理によつて形成される
金属ケイ化物の成長については、その成長速度と
拡散に関連して上述のウイツトマーの論文に詳細
に述べられている。 従来技術において、どの金属ケイ化物の相が形
成されるかを決定し、特定のケイ化物の相が形成
されるようにケイ化物形成処理を制御することが
可能である。例えば、金属層がシリコン上に付着
され次に金属ケイ化物を成長させるためにアニー
ルされるような熱的処理においては、使用される
特定の温度範囲に基づき特定のケイ化物の相がつ
くり出される。これを示す一例としては、シリコ
ン上にTiの層を付着し約500〜700℃の温度範囲
でアニールすることによりTiSi2を成長させるこ
とがある。別の例としては、シリコン上のPt層
を400〜550℃の温度範囲でアニールすることによ
りPtSiを形成することがある。もしこのときより
低い温度範囲（200〜350℃）が使用されたなら
ば、PtSiの相が形成されることになろう。 共蒸着と共スパツタリングに関する付着技術の
場合、源（またはターゲツト）の金属とシリコン
の相対的な量が、金属ケイ化物におけるシリコン
と金属の化学量論的な比率を与えるように調節さ
れる。しかし、この場合、デバイス・チツプまた
はウエーハの異なる部分で異なる金属ケイ化物の
相を同時に形成するために同一の処理を使用する
ことは不可能である。すなわち、もし異なるケイ
化物の相が要望されるなら、異なるアニール工程
が実行されなくてはならず、あるいは余分な共付
着工程が必要である。従来技術におけるさらに他
の例は、異なる位置で異なるケイ化物を形成する
ために異なる金属を使用することである。もちろ
ん、これにはさらに複雑な処理が必要である。 この分野の技術では、チツプまたはウエーハの
異なる位置の金属ケイ化物に異なる抵抗率が必要
とされる、ということは頻繁にある状況である。
例えば、金属シヨツトキー障壁接点は、相互結線
ラインまたはオーミツク接点として使用される金
属ケイ化物とは異なる抵抗率を必要とする。 ところが、従来技術においては、もし複数の金
属ケイ化物を形成するために同一の金属が使用さ
れるなら、その用途に応じて金属ケイ化物の抵抗
率を容易に調整する方法は存在しないのである。
このため、VLSI構造を形成し、または同一のチ
ツプ上に異なるデバイスを形成することが要望さ
れるならば、さまざまな金属層の組み合わせや処
理工程が必要であつた。 Ｃ 発明が解決しようとする問題点 この発明の主な目的は、金属ケイ化物の相が基
板のドーパント及びドーピング・レベルに依存す
るようなシリコン基板と金属ケイ化物の組み合わ
せを提供することにある。 この発明の別の目的は、同一の金属と同一の処
理工程を用いて、半導体デバイス、チツプまたは
ウエーハの異なる部分に金属ケイ化物の異なる相
を形成するための処理方法を提供することにあ
る。 この発明のさらに別の目的は、形成される金属
ケイ化物の相を決定するのに、金属ケイ化物の形
成の際、新規な付加的制御方法を提供することに
ある。 この発明のさらに別の目的は、形成される相が
シリコン基板の特性に依存するようにして、金属
ケイ化物のさまざまな化合物の相を提供すること
にある。 この発明のさらに別の目的は、形成される金属
ケイ化物の相を決定するために付加的な制御が与
れられるようにして、金属ケイ化物を形成するた
めの改良されたアニーリング技術を提供すること
にある。 この発明のさらに別の目的は、形成される金属
ケイ化物の抵抗率を制御し得るシリコン基板上で
金属ケイ化物を形成するための改良されたアニー
リング技術を提供することにある。 この発明のさらに別の目的は、金属ケイ化物が
使用される用途に応じて、金属ケイ化物の異なる
化合物相を形成するために使用することのできる
基板上で金属ケイ化物を成長させるための技術を
提供することにある。 この発明のさらに別の目的は、形成される金属
ケイ化物の相がシリコン基板の特性によつて制御
されるように、熱処理によつて金属ケイ化物を成
長させるための改良された技術を提供することに
ある。 この発明のさらに別の目的は、単一の処理で基
板の異なる領域に金属ケイ化物の異なる相が形成
されるように、シリコン基板上で金属ケイ化物を
成長させるために、単一の成分の金属層を使用す
る方法を提供することにある。 この発明のさらに別の目的は、シリコン基板上
の金属の熱処理によつてシリコン基板上に形成さ
れた金属ケイ化物の相が、ケイ化物形成の間の金
属−シリコン界面のドーパント及びトーピング・
レベルによつて決定されるような、金属ケイ化物
とシリコン基板との組み合わせを提供することに
ある。 Ｄ 問題点を解決するための手段 本願の発明者らは、シリコン基板上に付着した
金属の熱処理により形成される金属ケイ化物の相
が、多くの金属と基板のドーパメントの組み合わ
せに対し、金属−シリコン界面のドーピングのレ
ベルに依存するというこのを発見した。このこと
は、基板の異なる領域で特性を与えるようにケイ
化物を調整することができる改良された構造を与
えるために利用することができ、これにより金属
ケイ化物使用の用途が増大する。これによりまた
改良された処理方法も提供される。というのは、
金属化または処理工程を変更することなくシリコ
ン基板の異なる領域で所与の金属ケイ化物の異な
る相を与えるために同一の一連の処理が利用でき
るからである。 例えば、シリコン基板上に配置されたロジウム
の単一層は、シリコン基板によつて熱的にケイ化
ロジウムを形成するために使用することができ
る。この形成されるケイ化物の相は下層の基板の
ドーパントとドーピング・レベルに依存する。結
果として、異なる導電率をもつケイ化物を与える
ために、基反の異なる領域ケイ化ロジウムの相を
形成することができる。 本願の発明者らはさらにこの新規な効果が、あ
る金属とドーパントの組み合わせにのみ適合する
ことを発見した。すなわち、本発明に基づき異な
るケイ化物の相を形成するために使用できる金属
は、シリコンと異なる化合物の相を形成でき、且
つ、シリコン中のドーパントと強い反応を行うも
のである。もしある金属が、ドープされていない
（すなわち、わずかにドープされているかまたは
真性の）シリコン上に通常のように形成される金
属ケイ化物の融点に対して高い融点をもつ化合物
を形成するべくドーパントと強く反応するもので
あるなら、そのドーパントは形成される金属ケイ
化物の相に強い影響を及ぼし、通常期待される相
から相を変更することになる。尚、金属ケイ化物
の相を決定するように作用する金属−ドーパント
の組み合わせを選択するための定量的な説明は後
で行うことにする。 例えば、本発明に基づき異なうるケイ化物の相
を形成するために使用できる金属には、Ti、
Mo、Ｗ、Ta、Cr、Hf、Rh、Co、Ni、Fe及び
Mnがあり、使用できるドーパントにはＢ、As、
Ｐ、Sbがある。 Ｅ 実施例 e1 発明の概要 前にも述べたように、VLSIの設計はきわめて
複雑であり、多数の異なる金属層を利用すること
によつてのみ満足されるようなさまざまな電気的
特性を必要とする。ところが、１つの集積回路内
でさまざまなタイプの金属と金属ケイ化物を利用
することは、しばしば材料上及び処理上の問題を
ひき起こす。例えば、さまざまな電気的特性を得
るために使用される多くの種類の金属ケイ化物
は、これらの異なる金属ケイ化物を処理する間に
あらわれてくる材料上の問題を生じさせる。さら
に、異なる金属層と金属ケイ化物が原子拡散によ
り相互作用を行うので、デバイスの動作の間に誤
動作が生じることがある。この種の相互作用は、
デバイスの寸法が小さくなるにつれてますます重
大になる。 従つて、本発明は特に高集積密度の回路製造技
術に大きい意義をもつ。本願の発明者らは、必要
な金属ケイ化物を得るために、回路全体に同一の
金属が使用できるということを発見した。しか
し、従来技術とは対照的に、形成される金属ケイ
化物の厳密な相を、その金属ケイ化物の用途に応
じて制御することが可能である。このように、異
なる金属ケイ化物を形成するために回路の異なる
部分に異なる金属を必要とするのではなく、特定
の適用に応じて同一の金属のケイ化物を調整する
ことができるのである。このことは、回路の異な
る部分で金属ケイ化物の異なる相を使用すること
によつて達成される。例えば、もし金属がロジウ
ム（Rh）であるなら、同一の熱的変換工程の間
にRhSi及びRh2Siなどのケイ化ロジウムを形成す
ることができる。そして、形成される特定のケイ
化ロジウムの相は、シリコン基板におけるドーパ
ントとドーピング濃度レベルに依存する。 この発明においては、異なる金属ケイ化物の相
を形成するため方法、広く熱変換（thermal
conversion）と称する。この方法の第１の例で
は、金属がシリコン基板上に付着され、そのあと
熱的に金属ケイ化物を形成するために加熱工程が
行われる。このとき、形成される金属ケイ化物の
相は、金属とドーパントの選択された組み合わせ
において、シリコンのドーピング・レベルに依存
する。これについては、後で説明を行う。この方
法の第２の例では、金属とシリコンとを金属ケイ
化物に変換するため、金属が加熱されたシリコン
基板上に付着される。このどちらの技術も“熱変
換”という用語に含まれる。 図面を参照して本発明の具体例について説明す
る前に、本発明を実施するために使用される金属
とドーパントとシリコンのさまざまな組み合わせ
について述べておこう。さらに、ドーパントとド
ーピング・レベルに応じて所望の金属ケイ化物の
相を選択するための手続についても説明すること
にする。 e2 金属とドーパントの選択基準 シリコン基板中のドーパントとドーピング・レ
ベルの選択に応じてさまざまな金属ケイ化物の相
が決定されるという効果は、金属とドーパントの
すべての組み合わせにあてはまる訳ではない。本
発明に基づく作用を行う金属とドーパントの多く
の組み合わせについてデータを集積し、以てこの
分野の当業者に、所望の効果をもたらす金属とド
ーパントを選択する方法を教示するためのガイド
ラインを発明者らは設けたので、それについて説
明する。 この説明のはじめに、後に示す表、に金属
ケイ化物として使用することのできるいくつかの
金属種がリストされていることを述べておく。こ
れらの表には、４つのドーパントＢ、Sb、Ｐ及
びAsもリストされており、これらの各ドーパン
トにつき所望の効果を得るために丁度よいかまた
はそれを超えるようなドーピングレベルが原子／
cm3で示されている。
関し、また金属ケイ化物を用いてこれらのデバイ
スを製造するための方法に関する。 Ｂ 従来技術 半導体及びパツケージ技術においては、単結晶
または多結晶のかたちでシリコンが使用されてい
る。さらに、金属ケイ化物も、ゲート電極や、オ
ーミツク接点や、相互結線ラインや、シヨツトキ
ー障壁ダイオード接点などの多くの目的に使用さ
れている。 これらの様々な使用の例は、次に示す特許及び
刊行物に記載されている。 米国特許第4180596号、第4329709号、第
4389257号、第3927225号。 1981年12月７〜９日米国ワシントンD.Cで開催
された国際電子デバイス会議（International
Electron Device Meeting）の議事録58〜61ペー
ジに掲載されているK.L.ワング（Wang）らの
“VLSIデバイス技術のための複合TiSiz／ｎ＋ポ
リシリコン低抵抗ゲート電極及び相互接続
（Composite TiSiz／ｎ＋poly−Si Low
Resetiviry gate Electrode and Interconnect
for VISI Device Techology）”と題する論文。 IBMテクニカル・デイスクロジヤ・ブレテイ
ン（Technical Disclosure Bulletin：TDB）
20、No.62455ページ、1977のB.L.クラウダー
（Crowder）らの論文。 IBMTDB25、No.126624ページ、1983のD.R.キ
ヤンプベル（Campbell）らの論文。 これらの刊行物から明らかなように、金属ケイ
化物を形成するために多くのさまざまな金属が使
用される。これらの金属とは、Ｗ、Ta、Mo、
Ti、Nb、Rh、Pt、Pd、Co及び希土類元素など
である。また、次の２つの刊行物に示されるよう
に、今までにさまざまな相の金属ケイ化物が使用
されている。 ジヤーナル・オブ・アプライド・フイジツクス
（J.Appl.Phys.）54、(9)、5081ページ、1983年９
月、M.ウイツトマー（Wittmer）の論文。 フイジカル・レビユー（Physical Review）
Ｂ、27、No.21173ページ、1983年１月15日のM.ウ
イツトマー及びK.Nトウ（Tu）の論文。 これら２つの刊行物は、ケイ化プラチナ及びケ
イ化パラジウムの成長機構と、基板の方向及びド
ーパントの影響について述べている。また、これ
らのみならず他の刊行物にも、任意の金属につい
て、ケイ化物の抵抗率が、多くの場合、形成され
る特定のケイ化物の相に依存することが指摘され
ている。例えば、PtSiはPt2Siとは異なる抵抗率
を有することがある。 従来技術においては、金属ケイ化物は、（共ス
パツタリング及び共蒸着などの）共付着や、化学
気相成長（CVD）や、シリコン基板上に付着さ
れた金属層の熱的アニーリングなどのさまざまな
技術によつて形成されている。金属ケイ化物が共
蒸着または共スパツタリングによつて付着される
ときは、それらのアモルフアスの状態にあり、従
つてケイ化物結晶を形成し抵抗率を低下させるた
めに高温（典型的には700℃〜1200℃）でアニー
ルが施される。 金属ケイ化物の共付着ついて述べている刊行物
として上述の米国特許第4389257号及び米国特許
第4329706号と、K.L.ワングらの論文がある。上
述の米国特許第3927225号には、金属（Pt）がシ
リコン基板上に付着されて加熱されるか、あるい
は加熱されたシリコン基板上に付着されるように
した金属ケイ化物製造のための熱的処理が記載さ
れている。これらの熱的処理によつて形成される
金属ケイ化物の成長については、その成長速度と
拡散に関連して上述のウイツトマーの論文に詳細
に述べられている。 従来技術において、どの金属ケイ化物の相が形
成されるかを決定し、特定のケイ化物の相が形成
されるようにケイ化物形成処理を制御することが
可能である。例えば、金属層がシリコン上に付着
され次に金属ケイ化物を成長させるためにアニー
ルされるような熱的処理においては、使用される
特定の温度範囲に基づき特定のケイ化物の相がつ
くり出される。これを示す一例としては、シリコ
ン上にTiの層を付着し約500〜700℃の温度範囲
でアニールすることによりTiSi2を成長させるこ
とがある。別の例としては、シリコン上のPt層
を400〜550℃の温度範囲でアニールすることによ
りPtSiを形成することがある。もしこのときより
低い温度範囲（200〜350℃）が使用されたなら
ば、PtSiの相が形成されることになろう。 共蒸着と共スパツタリングに関する付着技術の
場合、源（またはターゲツト）の金属とシリコン
の相対的な量が、金属ケイ化物におけるシリコン
と金属の化学量論的な比率を与えるように調節さ
れる。しかし、この場合、デバイス・チツプまた
はウエーハの異なる部分で異なる金属ケイ化物の
相を同時に形成するために同一の処理を使用する
ことは不可能である。すなわち、もし異なるケイ
化物の相が要望されるなら、異なるアニール工程
が実行されなくてはならず、あるいは余分な共付
着工程が必要である。従来技術におけるさらに他
の例は、異なる位置で異なるケイ化物を形成する
ために異なる金属を使用することである。もちろ
ん、これにはさらに複雑な処理が必要である。 この分野の技術では、チツプまたはウエーハの
異なる位置の金属ケイ化物に異なる抵抗率が必要
とされる、ということは頻繁にある状況である。
例えば、金属シヨツトキー障壁接点は、相互結線
ラインまたはオーミツク接点として使用される金
属ケイ化物とは異なる抵抗率を必要とする。 ところが、従来技術においては、もし複数の金
属ケイ化物を形成するために同一の金属が使用さ
れるなら、その用途に応じて金属ケイ化物の抵抗
率を容易に調整する方法は存在しないのである。
このため、VLSI構造を形成し、または同一のチ
ツプ上に異なるデバイスを形成することが要望さ
れるならば、さまざまな金属層の組み合わせや処
理工程が必要であつた。 Ｃ 発明が解決しようとする問題点 この発明の主な目的は、金属ケイ化物の相が基
板のドーパント及びドーピング・レベルに依存す
るようなシリコン基板と金属ケイ化物の組み合わ
せを提供することにある。 この発明の別の目的は、同一の金属と同一の処
理工程を用いて、半導体デバイス、チツプまたは
ウエーハの異なる部分に金属ケイ化物の異なる相
を形成するための処理方法を提供することにあ
る。 この発明のさらに別の目的は、形成される金属
ケイ化物の相を決定するのに、金属ケイ化物の形
成の際、新規な付加的制御方法を提供することに
ある。 この発明のさらに別の目的は、形成される相が
シリコン基板の特性に依存するようにして、金属
ケイ化物のさまざまな化合物の相を提供すること
にある。 この発明のさらに別の目的は、形成される金属
ケイ化物の相を決定するために付加的な制御が与
れられるようにして、金属ケイ化物を形成するた
めの改良されたアニーリング技術を提供すること
にある。 この発明のさらに別の目的は、形成される金属
ケイ化物の抵抗率を制御し得るシリコン基板上で
金属ケイ化物を形成するための改良されたアニー
リング技術を提供することにある。 この発明のさらに別の目的は、金属ケイ化物が
使用される用途に応じて、金属ケイ化物の異なる
化合物相を形成するために使用することのできる
基板上で金属ケイ化物を成長させるための技術を
提供することにある。 この発明のさらに別の目的は、形成される金属
ケイ化物の相がシリコン基板の特性によつて制御
されるように、熱処理によつて金属ケイ化物を成
長させるための改良された技術を提供することに
ある。 この発明のさらに別の目的は、単一の処理で基
板の異なる領域に金属ケイ化物の異なる相が形成
されるように、シリコン基板上で金属ケイ化物を
成長させるために、単一の成分の金属層を使用す
る方法を提供することにある。 この発明のさらに別の目的は、シリコン基板上
の金属の熱処理によつてシリコン基板上に形成さ
れた金属ケイ化物の相が、ケイ化物形成の間の金
属−シリコン界面のドーパント及びトーピング・
レベルによつて決定されるような、金属ケイ化物
とシリコン基板との組み合わせを提供することに
ある。 Ｄ 問題点を解決するための手段 本願の発明者らは、シリコン基板上に付着した
金属の熱処理により形成される金属ケイ化物の相
が、多くの金属と基板のドーパメントの組み合わ
せに対し、金属−シリコン界面のドーピングのレ
ベルに依存するというこのを発見した。このこと
は、基板の異なる領域で特性を与えるようにケイ
化物を調整することができる改良された構造を与
えるために利用することができ、これにより金属
ケイ化物使用の用途が増大する。これによりまた
改良された処理方法も提供される。というのは、
金属化または処理工程を変更することなくシリコ
ン基板の異なる領域で所与の金属ケイ化物の異な
る相を与えるために同一の一連の処理が利用でき
るからである。 例えば、シリコン基板上に配置されたロジウム
の単一層は、シリコン基板によつて熱的にケイ化
ロジウムを形成するために使用することができ
る。この形成されるケイ化物の相は下層の基板の
ドーパントとドーピング・レベルに依存する。結
果として、異なる導電率をもつケイ化物を与える
ために、基反の異なる領域ケイ化ロジウムの相を
形成することができる。 本願の発明者らはさらにこの新規な効果が、あ
る金属とドーパントの組み合わせにのみ適合する
ことを発見した。すなわち、本発明に基づき異な
るケイ化物の相を形成するために使用できる金属
は、シリコンと異なる化合物の相を形成でき、且
つ、シリコン中のドーパントと強い反応を行うも
のである。もしある金属が、ドープされていない
（すなわち、わずかにドープされているかまたは
真性の）シリコン上に通常のように形成される金
属ケイ化物の融点に対して高い融点をもつ化合物
を形成するべくドーパントと強く反応するもので
あるなら、そのドーパントは形成される金属ケイ
化物の相に強い影響を及ぼし、通常期待される相
から相を変更することになる。尚、金属ケイ化物
の相を決定するように作用する金属−ドーパント
の組み合わせを選択するための定量的な説明は後
で行うことにする。 例えば、本発明に基づき異なうるケイ化物の相
を形成するために使用できる金属には、Ti、
Mo、Ｗ、Ta、Cr、Hf、Rh、Co、Ni、Fe及び
Mnがあり、使用できるドーパントにはＢ、As、
Ｐ、Sbがある。 Ｅ 実施例 e1 発明の概要 前にも述べたように、VLSIの設計はきわめて
複雑であり、多数の異なる金属層を利用すること
によつてのみ満足されるようなさまざまな電気的
特性を必要とする。ところが、１つの集積回路内
でさまざまなタイプの金属と金属ケイ化物を利用
することは、しばしば材料上及び処理上の問題を
ひき起こす。例えば、さまざまな電気的特性を得
るために使用される多くの種類の金属ケイ化物
は、これらの異なる金属ケイ化物を処理する間に
あらわれてくる材料上の問題を生じさせる。さら
に、異なる金属層と金属ケイ化物が原子拡散によ
り相互作用を行うので、デバイスの動作の間に誤
動作が生じることがある。この種の相互作用は、
デバイスの寸法が小さくなるにつれてますます重
大になる。 従つて、本発明は特に高集積密度の回路製造技
術に大きい意義をもつ。本願の発明者らは、必要
な金属ケイ化物を得るために、回路全体に同一の
金属が使用できるということを発見した。しか
し、従来技術とは対照的に、形成される金属ケイ
化物の厳密な相を、その金属ケイ化物の用途に応
じて制御することが可能である。このように、異
なる金属ケイ化物を形成するために回路の異なる
部分に異なる金属を必要とするのではなく、特定
の適用に応じて同一の金属のケイ化物を調整する
ことができるのである。このことは、回路の異な
る部分で金属ケイ化物の異なる相を使用すること
によつて達成される。例えば、もし金属がロジウ
ム（Rh）であるなら、同一の熱的変換工程の間
にRhSi及びRh2Siなどのケイ化ロジウムを形成す
ることができる。そして、形成される特定のケイ
化ロジウムの相は、シリコン基板におけるドーパ
ントとドーピング濃度レベルに依存する。 この発明においては、異なる金属ケイ化物の相
を形成するため方法、広く熱変換（thermal
conversion）と称する。この方法の第１の例で
は、金属がシリコン基板上に付着され、そのあと
熱的に金属ケイ化物を形成するために加熱工程が
行われる。このとき、形成される金属ケイ化物の
相は、金属とドーパントの選択された組み合わせ
において、シリコンのドーピング・レベルに依存
する。これについては、後で説明を行う。この方
法の第２の例では、金属とシリコンとを金属ケイ
化物に変換するため、金属が加熱されたシリコン
基板上に付着される。このどちらの技術も“熱変
換”という用語に含まれる。 図面を参照して本発明の具体例について説明す
る前に、本発明を実施するために使用される金属
とドーパントとシリコンのさまざまな組み合わせ
について述べておこう。さらに、ドーパントとド
ーピング・レベルに応じて所望の金属ケイ化物の
相を選択するための手続についても説明すること
にする。 e2 金属とドーパントの選択基準 シリコン基板中のドーパントとドーピング・レ
ベルの選択に応じてさまざまな金属ケイ化物の相
が決定されるという効果は、金属とドーパントの
すべての組み合わせにあてはまる訳ではない。本
発明に基づく作用を行う金属とドーパントの多く
の組み合わせについてデータを集積し、以てこの
分野の当業者に、所望の効果をもたらす金属とド
ーパントを選択する方法を教示するためのガイド
ラインを発明者らは設けたので、それについて説
明する。 この説明のはじめに、後に示す表、に金属
ケイ化物として使用することのできるいくつかの
金属種がリストされていることを述べておく。こ
れらの表には、４つのドーパントＢ、Sb、Ｐ及
びAsもリストされており、これらの各ドーパン
トにつき所望の効果を得るために丁度よいかまた
はそれを超えるようなドーピングレベルが原子／
cm3で示されている。
【表】
【表】
＊印は、ドーパントがケイ化物の形成
に強い影響をもつ場合。
に強い影響をもつ場合。
【表】
【表】
＊印は、ドーパントがケイ化物の形成
に強い影響をもつ場合
これらの表において、“金属種”と表示された
列には、（単結晶または多結晶の）シリコンと金
属ケイ化物を形成するいくつかの金属がリストさ
れている。“温度範囲”と表示された列には、リ
ストされた金属のケイ化物の相が熱変換によつて
形成され得る温度範囲が示されている。“ケイ化
物（融点℃）”と表示された列には、リストされ
た温度範囲で形成されるケイ化物とその融点が示
されている。これらは、ドープされていない（す
なわち、わずかにドープされているかまたは真性
の）シリコン上で形成される相である。 “化合物（融点℃）”と表示された列には、金
属種とリストされたドーパントの間で最も形成さ
れやすい化合物がリストされ、これらの金属−ド
ーパント化合物の融点が与えられている。これら
の表から見てとれるように、金属ケイ化物の融点
に対して金属−ドーパント化合物の融点が大きい
ことが、形成される金属ケイ化物相に対してドー
パントが強い影響を与えることを示す。ことこと
は、本発明に基づき作用を行う金属とドーパント
の特定の組み合わせを選択するためのガイドライ
ンとして使用される。 シリコン基板上の金属層を熱変換することによ
つて金属ケイ化物を形成することは、当技術分野
でよく知られている。さらに、付着の間にケイ化
物が形成されるように、加熱された基板上に金属
を付着することも知られている。このどちらの変
換処理においても、使用される温度範囲に応じて
異なる相の金属ケイ化物が形成されることが知ら
れている。例えば、約200〜400℃の温度範囲の変
変換によつてケイ化ニツケルの相Ni2Siが形成さ
れる。また、350〜750℃の温度範囲では、ケイ化
ニツケルの相NiSiが形成され、800〜900℃の温
度範囲では、ケイ化ニツケルの相NiSi2が形成さ
れる。 本発明に基ずき作用を行う金属とドーパントの
組み合わせを決定するためには、（ケイ化物の形
成温度で）最も形成されやすい金属−ドーパント
化合物の融点が、ドープされていない（すなわ
ち、わずかにドープされ、または真性の）シリコ
ン上で形成される金属ケイ化物の融点と比較され
る。そして、ドーパントが、形成されるケイ化物
に対して強い影響を及ぼすためには、金属−ドー
パント化合物の融点が、金属ケイ化物の相の融点
よりも大きくなくてはらない。一般的なガイドラ
インとして、金属−ドーパント化合物を融点は、
ケルビン温度で、金属ケイ化物の相よりも少くと
も約10％大きくなくてはならない。もしこの条件
が満たされ、ドーパントの濃度が表及びにリ
ストされたドーピング濃度と等しいかそれよりも
大きい程度に十分に高い値であれば、ドーパント
の存在は、形成される金属ケイ化物の相に強い影
響を及ぼすことになる。 例えば、ケイ化ニツケルを形成する場合を考慮
してみよう。この例では、基板は少くとも1018原
子／cm3のレベルまでほう素Ｂでドープされる。ニ
ツケルとほう素の間で形成される化合物NiBは、
表に示されているように、1600℃の融点をも
つ。もしこのケイ化ニツケルが、表の３列目に
示されているもののうちの１つであるならば、
NiBの融点は、それら３つのケイ化ニツケルの相
の融点よりも大きい。これらの融点の差異は、ケ
ルビン温度で、ケイ化ニツケルの相の融点よりも
約10％以上である。また、300〜500℃の変換温度
の場合、相NiSiが通常形成される。しかし、十
分に高いホウ素ドーピング・レベルの存在よりケ
イ化ニツケルの相Ni、Siが形成がひき起こされ
る。そして、もしほう素のドーピング・レベルが
低い基板の別の領域が存在するならば、その低ド
ーピング・レベルの領域には、ケイ化ニツケルの
相NiSiが形成されることになる。 表及びにおいて、空白の箇所は、２相の状
態が得られない場合を示す。例えば、Ｗ−Ｐの２
相状態図は、ダツシユ（−−）で示すように、得
られない。しかし、このことは必ずしも、Ｗ−Ｐ
という金属とドーパントの組み合わせが本発明の
効果を呈さない、ということを意味しない。別の
例として、RhとＰの組み合わせについて考慮し
てみる。Rh−Ｐについては２相状態図が得られ
ないが、Rh−Ｐについて本発明の効果を示すデ
ータが得られているのである。 さらに別の例として、ケイ化チタンの形成につ
いて考慮する。基板は単結晶または多結晶どちら
かのシリコンであつて、リンでドープされている
ものとする。このリンのボーピング・レベルは少
なくとも約1018原子／cm3である。約500〜700℃の
範囲の温度変換の場合、ドープされていない（す
なわちわずかなドーピング・レベルの）シリコン
上にはケイ化物の相TiSi2が生じる。しかし、
1018原子／cm3以上のレベルのリン・ドーピングの
存在下では、リン・ドーパントが形成されるケイ
化物の相に強い影響を及ぼすことが実証されてい
る。 リンの高レベルのドーピングにより相TiSiが
形成される。このことは、実験室の試験によつて
検証されている。 実際上、異なる相の金属ケイ化物を形成するこ
とは、異なる相で導電率が相違するという意味で
重要である。例えば、TiSi2の導電率は、TiSiの
導電率の約２倍である。 再び表及びを参照とすると、＊印は、ドー
パントがケイ化物の形成に強い影響を及ぼす場合
を示している。すなわち、ほう素を少なくとも約
1018原子／cm3以上ドープされたシリコンの場合、
そのケイ化物がドーパントによつて強く影響を受
けるような金属は、Ti、Mo、Ｗ、Ta、Cr、Hf、
Zr、Pt、Rh、Co、Ni、Fe及びMnである。Sbの
ドーピングの場合、そのケイ化物が最も強く影響
を受けるような金属はPt、Rh及びNiである。も
ちろん、もしNiが使用され、熱変換温度が800〜
900℃の範囲に選択されているなら、Sbのドーピ
ングは形成されるケイ化物の相に影響を与えな
い。これは、この温度範囲でドープされていない
（すなわちわずかにドープされているかまたは真
性の）シリコン上で通常形成されるケイ化物の相
NiSi2よりもNi5Sb2の方が融点が低いからであ
る。 約1017原子／cm3以上のレベルのリンのドーピン
グの場合、金属ケイ化物が強く影響を受ける金属
は、Fe、Mnと（800℃以下での）Ti、Rh、Niで
ある。 シリコン基板がAsでドープされている場合に
は、そのケイ化物がAsドーパントによつて強く
影響を受ける金属種は、Feと、（800℃以下での）
Niである。Niの場合、Ni−As化合物NiAs2の融
点は２つのケイ化ニツケル相Ni2Si及びNiSiを超
える程大きくないが、実際のデータは、800℃以
下での、形成されたケイ化ニツケルに対するAs
ドーパントの影響を物語つている。 Asをドープされたシリコン上に形成されたケ
イ化鉄の場合、実際のデータはAsドーパントが
形成されたケイ化鉄の相に影響を与えることを物
語つている。この金属の場合、FeAsとFeSi2の間
の融点の差は10％より幾分小さいが、ドーパント
の影響が実験室で観察された。10％規則が一応の
ガイドラインである、というのはこの理由によ
る。しかし、もしケルビン温度での差異が10％な
いしそれ以上であると、ドーパントの効果は明確
に認められる。尚、その温度差が10％に近い場合
でも、ケイ化ニツケルやケイ化鉄のようにドーパ
ントの影響が認められることがある。 一般的には、ケイ化物形成の温度が上昇するに
つれて、ケイ化物にはシリコンが豊富になつてく
る。そこでドーパントの存在は、さまざまなケイ
化物の相が形成され得る温度範囲に影響を与える
ように思われる。特に、ドーパントはケイ化物が
形成される反応速度を低下させるように思われ
る。 ドーパントの存在は、ドーパントの存在しない
領域とは別の相形成及び相成長を可能とする。別
の見方をすれば、ドーパントの存在は、ドーパン
トが存在しない場合の金属とシリコンとの反応の
温度範囲をシフトさせるため、通常は一つの相し
か形成しえない温度範囲において、ドーパント存
在領域及びドーパント不存在領域に異なるケイ化
物相を形成することができるのである。 例えば、相NiSiは約600℃でドープされていな
いシリコン上に形成される。しかし、十分な量の
ほう素が存在すると、ケイ化物形成の反応速度
が、NiSiの形成を遅延させるように変更される。
これにより、NiSiの代わりに、金属より多く含
むケイ化物であるNi2Siの形成が可能となる。こ
うして、NiSiとNi2Si形成の温度範囲が、ドーパ
ントの存在によつて重なり合うことになる。 上述の例では、もしケイ化物形成の温度が例え
ば200℃よりも低くなるように選択されると、ド
ープされていないシリコン上に形成されることが
期待されるケイ化物の相はNi2Siであろう。とこ
ろが、十分な量のほう素のドーパントがあると、
表にリストしたもの以外のケイ化ニツケル（例
えば、Niがさらに豊富であるもの）の形成がも
たらされることになろう。また、加熱工程がシリ
コン上にNiを留めるだけでNiとシリコンの間の
反応が存在しないような場合もあり得る。 ここで述べたドーパントの効果は、きわめて高
温の（またはきわめて長時間の）熱処理によつて
打ち消すことが可能である。というのは、そのよ
うな熱処理はケイ化物の反応速度を高め、そし
て、ケイ化物の形成速度の上昇は、ドーパントに
起因する反応速度の低下を補うことになるからで
ある。この発明を実施する場合は、ドーパントの
効果が実現されるように、すなわちドーパント
が、形成されるシリコンの相に影響を与えるよう
に温度範囲（及び加熱時間）が選択される。 表、にリストされたドーパントの量は、上
述の効果をもたらす量であり、すなわち実際に形
成される相を決定する。しかしながら、形成され
る相に影響を与え始めるドーパントの量は正確に
は知られておらず、さまざまな金属とドーパント
の組み合わせ毎に異なるであろう。例えば、ほう
素のドーピングは、ほとんどの金属のケイ化物の
形成に影響を与え、それが1018原子／cm3以下であ
るとき最もよく効果を発揮するようである。実験
結果によれば、ドーパントのレベルが表、に
示した値よりも少くとも１桁小さいときでも依然
として相の形成に影響を及ぼす。 このように、本発明によれば、２つ以上の相か
ら成るケイ化物が得られる。すなわち、そのうち
の１つの相は、ドープされていない（わずかにド
ープされているかまたは真性の）シリコン上で通
常形成されるものであり、その他の相は、本発明
に基づくドーパントの効果により形成されたもの
である。 低いドーパント範囲が効果を発揮するような他
の例として、いわゆる“雪かき（snowplow）効
果”がある。すなわち、（金属などの）物質中の
ドーパントが、ケイ化物が形成されるときに金属
とシリコンの界面へ押しやられ、または“雪か
き”されると、シリコン基板の局所領域に多量の
ドーパントが存在することになる。この局在ドー
ピングは、形成されるケイ化物の相に効果を与え
るに十分な量である。このように、本発明を実施
する際、初期のドーパント・レベルは重要ではな
い。重要であるのは、ドーパントの金属の組み合
わせが、ドーパントが相形成に影響を与えるよう
なものであること、及びケイ化物形成時のドーパ
ント・レベルが、ケイカ物形成の反応速度（以
て、相形成に）影響を与えるようなものであるこ
とである。 この発明においては、基板が、相形成に影響を
与えるのに十分な量のドーパントを含んでいると
き、“基板がドープされている”と言うことにす
る。そして、単に“ドープされていない”と言う
ときには、基板が真性であるか、またはドーパン
トが形成されるケイ化物の相に影響を及ぼさない
程度にドーパント・レベルが小さいことを意味す
るものとする。もちろん、“ドープされていない”
ということは、ドーパントが多量に基板に含まれ
ていてもそれが金属ケイ化物の形成に影響を及ぼ
さないような状況をも含む。 例えば、Sbは、金属種がTiであるとき、形成
される金属ケイ化物の相に影響を代えない（表
参照）。 すなわち、仮にSbが約1020原子／cm3程度多量に
基板中に存在しても、Sbは、形成されるケイ化
チタンの相に影響を及ぼさないであろう。 e3 いくつかの例の実験結果 例 １ Rhの層がドープされていないシリコンと、リ
ンをドープしたシリコンの両方に付着された。次
に、これらのシリコンは400℃まで約120分間加熱
された。 するとドープされていない（すなわちドーピン
グ・レベルが約1018原子／cm3よりはるかに少な
い）シリコン上に形成されたケイ化ロジウムの抵
抗率が164マイクロオーム・cmであり、一方リン
をドープされたシリコン上に形成されたケイ化ロ
ジウムの抵抗率は81マイクロオーム・cmであつ
た。ドープされていないシリコン上に形成された
ケイ化ロジウムの相はRhSiであり、ドープされ
たシリコン上に形成されたケイ化ロジウムの相は
Rh2Siであつた。 例 ２ ドープされていないシリコンと、リンをドープ
したシリコンの両方にTiのケイ化物が形成され
た。これは、その両方のシリコン上にTiの層を
付着し、次に約600℃まで120分間の熱処理により
行なわれた。そして、ドープされていないシリコ
ン上に形成されたケイ化チタンの相はTiSi2であ
り、抵抗率は26マイクロオーム・cmであつた。一
方、ドープされたシリコン上に形成されたケイ化
チタンの相はTiSiであり、抵抗率は45マイクロ
オーム・cmであつた。 例 ３ ドープされていないシリコンと、リンをドープ
したシリコンの両方にNiの層が付着され、その
あと、300℃まで120分間熱処理を行うことにより
ケイ化ニツケルか形成された。ドープされていな
いシリコン上に形成されたケイ化ニツケルの相は
NiSiであり、抵抗率は11マイクロオーム・cmで
あつた。リンをドープしたシリコン上に形成され
たケイ化ニツケルの相はNi2Siであり、抵抗率は
18マイクロオーム・cmであつた。 例 ４ ドープされていないシリコンと、リンをドープ
したシリコンの両方にPtの層が付着され、その
あと、300℃まで120分間加熱することにより両方
のシリコンがケイ化白金に熱変換された。この例
では、ドープされていないシリコン上に形成され
た金属ケイ化物の相は、PtSiとPt2Siの組み合わ
せであり、22マイクロオーム・cmの抵抗率であつ
た。リンをドープされたシリコン上に形成された
ケイ化白金の相はPt2Siであり、20マイクロオー
ム・cmの抵抗率であつた。このデータは、リンド
ーピングがケイ化白金の形成に重大な影響は与え
ないという表の結果と合致する。 例 ５ Coの層がドープされていないシリコンと、リ
ンをドープしたシリコンの両方に付着され、次に
400℃で120分間加熱することにより両方のシリコ
ンがケイ化コバルトに熱変換された。すると、ド
ープされていないシリコン上に形成されたケイ化
物の相はCo2Siであつた。ところが、リンをドー
プされたシリコン上に形成されたケイ化物の相も
Co2Siであつた。この結果は、リンのドーピング
がケイ化コバルトの相に影響を与えないという、
表から導かれる結果と一致する。 e4 金属ケイ化物構造の形成（第１図〜第７図） 第１図と第２図は、異なる金属ケイ化物の相
が、ドープされた領域とドープされない領域をも
つ単一のシリコン基板上に形成されるような技術
と構造を示す図である。 第１図において、ドープされない基板１０に
は、ドープされた領域１２が含まれている。そし
て、ドープされた領域とドープされていない領域
の両方の上に載置されるように、金属Ｍが基板１
０上に付着される。このとき、金属Ｍと領域１２
中のドーパントは、ドーパントがその金属ケイ化
物の形成に強い影響を与えるように選択される。 第２図は、金属とシリコンをケイ化物に熱変換
するためにアニーリング工程を施した後に形成さ
れる構造をあらわす。このとき、ドーパントは、
金属ケイ化物の形成に強い影響を及ぼすので、ド
ープされた領域１２に形成された金属ケイ化物
は、基板のドープされていない領域に形成された
金属ケイ化物とは異なる相を有する。こうして、
第１の金属ケイ化物MS１がドープされた領域１
２に形成され、一方第２の金属ケイ化物相MS２
がドープされていない領域１３に形成される。 この発明の実施において同一の処理、すなわち
同一の熱変換工程の間に、選択された金属、ドー
パント及び基板のドーピング・レベルに依存して
異なるケイ化物を形成することができる。すなわ
ち、付着処理において、金属を交換したり真空を
中断したりする必要はない。 第３図及び第４図においては、金属ケイ化物相
が形成される基板が異なつているが、この発明の
原理は同様に適用される。第３図及び第４図の実
施例は、本発明が単結晶と多結晶のどちらのシリ
コンにも適用できることを示している。このシリ
コン基板は均一な基板である必要も、共面の基板
である必要もない。 第３図及び第４図においては、可能な限り第１
図及び第２図と対応する構成につき同番号を付し
てある。ただし、単結晶シリコン１０は、SiO2
のような酸化層１４を付着されている。そして、
酸化層１４には、本発明の意図に基づきドープさ
れた多結晶シリコン１６の層が付着される。次
に、基板１０と多結晶シリコン１６上には同一の
金属の層Ｍが付着される。 第４図において、金属とシリコンを金属ケイ化
物に熱変換するためのアニーリングが実行される
これにより、シリコン基板１０と多結晶シリコン
１６上には金属ケイ化物が形成される。しかし、
多結晶シリコン１６がドープされており、一方シ
リコン基板１０がドープされていないので、形成
される金属ケイ化物の相は異なつている。ドープ
された基板１６上に形成された金属ケイ化物の相
は記号MS1で示され、ドープされていない基板
１０に形成された金属ケイ化物の相は信号Ｍ２で
示されている。 第５図は、MOS−FET構造をあらわし、これ
においては金属ケイ化物領域がハツチングで示さ
れている。この構造に使用することのできる金属
ケイ化物のタイプの例として掲げると、ソース及
びドレイン接点はRhSiであり、ゲート接点は
Rh2Siである。さらに詳細には、第５図の構造
は、Ｐ型にドープされた単結晶シリコン・ウエー
ハ１８を備えている。ｎ型の領域２０及び２２が
シリコン・ウエーハ１８中に形成され、それぞれ
がソース及びドレイン領域となる。薄い酸化量２
４はゲート酸化膜であり、その上にはリンをドー
プした多結晶シリコン層２６が付着されている。
そして、ゲート領域をとり囲むように、SiO2な
どの絶縁物質の層２８が形成されている。この
SiO2層はソース及びドレイン領域２０及び２２
の外側に配置された層３０としても延長されてい
る。 金属層（図示しない）はソース及びトレイン領
域２０及び２２上にそれぞれ付着されるのみなら
ず、多結晶シリコン層２６上にも付着される。こ
の金属層は、第５図にハツチングで示したよう
に、金属ケイ化物に熱変換される。 ソース、ドレイン及びゲート接点上には同一の
金属が付着されるが、ソース及びトレイン接点と
して使用される金属ケイ化物相は、ゲート接点と
して使用されるケイ化物相とは異ならせることが
できる。すなわち、金属層がPhである例では、
リンで薄くドープされた層２６上に形成されたゲ
ート接点ケイ化物は、ドーパントによつて強く影
響を受け、Rh2Siとなる。これとは対照的に、ソ
ース及びドレイン領域ではドーピング・レベルが
低いかまたは別のドーパントであるため、ケイ化
物の相形成に影響が与えられない。従つて、ソー
ス及びドレイン領域では、ケイ化ロジウムの相は
RhSiである。 第５図の基本的は構造は、その製造処理方法と
ともに、この分野でよく知られている。ただし、
従来技術との相違は、すべてのケイ化物の相を同
時に形成するための処理工程の単一の組み合わせ
を用いて、構造の異なる領域で異なるケイ化物の
相を形成するために同一の金属を使用することが
できる、ということである。 第６図及び第７図は、第１の金属ケイ化物相が
シヨツトキー障壁接点を形成するために使用さ
れ、第２の金属ケイ化物が拡散障壁として使用さ
れる場合の処理と構造を示す図である。 さらに詳しくは、第６図の構造は、上面にｎ型
領域３８をもつＰ型基板３６を含んでいる。金属
の層４０ｎ型領域３８上に付着され、典型的には
SiO2である絶縁層４２によつて囲まれている。
金属層４０上には濃くドープされた多結晶シリコ
ン層４４が付着され、その一部は絶縁層４２をも
覆つている。代表的な実施例では、金属層４０は
ロジウムであり、一方多結晶シリコン層４４中の
ドーパントはリンである。 第６図の構造においては、金属層４０は、単結
晶シリコン領域３８と、濃くドープされたシリコ
ン層４４という２つの領域と接触している。この
ことは、２つの相の金属ケイ化物の形成が可能で
ある。ということを導く。 第６図の構造には、次に、金属層４０を金属ケ
イ化物に熱変換するためにアニーリングが施され
る。例えば、もし金属層４０がRhであるなら、
層４４にはリンが十分にドープされ、２つの異な
るケイ化ロジウム領域を形成するために400℃の
熱変換を行うことができる。この加熱工程には一
般的に約30分から数時間がかかり、典型的には約
２時間である。これにより、第７図で互いに反対
向きのハツチングで示すように、２つのケイ化ロ
ジウム領域４６，４８が形成される。 さらに詳しく第７図を参照すると、第１の金属
ケイ化物４６は金属層４０と多結晶シリコン層４
４の間に形成され、第２の金属ケイ化物４８は金
属層４０と単結晶シリコン層３８の間に形成され
る。金属層４０がRhである場合、もし領域３８
のドーピングが十分に低い（あるいは、影響を与
えないドーパントが使用されている）ならば、ケ
イ化物層４８はRhSiである。この同じ例で、ケ
イ化物相４６はRh2Siとなる。これら２つのケイ
化物相は、導電性と用途とを異にする。RhSi層
４８は、0.75eVの障壁を与えるシヨツトキー障
壁として使用され、Rh2Siケイ化物４６は浅い接
点４８に対する拡散障壁として使用される。 この発明の実施に際しては、単一の金属を使用
しているにも拘らず、異なる特性をもつ金属ケイ
化物を同時に形成するために処理工程の単一の組
み合わせを用いることができる。上述の複数の実
施例は、同一または異なる基板を使用するいくつ
かの適用例を示している。この意味で、基板と
は、金属と接触するシリコン層であり、金属ケイ
化物を形成するために使用されるものである。こ
のことは、基板は金属層の上面と下面のどちらに
あつてもよく、あるいはそれ以外の方法で金属層
に接触してもよい、ということを意味する。 この発明を例示するために選択された金属、ゲ
ート接点や、シヨツトキー障壁接点や、オーミツ
ク接点や、相互接続ラインや、拡散障壁を含む適
用例を形成するために半導体産業で最も一般的に
使用されているものである。もちろん、この分野
の当業者は、この発明が金属ケイ化物を用いた任
意の適用例に使用され得るものであり、上記図面
に示した適用例に限定されるものでないことを認
識することであろう。 また、この分野の当業者は、上記表、の空
白部分が、リストした金属種のドーパントの２相
状態図が得られないだけのために空白であるにす
ぎない、ということを認識するであろう。しか
し、これらの金属とドーパントの組み合わせが、
高融点の化合物を形成する、ということが可能で
ある。そして、もしそうなら、十分な量のドーパ
ントは、形成される金属ケイ化物の相に影響を与
えるであろう。 一般的に、本発明で使用される金属種は、少く
とも２つの金属ケイ化物を形成しなくてはなら
ず、その相のうち少なくとも１つは、熱変換工程
で最も形成されやすい金属とドーパントの化合物
の融点よりも、ケルビン温度で、約10％（以上）
小さい融点を有していなくてはならない。 この発明を実施するたあたつて、ここで述べた
効果がAl、Ga及びInなどの他のＰ型ドーパント
を用いても得られることがこの分野の当業者によ
り認識されることが明らかである。また、表、
にリストした金属とドーパントに関するガイド
ラインは、これらの他のＰ型ドーパントにも適用
されよう。 Ｆ 発明の効果 以上のように、この発明によれば、基板に注入
したドーパントの濃度に応じて、異なる相の金属
ケイ化物を一度に基板上に形成することができる
ので、金属ケイ化物を含む半導体デバイスの製造
の工程の数を低減し、能率を高めることができ
る。
に強い影響をもつ場合
これらの表において、“金属種”と表示された
列には、（単結晶または多結晶の）シリコンと金
属ケイ化物を形成するいくつかの金属がリストさ
れている。“温度範囲”と表示された列には、リ
ストされた金属のケイ化物の相が熱変換によつて
形成され得る温度範囲が示されている。“ケイ化
物（融点℃）”と表示された列には、リストされ
た温度範囲で形成されるケイ化物とその融点が示
されている。これらは、ドープされていない（す
なわち、わずかにドープされているかまたは真性
の）シリコン上で形成される相である。 “化合物（融点℃）”と表示された列には、金
属種とリストされたドーパントの間で最も形成さ
れやすい化合物がリストされ、これらの金属−ド
ーパント化合物の融点が与えられている。これら
の表から見てとれるように、金属ケイ化物の融点
に対して金属−ドーパント化合物の融点が大きい
ことが、形成される金属ケイ化物相に対してドー
パントが強い影響を与えることを示す。ことこと
は、本発明に基づき作用を行う金属とドーパント
の特定の組み合わせを選択するためのガイドライ
ンとして使用される。 シリコン基板上の金属層を熱変換することによ
つて金属ケイ化物を形成することは、当技術分野
でよく知られている。さらに、付着の間にケイ化
物が形成されるように、加熱された基板上に金属
を付着することも知られている。このどちらの変
換処理においても、使用される温度範囲に応じて
異なる相の金属ケイ化物が形成されることが知ら
れている。例えば、約200〜400℃の温度範囲の変
変換によつてケイ化ニツケルの相Ni2Siが形成さ
れる。また、350〜750℃の温度範囲では、ケイ化
ニツケルの相NiSiが形成され、800〜900℃の温
度範囲では、ケイ化ニツケルの相NiSi2が形成さ
れる。 本発明に基ずき作用を行う金属とドーパントの
組み合わせを決定するためには、（ケイ化物の形
成温度で）最も形成されやすい金属−ドーパント
化合物の融点が、ドープされていない（すなわ
ち、わずかにドープされ、または真性の）シリコ
ン上で形成される金属ケイ化物の融点と比較され
る。そして、ドーパントが、形成されるケイ化物
に対して強い影響を及ぼすためには、金属−ドー
パント化合物の融点が、金属ケイ化物の相の融点
よりも大きくなくてはらない。一般的なガイドラ
インとして、金属−ドーパント化合物を融点は、
ケルビン温度で、金属ケイ化物の相よりも少くと
も約10％大きくなくてはならない。もしこの条件
が満たされ、ドーパントの濃度が表及びにリ
ストされたドーピング濃度と等しいかそれよりも
大きい程度に十分に高い値であれば、ドーパント
の存在は、形成される金属ケイ化物の相に強い影
響を及ぼすことになる。 例えば、ケイ化ニツケルを形成する場合を考慮
してみよう。この例では、基板は少くとも1018原
子／cm3のレベルまでほう素Ｂでドープされる。ニ
ツケルとほう素の間で形成される化合物NiBは、
表に示されているように、1600℃の融点をも
つ。もしこのケイ化ニツケルが、表の３列目に
示されているもののうちの１つであるならば、
NiBの融点は、それら３つのケイ化ニツケルの相
の融点よりも大きい。これらの融点の差異は、ケ
ルビン温度で、ケイ化ニツケルの相の融点よりも
約10％以上である。また、300〜500℃の変換温度
の場合、相NiSiが通常形成される。しかし、十
分に高いホウ素ドーピング・レベルの存在よりケ
イ化ニツケルの相Ni、Siが形成がひき起こされ
る。そして、もしほう素のドーピング・レベルが
低い基板の別の領域が存在するならば、その低ド
ーピング・レベルの領域には、ケイ化ニツケルの
相NiSiが形成されることになる。 表及びにおいて、空白の箇所は、２相の状
態が得られない場合を示す。例えば、Ｗ−Ｐの２
相状態図は、ダツシユ（−−）で示すように、得
られない。しかし、このことは必ずしも、Ｗ−Ｐ
という金属とドーパントの組み合わせが本発明の
効果を呈さない、ということを意味しない。別の
例として、RhとＰの組み合わせについて考慮し
てみる。Rh−Ｐについては２相状態図が得られ
ないが、Rh−Ｐについて本発明の効果を示すデ
ータが得られているのである。 さらに別の例として、ケイ化チタンの形成につ
いて考慮する。基板は単結晶または多結晶どちら
かのシリコンであつて、リンでドープされている
ものとする。このリンのボーピング・レベルは少
なくとも約1018原子／cm3である。約500〜700℃の
範囲の温度変換の場合、ドープされていない（す
なわちわずかなドーピング・レベルの）シリコン
上にはケイ化物の相TiSi2が生じる。しかし、
1018原子／cm3以上のレベルのリン・ドーピングの
存在下では、リン・ドーパントが形成されるケイ
化物の相に強い影響を及ぼすことが実証されてい
る。 リンの高レベルのドーピングにより相TiSiが
形成される。このことは、実験室の試験によつて
検証されている。 実際上、異なる相の金属ケイ化物を形成するこ
とは、異なる相で導電率が相違するという意味で
重要である。例えば、TiSi2の導電率は、TiSiの
導電率の約２倍である。 再び表及びを参照とすると、＊印は、ドー
パントがケイ化物の形成に強い影響を及ぼす場合
を示している。すなわち、ほう素を少なくとも約
1018原子／cm3以上ドープされたシリコンの場合、
そのケイ化物がドーパントによつて強く影響を受
けるような金属は、Ti、Mo、Ｗ、Ta、Cr、Hf、
Zr、Pt、Rh、Co、Ni、Fe及びMnである。Sbの
ドーピングの場合、そのケイ化物が最も強く影響
を受けるような金属はPt、Rh及びNiである。も
ちろん、もしNiが使用され、熱変換温度が800〜
900℃の範囲に選択されているなら、Sbのドーピ
ングは形成されるケイ化物の相に影響を与えな
い。これは、この温度範囲でドープされていない
（すなわちわずかにドープされているかまたは真
性の）シリコン上で通常形成されるケイ化物の相
NiSi2よりもNi5Sb2の方が融点が低いからであ
る。 約1017原子／cm3以上のレベルのリンのドーピン
グの場合、金属ケイ化物が強く影響を受ける金属
は、Fe、Mnと（800℃以下での）Ti、Rh、Niで
ある。 シリコン基板がAsでドープされている場合に
は、そのケイ化物がAsドーパントによつて強く
影響を受ける金属種は、Feと、（800℃以下での）
Niである。Niの場合、Ni−As化合物NiAs2の融
点は２つのケイ化ニツケル相Ni2Si及びNiSiを超
える程大きくないが、実際のデータは、800℃以
下での、形成されたケイ化ニツケルに対するAs
ドーパントの影響を物語つている。 Asをドープされたシリコン上に形成されたケ
イ化鉄の場合、実際のデータはAsドーパントが
形成されたケイ化鉄の相に影響を与えることを物
語つている。この金属の場合、FeAsとFeSi2の間
の融点の差は10％より幾分小さいが、ドーパント
の影響が実験室で観察された。10％規則が一応の
ガイドラインである、というのはこの理由によ
る。しかし、もしケルビン温度での差異が10％な
いしそれ以上であると、ドーパントの効果は明確
に認められる。尚、その温度差が10％に近い場合
でも、ケイ化ニツケルやケイ化鉄のようにドーパ
ントの影響が認められることがある。 一般的には、ケイ化物形成の温度が上昇するに
つれて、ケイ化物にはシリコンが豊富になつてく
る。そこでドーパントの存在は、さまざまなケイ
化物の相が形成され得る温度範囲に影響を与える
ように思われる。特に、ドーパントはケイ化物が
形成される反応速度を低下させるように思われ
る。 ドーパントの存在は、ドーパントの存在しない
領域とは別の相形成及び相成長を可能とする。別
の見方をすれば、ドーパントの存在は、ドーパン
トが存在しない場合の金属とシリコンとの反応の
温度範囲をシフトさせるため、通常は一つの相し
か形成しえない温度範囲において、ドーパント存
在領域及びドーパント不存在領域に異なるケイ化
物相を形成することができるのである。 例えば、相NiSiは約600℃でドープされていな
いシリコン上に形成される。しかし、十分な量の
ほう素が存在すると、ケイ化物形成の反応速度
が、NiSiの形成を遅延させるように変更される。
これにより、NiSiの代わりに、金属より多く含
むケイ化物であるNi2Siの形成が可能となる。こ
うして、NiSiとNi2Si形成の温度範囲が、ドーパ
ントの存在によつて重なり合うことになる。 上述の例では、もしケイ化物形成の温度が例え
ば200℃よりも低くなるように選択されると、ド
ープされていないシリコン上に形成されることが
期待されるケイ化物の相はNi2Siであろう。とこ
ろが、十分な量のほう素のドーパントがあると、
表にリストしたもの以外のケイ化ニツケル（例
えば、Niがさらに豊富であるもの）の形成がも
たらされることになろう。また、加熱工程がシリ
コン上にNiを留めるだけでNiとシリコンの間の
反応が存在しないような場合もあり得る。 ここで述べたドーパントの効果は、きわめて高
温の（またはきわめて長時間の）熱処理によつて
打ち消すことが可能である。というのは、そのよ
うな熱処理はケイ化物の反応速度を高め、そし
て、ケイ化物の形成速度の上昇は、ドーパントに
起因する反応速度の低下を補うことになるからで
ある。この発明を実施する場合は、ドーパントの
効果が実現されるように、すなわちドーパント
が、形成されるシリコンの相に影響を与えるよう
に温度範囲（及び加熱時間）が選択される。 表、にリストされたドーパントの量は、上
述の効果をもたらす量であり、すなわち実際に形
成される相を決定する。しかしながら、形成され
る相に影響を与え始めるドーパントの量は正確に
は知られておらず、さまざまな金属とドーパント
の組み合わせ毎に異なるであろう。例えば、ほう
素のドーピングは、ほとんどの金属のケイ化物の
形成に影響を与え、それが1018原子／cm3以下であ
るとき最もよく効果を発揮するようである。実験
結果によれば、ドーパントのレベルが表、に
示した値よりも少くとも１桁小さいときでも依然
として相の形成に影響を及ぼす。 このように、本発明によれば、２つ以上の相か
ら成るケイ化物が得られる。すなわち、そのうち
の１つの相は、ドープされていない（わずかにド
ープされているかまたは真性の）シリコン上で通
常形成されるものであり、その他の相は、本発明
に基づくドーパントの効果により形成されたもの
である。 低いドーパント範囲が効果を発揮するような他
の例として、いわゆる“雪かき（snowplow）効
果”がある。すなわち、（金属などの）物質中の
ドーパントが、ケイ化物が形成されるときに金属
とシリコンの界面へ押しやられ、または“雪か
き”されると、シリコン基板の局所領域に多量の
ドーパントが存在することになる。この局在ドー
ピングは、形成されるケイ化物の相に効果を与え
るに十分な量である。このように、本発明を実施
する際、初期のドーパント・レベルは重要ではな
い。重要であるのは、ドーパントの金属の組み合
わせが、ドーパントが相形成に影響を与えるよう
なものであること、及びケイ化物形成時のドーパ
ント・レベルが、ケイカ物形成の反応速度（以
て、相形成に）影響を与えるようなものであるこ
とである。 この発明においては、基板が、相形成に影響を
与えるのに十分な量のドーパントを含んでいると
き、“基板がドープされている”と言うことにす
る。そして、単に“ドープされていない”と言う
ときには、基板が真性であるか、またはドーパン
トが形成されるケイ化物の相に影響を及ぼさない
程度にドーパント・レベルが小さいことを意味す
るものとする。もちろん、“ドープされていない”
ということは、ドーパントが多量に基板に含まれ
ていてもそれが金属ケイ化物の形成に影響を及ぼ
さないような状況をも含む。 例えば、Sbは、金属種がTiであるとき、形成
される金属ケイ化物の相に影響を代えない（表
参照）。 すなわち、仮にSbが約1020原子／cm3程度多量に
基板中に存在しても、Sbは、形成されるケイ化
チタンの相に影響を及ぼさないであろう。 e3 いくつかの例の実験結果 例 １ Rhの層がドープされていないシリコンと、リ
ンをドープしたシリコンの両方に付着された。次
に、これらのシリコンは400℃まで約120分間加熱
された。 するとドープされていない（すなわちドーピン
グ・レベルが約1018原子／cm3よりはるかに少な
い）シリコン上に形成されたケイ化ロジウムの抵
抗率が164マイクロオーム・cmであり、一方リン
をドープされたシリコン上に形成されたケイ化ロ
ジウムの抵抗率は81マイクロオーム・cmであつ
た。ドープされていないシリコン上に形成された
ケイ化ロジウムの相はRhSiであり、ドープされ
たシリコン上に形成されたケイ化ロジウムの相は
Rh2Siであつた。 例 ２ ドープされていないシリコンと、リンをドープ
したシリコンの両方にTiのケイ化物が形成され
た。これは、その両方のシリコン上にTiの層を
付着し、次に約600℃まで120分間の熱処理により
行なわれた。そして、ドープされていないシリコ
ン上に形成されたケイ化チタンの相はTiSi2であ
り、抵抗率は26マイクロオーム・cmであつた。一
方、ドープされたシリコン上に形成されたケイ化
チタンの相はTiSiであり、抵抗率は45マイクロ
オーム・cmであつた。 例 ３ ドープされていないシリコンと、リンをドープ
したシリコンの両方にNiの層が付着され、その
あと、300℃まで120分間熱処理を行うことにより
ケイ化ニツケルか形成された。ドープされていな
いシリコン上に形成されたケイ化ニツケルの相は
NiSiであり、抵抗率は11マイクロオーム・cmで
あつた。リンをドープしたシリコン上に形成され
たケイ化ニツケルの相はNi2Siであり、抵抗率は
18マイクロオーム・cmであつた。 例 ４ ドープされていないシリコンと、リンをドープ
したシリコンの両方にPtの層が付着され、その
あと、300℃まで120分間加熱することにより両方
のシリコンがケイ化白金に熱変換された。この例
では、ドープされていないシリコン上に形成され
た金属ケイ化物の相は、PtSiとPt2Siの組み合わ
せであり、22マイクロオーム・cmの抵抗率であつ
た。リンをドープされたシリコン上に形成された
ケイ化白金の相はPt2Siであり、20マイクロオー
ム・cmの抵抗率であつた。このデータは、リンド
ーピングがケイ化白金の形成に重大な影響は与え
ないという表の結果と合致する。 例 ５ Coの層がドープされていないシリコンと、リ
ンをドープしたシリコンの両方に付着され、次に
400℃で120分間加熱することにより両方のシリコ
ンがケイ化コバルトに熱変換された。すると、ド
ープされていないシリコン上に形成されたケイ化
物の相はCo2Siであつた。ところが、リンをドー
プされたシリコン上に形成されたケイ化物の相も
Co2Siであつた。この結果は、リンのドーピング
がケイ化コバルトの相に影響を与えないという、
表から導かれる結果と一致する。 e4 金属ケイ化物構造の形成（第１図〜第７図） 第１図と第２図は、異なる金属ケイ化物の相
が、ドープされた領域とドープされない領域をも
つ単一のシリコン基板上に形成されるような技術
と構造を示す図である。 第１図において、ドープされない基板１０に
は、ドープされた領域１２が含まれている。そし
て、ドープされた領域とドープされていない領域
の両方の上に載置されるように、金属Ｍが基板１
０上に付着される。このとき、金属Ｍと領域１２
中のドーパントは、ドーパントがその金属ケイ化
物の形成に強い影響を与えるように選択される。 第２図は、金属とシリコンをケイ化物に熱変換
するためにアニーリング工程を施した後に形成さ
れる構造をあらわす。このとき、ドーパントは、
金属ケイ化物の形成に強い影響を及ぼすので、ド
ープされた領域１２に形成された金属ケイ化物
は、基板のドープされていない領域に形成された
金属ケイ化物とは異なる相を有する。こうして、
第１の金属ケイ化物MS１がドープされた領域１
２に形成され、一方第２の金属ケイ化物相MS２
がドープされていない領域１３に形成される。 この発明の実施において同一の処理、すなわち
同一の熱変換工程の間に、選択された金属、ドー
パント及び基板のドーピング・レベルに依存して
異なるケイ化物を形成することができる。すなわ
ち、付着処理において、金属を交換したり真空を
中断したりする必要はない。 第３図及び第４図においては、金属ケイ化物相
が形成される基板が異なつているが、この発明の
原理は同様に適用される。第３図及び第４図の実
施例は、本発明が単結晶と多結晶のどちらのシリ
コンにも適用できることを示している。このシリ
コン基板は均一な基板である必要も、共面の基板
である必要もない。 第３図及び第４図においては、可能な限り第１
図及び第２図と対応する構成につき同番号を付し
てある。ただし、単結晶シリコン１０は、SiO2
のような酸化層１４を付着されている。そして、
酸化層１４には、本発明の意図に基づきドープさ
れた多結晶シリコン１６の層が付着される。次
に、基板１０と多結晶シリコン１６上には同一の
金属の層Ｍが付着される。 第４図において、金属とシリコンを金属ケイ化
物に熱変換するためのアニーリングが実行される
これにより、シリコン基板１０と多結晶シリコン
１６上には金属ケイ化物が形成される。しかし、
多結晶シリコン１６がドープされており、一方シ
リコン基板１０がドープされていないので、形成
される金属ケイ化物の相は異なつている。ドープ
された基板１６上に形成された金属ケイ化物の相
は記号MS1で示され、ドープされていない基板
１０に形成された金属ケイ化物の相は信号Ｍ２で
示されている。 第５図は、MOS−FET構造をあらわし、これ
においては金属ケイ化物領域がハツチングで示さ
れている。この構造に使用することのできる金属
ケイ化物のタイプの例として掲げると、ソース及
びドレイン接点はRhSiであり、ゲート接点は
Rh2Siである。さらに詳細には、第５図の構造
は、Ｐ型にドープされた単結晶シリコン・ウエー
ハ１８を備えている。ｎ型の領域２０及び２２が
シリコン・ウエーハ１８中に形成され、それぞれ
がソース及びドレイン領域となる。薄い酸化量２
４はゲート酸化膜であり、その上にはリンをドー
プした多結晶シリコン層２６が付着されている。
そして、ゲート領域をとり囲むように、SiO2な
どの絶縁物質の層２８が形成されている。この
SiO2層はソース及びドレイン領域２０及び２２
の外側に配置された層３０としても延長されてい
る。 金属層（図示しない）はソース及びトレイン領
域２０及び２２上にそれぞれ付着されるのみなら
ず、多結晶シリコン層２６上にも付着される。こ
の金属層は、第５図にハツチングで示したよう
に、金属ケイ化物に熱変換される。 ソース、ドレイン及びゲート接点上には同一の
金属が付着されるが、ソース及びトレイン接点と
して使用される金属ケイ化物相は、ゲート接点と
して使用されるケイ化物相とは異ならせることが
できる。すなわち、金属層がPhである例では、
リンで薄くドープされた層２６上に形成されたゲ
ート接点ケイ化物は、ドーパントによつて強く影
響を受け、Rh2Siとなる。これとは対照的に、ソ
ース及びドレイン領域ではドーピング・レベルが
低いかまたは別のドーパントであるため、ケイ化
物の相形成に影響が与えられない。従つて、ソー
ス及びドレイン領域では、ケイ化ロジウムの相は
RhSiである。 第５図の基本的は構造は、その製造処理方法と
ともに、この分野でよく知られている。ただし、
従来技術との相違は、すべてのケイ化物の相を同
時に形成するための処理工程の単一の組み合わせ
を用いて、構造の異なる領域で異なるケイ化物の
相を形成するために同一の金属を使用することが
できる、ということである。 第６図及び第７図は、第１の金属ケイ化物相が
シヨツトキー障壁接点を形成するために使用さ
れ、第２の金属ケイ化物が拡散障壁として使用さ
れる場合の処理と構造を示す図である。 さらに詳しくは、第６図の構造は、上面にｎ型
領域３８をもつＰ型基板３６を含んでいる。金属
の層４０ｎ型領域３８上に付着され、典型的には
SiO2である絶縁層４２によつて囲まれている。
金属層４０上には濃くドープされた多結晶シリコ
ン層４４が付着され、その一部は絶縁層４２をも
覆つている。代表的な実施例では、金属層４０は
ロジウムであり、一方多結晶シリコン層４４中の
ドーパントはリンである。 第６図の構造においては、金属層４０は、単結
晶シリコン領域３８と、濃くドープされたシリコ
ン層４４という２つの領域と接触している。この
ことは、２つの相の金属ケイ化物の形成が可能で
ある。ということを導く。 第６図の構造には、次に、金属層４０を金属ケ
イ化物に熱変換するためにアニーリングが施され
る。例えば、もし金属層４０がRhであるなら、
層４４にはリンが十分にドープされ、２つの異な
るケイ化ロジウム領域を形成するために400℃の
熱変換を行うことができる。この加熱工程には一
般的に約30分から数時間がかかり、典型的には約
２時間である。これにより、第７図で互いに反対
向きのハツチングで示すように、２つのケイ化ロ
ジウム領域４６，４８が形成される。 さらに詳しく第７図を参照すると、第１の金属
ケイ化物４６は金属層４０と多結晶シリコン層４
４の間に形成され、第２の金属ケイ化物４８は金
属層４０と単結晶シリコン層３８の間に形成され
る。金属層４０がRhである場合、もし領域３８
のドーピングが十分に低い（あるいは、影響を与
えないドーパントが使用されている）ならば、ケ
イ化物層４８はRhSiである。この同じ例で、ケ
イ化物相４６はRh2Siとなる。これら２つのケイ
化物相は、導電性と用途とを異にする。RhSi層
４８は、0.75eVの障壁を与えるシヨツトキー障
壁として使用され、Rh2Siケイ化物４６は浅い接
点４８に対する拡散障壁として使用される。 この発明の実施に際しては、単一の金属を使用
しているにも拘らず、異なる特性をもつ金属ケイ
化物を同時に形成するために処理工程の単一の組
み合わせを用いることができる。上述の複数の実
施例は、同一または異なる基板を使用するいくつ
かの適用例を示している。この意味で、基板と
は、金属と接触するシリコン層であり、金属ケイ
化物を形成するために使用されるものである。こ
のことは、基板は金属層の上面と下面のどちらに
あつてもよく、あるいはそれ以外の方法で金属層
に接触してもよい、ということを意味する。 この発明を例示するために選択された金属、ゲ
ート接点や、シヨツトキー障壁接点や、オーミツ
ク接点や、相互接続ラインや、拡散障壁を含む適
用例を形成するために半導体産業で最も一般的に
使用されているものである。もちろん、この分野
の当業者は、この発明が金属ケイ化物を用いた任
意の適用例に使用され得るものであり、上記図面
に示した適用例に限定されるものでないことを認
識することであろう。 また、この分野の当業者は、上記表、の空
白部分が、リストした金属種のドーパントの２相
状態図が得られないだけのために空白であるにす
ぎない、ということを認識するであろう。しか
し、これらの金属とドーパントの組み合わせが、
高融点の化合物を形成する、ということが可能で
ある。そして、もしそうなら、十分な量のドーパ
ントは、形成される金属ケイ化物の相に影響を与
えるであろう。 一般的に、本発明で使用される金属種は、少く
とも２つの金属ケイ化物を形成しなくてはなら
ず、その相のうち少なくとも１つは、熱変換工程
で最も形成されやすい金属とドーパントの化合物
の融点よりも、ケルビン温度で、約10％（以上）
小さい融点を有していなくてはならない。 この発明を実施するたあたつて、ここで述べた
効果がAl、Ga及びInなどの他のＰ型ドーパント
を用いても得られることがこの分野の当業者によ
り認識されることが明らかである。また、表、
にリストした金属とドーパントに関するガイド
ラインは、これらの他のＰ型ドーパントにも適用
されよう。 Ｆ 発明の効果 以上のように、この発明によれば、基板に注入
したドーパントの濃度に応じて、異なる相の金属
ケイ化物を一度に基板上に形成することができる
ので、金属ケイ化物を含む半導体デバイスの製造
の工程の数を低減し、能率を高めることができ
る。
第１図は、シリコン基板のドープされた領域と
ドープされていない領域の各々の上に金属を付着
した構造を示す図、第２図は、第１図の構造にお
いてアーニングにより金属ケイ化物を形成した構
造を示す図、第３図は、ドープされていないシリ
コン基板上と、ドープされた多結晶（ポリ）シリ
コン上に金属を付着した構造を示す図、第４図
は、第３図の構造においてアニーリングにより金
属ケイ化物を形式した構造を示す図、第５図は、
金属ケイ化物を含むMOS−FET構造を示す図、
第６図は、金属ケイ化物を用いてシヨツトキー接
点を形成するために金属層を付着した構造を示す
図、第７図は、第６図の構造においてアニーリン
グにより金属ケイ化物を形成した構成を示す図で
ある。 １０，１８，３６……基板、１２，１６，４４
……ドープされた領域、Ｍ，４０……金属、MS
１，MS２，４６，４８……金属ケイ化物。
ドープされていない領域の各々の上に金属を付着
した構造を示す図、第２図は、第１図の構造にお
いてアーニングにより金属ケイ化物を形成した構
造を示す図、第３図は、ドープされていないシリ
コン基板上と、ドープされた多結晶（ポリ）シリ
コン上に金属を付着した構造を示す図、第４図
は、第３図の構造においてアニーリングにより金
属ケイ化物を形式した構造を示す図、第５図は、
金属ケイ化物を含むMOS−FET構造を示す図、
第６図は、金属ケイ化物を用いてシヨツトキー接
点を形成するために金属層を付着した構造を示す
図、第７図は、第６図の構造においてアニーリン
グにより金属ケイ化物を形成した構成を示す図で
ある。 １０，１８，３６……基板、１２，１６，４４
……ドープされた領域、Ｍ，４０……金属、MS
１，MS２，４６，４８……金属ケイ化物。
Claims (1)
- 【特許請求の範囲】 １ 金属ケイ化物構造を熱により形成する方法に
おいて、 金属ケイ化物を熱により形成する際に、前記金
属ケイ化物のある一つの相形成に影響を与える程
の所定のドーパントがドーピングされた第１シリ
コン領域及び前記金属ケイ化物の前記一つの相形
成に影響を与える程はドーピングされていない第
２シリコン領域を形成し、 前記第１及び第２シリコン領域に接する同一金
属の層を設け、 同時に熱処理により前記第１及び第２シリコン
領域の少なくとも一部にそれぞれ相違した相を持
つた金属ケイ化物を形成する ことを特徴とする方法。 ２ 前記第１及び第２シリコン領域が、単結晶ま
たは多結晶である特許請求の範囲１記載の金属ケ
イ化物構造の形成方法。 ３ 前記第１シリコン領域のドーピング・レベル
が、1018原子／cm3以上である特許請求の範囲１記
載の金属ケイ化物構造の形成方法。 ４ 前記金属が、Ti、Mo、Ｗ、Ta、Cr、Hf、
Zr、Pt、Rh、Co、Ni、Fe及びMnの群から選択
される特許請求の範囲１記載の金属ケイ化物構造
の形成方法。 ５ 前記熱処理の温度において前記金属と前記あ
る一つの相形成に影響を与える所定のドーパント
とによつて形成し得る化合物の融点が、前記熱処
理の温度においてドーピングされていないシリコ
ン領域に形成される前記金属との金属ケイ化物の
融点よりも高い融点であるように、前記ドーパン
トが選択される特許請求の範囲１記載の金属ケイ
化物構造の形成方法。 ６ 前記化合物の融点が、前記金属ケイ化物の融
点よりもケルビン温度で少なくとも約10％高いよ
うに、前記ドーパントが選択される特許請求の範
囲１記載の金属ケイ化物構造の形成方法。 ７ 前記金属がTi、Mo、Ｗ、Ta、Cr、Hf、
Zr、Rh、Co、Ni、Fe及びMnの群から選択さ
れ、前記ドーパントがＢである特許請求の範囲１
記載の金属ケイ化物構造の形成方法。 ８ 前記金属がPt、Rh及びNiの群から選択さ
れ、前記ドーパントがSbである特許請求の範囲
１記載の金属ケイ化物構造の形成方法。 ９ 前記金属が、Ti、Ni、Rh、Fe及びMnの群
から選択され、前記ドーパントがＰである特許請
求の範囲１記載の金属ケイ化物構造の形成方法。 １０ 前記金属がNiまたはFeのいずれかであり、
前記ドーパントがAsである特許請求の範囲１記
載の金属ケイ化物構造の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/717,984 US4803539A (en) | 1985-03-29 | 1985-03-29 | Dopant control of metal silicide formation |
| US717984 | 1985-03-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61226922A JPS61226922A (ja) | 1986-10-08 |
| JPH0453090B2 true JPH0453090B2 (ja) | 1992-08-25 |
Family
ID=24884338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60293410A Granted JPS61226922A (ja) | 1985-03-29 | 1985-12-27 | 金属ケイ化物構造の形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4803539A (ja) |
| EP (1) | EP0199939B1 (ja) |
| JP (1) | JPS61226922A (ja) |
| CA (1) | CA1238721A (ja) |
| DE (1) | DE3689341D1 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62145859A (ja) * | 1985-12-20 | 1987-06-29 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US4914042A (en) * | 1986-09-30 | 1990-04-03 | Colorado State University Research Foundation | Forming a transition metal silicide radiation detector and source |
| DE3728135A1 (de) * | 1987-08-22 | 1989-03-02 | Fraunhofer Ges Forschung | Schottky-diode |
| JP3113270B2 (ja) * | 1990-11-16 | 2000-11-27 | 杉原林機株式会社 | コード型草刈機の刈刃装置におけるコード繰出し機構 |
| US5525828A (en) * | 1991-10-31 | 1996-06-11 | International Business Machines Corporation | High speed silicon-based lateral junction photodetectors having recessed electrodes and thick oxide to reduce fringing fields |
| DE4402070C2 (de) * | 1994-01-25 | 1997-10-16 | Gold Star Electronics | Verfahren zum Herstellen eines aus PtSi-Platinsilizid bestehenden Kontaktstopfens |
| US5409853A (en) * | 1994-05-20 | 1995-04-25 | International Business Machines Corporation | Process of making silicided contacts for semiconductor devices |
| US5665993A (en) * | 1994-09-29 | 1997-09-09 | Texas Instruments Incorporated | Integrated circuit including a FET device and Schottky diode |
| US5851891A (en) * | 1997-04-21 | 1998-12-22 | Advanced Micro Devices, Inc. | IGFET method of forming with silicide contact on ultra-thin gate |
| DE69938776D1 (de) * | 1998-02-07 | 2008-07-03 | Sirenza Microdevices Inc | Rf-mos-transistor |
| JP4221100B2 (ja) * | 1999-01-13 | 2009-02-12 | エルピーダメモリ株式会社 | 半導体装置 |
| US6649480B2 (en) * | 2000-12-04 | 2003-11-18 | Amberwave Systems Corporation | Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs |
| US6703688B1 (en) * | 2001-03-02 | 2004-03-09 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| US6830976B2 (en) * | 2001-03-02 | 2004-12-14 | Amberwave Systems Corproation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| EP1396028A2 (de) * | 2001-05-26 | 2004-03-10 | IHP GmbH-Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik | Transistor, verfahren zur herstellung einer integrierten schaltung und verfahren zur herstellung einer metallsilizidschicht |
| DE10208904B4 (de) | 2002-02-28 | 2007-03-01 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement |
| DE10208728B4 (de) | 2002-02-28 | 2009-05-07 | Advanced Micro Devices, Inc., Sunnyvale | Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen |
| DE10209059B4 (de) * | 2002-03-01 | 2007-04-05 | Advanced Micro Devices, Inc., Sunnyvale | Ein Halbleiterelement mit unterschiedlichen Metall-Halbleiterbereichen, die auf einem Halbleitergebiet gebildet sind, und Verfahren zur Herstellung des Halbleiterelements |
| US7615829B2 (en) * | 2002-06-07 | 2009-11-10 | Amberwave Systems Corporation | Elevated source and drain elements for strained-channel heterojuntion field-effect transistors |
| US6995430B2 (en) * | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
| AU2003247513A1 (en) * | 2002-06-10 | 2003-12-22 | Amberwave Systems Corporation | Growing source and drain elements by selecive epitaxy |
| US6982474B2 (en) | 2002-06-25 | 2006-01-03 | Amberwave Systems Corporation | Reacted conductive gate electrodes |
| DE10234931A1 (de) | 2002-07-31 | 2004-02-26 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz |
| US6815235B1 (en) | 2002-11-25 | 2004-11-09 | Advanced Micro Devices, Inc. | Methods of controlling formation of metal silicide regions, and system for performing same |
| JP4585510B2 (ja) * | 2003-03-07 | 2010-11-24 | 台湾積體電路製造股▲ふん▼有限公司 | シャロートレンチアイソレーションプロセス |
| JP4969779B2 (ja) * | 2004-12-28 | 2012-07-04 | 株式会社東芝 | 半導体装置の製造方法 |
| FR2928028B1 (fr) * | 2008-02-27 | 2011-07-15 | St Microelectronics Crolles 2 | Procede de fabrication d'un dispositif semi-conducteur a grille enterree et circuit integre correspondant. |
| FR2928029B1 (fr) * | 2008-02-27 | 2011-04-08 | St Microelectronics Crolles 2 | Procede de fabrication d'un dispositif semi-conducteur a grille enterree et circuit integre correspondant. |
| US20130299937A1 (en) * | 2012-04-26 | 2013-11-14 | Applied Materials, Inc. | Method and apparatus for ultra-low contact resistance for semiconductor channel n-fet |
| CN109904251B (zh) * | 2019-03-12 | 2021-03-30 | 中国科学院理化技术研究所 | 一种B掺杂的NiSi/n-Si光电阳极及其制备方法和应用 |
| US11348839B2 (en) * | 2019-07-31 | 2022-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing semiconductor devices with multiple silicide regions |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3927225A (en) * | 1972-12-26 | 1975-12-16 | Gen Electric | Schottky barrier contacts and methods of making same |
| US3995301A (en) * | 1973-03-23 | 1976-11-30 | Ibm Corporation | Novel integratable Schottky Barrier structure and a method for the fabrication thereof |
| US4180596A (en) * | 1977-06-30 | 1979-12-25 | International Business Machines Corporation | Method for providing a metal silicide layer on a substrate |
| US4333099A (en) * | 1978-02-27 | 1982-06-01 | Rca Corporation | Use of silicide to bridge unwanted polycrystalline silicon P-N junction |
| US4329706A (en) * | 1979-03-01 | 1982-05-11 | International Business Machines Corporation | Doped polysilicon silicide semiconductor integrated circuit interconnections |
| US4313971A (en) * | 1979-05-29 | 1982-02-02 | Rca Corporation | Method of fabricating a Schottky barrier contact |
| US4336550A (en) * | 1980-03-20 | 1982-06-22 | Rca Corporation | CMOS Device with silicided sources and drains and method |
| US4259680A (en) * | 1980-04-17 | 1981-03-31 | Bell Telephone Laboratories, Incorporated | High speed lateral bipolar transistor |
| US4389257A (en) * | 1981-07-30 | 1983-06-21 | International Business Machines Corporation | Fabrication method for high conductivity, void-free polysilicon-silicide integrated circuit electrodes |
-
1985
- 1985-03-29 US US06/717,984 patent/US4803539A/en not_active Expired - Fee Related
- 1985-12-27 JP JP60293410A patent/JPS61226922A/ja active Granted
-
1986
- 1986-01-14 CA CA000499556A patent/CA1238721A/en not_active Expired
- 1986-03-11 EP EP86103209A patent/EP0199939B1/en not_active Expired - Lifetime
- 1986-03-11 DE DE86103209T patent/DE3689341D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3689341D1 (de) | 1994-01-13 |
| US4803539A (en) | 1989-02-07 |
| EP0199939A2 (en) | 1986-11-05 |
| EP0199939A3 (en) | 1988-12-14 |
| EP0199939B1 (en) | 1993-12-01 |
| CA1238721A (en) | 1988-06-28 |
| JPS61226922A (ja) | 1986-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0453090B2 (ja) | ||
| EP0159935B1 (en) | Method for inhibiting dopant out-diffusion | |
| JP3132750B2 (ja) | 多層構造、半導体構造、半導体デバイスのコンデンサ、シリコン構造の酸化を防ぐ方法、及び、ドーパントの拡散を防ぐ方法 | |
| US6777275B1 (en) | Single anneal for dopant activation and silicide formation | |
| KR0156064B1 (ko) | 열적 안정성을 개선하기 위한 다층 반도체 장치용 박막과 그 방법 | |
| EP0146232B1 (en) | Resistor materials | |
| KR100237095B1 (ko) | 반도체 소자의 제조방법 | |
| US5217923A (en) | Method of fabricating a semiconductor device having silicided source/drain regions | |
| US6512296B1 (en) | Semiconductor structure having heterogenous silicide regions having titanium and molybdenum | |
| KR100533891B1 (ko) | 금속불순물과사전-비정질화를이용한실리사이드층의형성방법 | |
| CN100369219C (zh) | 使用Ni合金阻滞一硅化镍的结块作用 | |
| US5994191A (en) | Elevated source/drain salicide CMOS technology | |
| KR100650343B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JPH06302542A (ja) | 半導体装置の低抵抗接触構造およびその形成方法 | |
| US8293643B2 (en) | Method and structure of forming silicide and diffusion barrier layer with direct deposited film on silicon | |
| CN100388463C (zh) | 制造精密含硅电阻器的方法 | |
| CN100442462C (zh) | Mosfet器件及其制造方法 | |
| US7144807B2 (en) | Low resistivity titanium silicide on heavily doped semiconductor | |
| JP2001185507A (ja) | 半導体装置及びその製造方法 | |
| JP2000196086A (ja) | チタンポリサイドゲ―トの形成方法 | |
| KR100250020B1 (ko) | 반도체 소자용 다결정 실리콘 박막 형성 방법(method of forming polycrystalline silicon thin films for semiconductor devices) | |
| KR20010089572A (ko) | 전계 효과 트랜지스터의 채널 영역내로의 실리사이드침식을 방지하기 위한 기판의 비결정질화 | |
| JP2886174B2 (ja) | 半導体装置の製造方法 | |
| JPS59177926A (ja) | 半導体装置の製造方法 | |
| KR100265560B1 (ko) | 반도체 소자의 게이트 전극 및 그 형성방법 |