CN100411107C - 精密多晶硅电阻器工艺 - Google Patents

精密多晶硅电阻器工艺 Download PDF

Info

Publication number
CN100411107C
CN100411107C CNB2004800283594A CN200480028359A CN100411107C CN 100411107 C CN100411107 C CN 100411107C CN B2004800283594 A CNB2004800283594 A CN B2004800283594A CN 200480028359 A CN200480028359 A CN 200480028359A CN 100411107 C CN100411107 C CN 100411107C
Authority
CN
China
Prior art keywords
polysilicon layer
polyresistor
polysilicon
annealing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800283594A
Other languages
English (en)
Other versions
CN1860591A (zh
Inventor
D·D·库尔鲍
H·L·格里尔
R·M·拉塞尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1860591A publication Critical patent/CN1860591A/zh
Application granted granted Critical
Publication of CN100411107C publication Critical patent/CN100411107C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0738—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公开了一种用于制造精密多晶硅电阻器的工艺，该工艺可以精确控制所制造的多晶硅电阻器的表面电阻率的容差。该工艺通常包括对具有部分形成的多晶硅电阻器的晶片实施发射极/FET激活快速热退火(RTA)，随后在多晶硅(56)上沉积保护介质层(62)，将杂质(64)穿过保护介质层注入到多晶硅(56)中以限定多晶硅电阻器的电阻，并形成硅化物(66)。

Description

精密多晶硅电阻器工艺
技术领域
本发明涉及多晶硅电阻器，更具体地说，涉及用于制造在所有集成电路中使用的精密多晶硅电阻器的工艺。特别地，本发明提供用于制造多晶硅电阻器的工艺，其中可以更精确地控制经过单个衬底的表面的每个电阻器的表面电阻率的容差。
背景技术
在电子电路工业中使用了多年的多晶状态的硅电阻器又叫做多晶硅或多晶Si电阻器。依赖于它们的掺杂和掺杂水平，可以制造p+，n+，p-和n-多晶硅电阻器。在模拟电路设计中采用p+多晶硅电阻器非常有用，因为它们具有期望的品质因数。典型地，p+多晶硅电阻器用于模拟和混合信号电路设计中，因为它们可以提供后面电阻器的精确匹配，低温度系数的电阻，低电压系数的电阻以及低寄生电容。
虽然多晶硅电阻器在模拟电路设计中广泛使用，但是这样的电阻器通常具有范围从15-20％的高表面电阻率容差。这意味着表面电阻率有+/-15到20％的变化。在当前模拟和混合信号应用中，并为了满足严格电路性能的要求，电路设计要求降低多晶硅电阻器中的容差。
在技术的当前状态中，通过在源极/漏极(S/D)注入步骤和/或发射极注入步骤期间向多晶硅层离子注入杂质，制造多晶硅电阻器。随后利用快速热退火工艺激活在不同区域中的注入杂质。下一步，将如氮化物的介质层施加于多晶硅电阻器的主体，以便保护多晶硅电阻器的主体不在随后的硅化步骤中硅化。随后，典型地通过利用包括在暴露多晶硅末端沉积金属并退火的常规硅化工艺暴露并硅化多晶硅电阻器体的末端。依赖于所沉积的金属的类型可以使用一步或两步退火工艺形成硅化物。两步退火典型地包括硅化物形成退火和硅化物转化退火。
图1A-1D是上述制造多晶硅电阻器的现有技术的简单图示。在这些图中，仅示出了单个多晶硅电阻器器件区域。与示出的电阻器器件区域相邻形成包括其它多晶硅电阻器器件区域，CMOS(互补金属氧化物半导体)器件区域和/或双极晶体管器件区域的其它器件区域。各种器件区域典型地由如在衬底中形成的沟槽隔离区域或场氧化物区域的隔离区域互相隔离。
图1A中示出的初始结构包括半导体衬底10，位于半导体衬底10上表面上的可选第一介质层12，位于可选第一介质层12上表面或半导体衬底10上表面上的多晶硅层14，以及位于多晶硅层14顶上的第二介质层16。
在现有技术工艺中，如图1A中所示，下一步在多晶硅电阻器器件区域中离子18穿过第二介质层16注入到多晶硅层14中。注意，离子18还可以注入到存在于衬底10上的其它器件区域。例如，离子18可以注入到CMOS器件区域和/或双极晶体管器件区域。在CMOS器件区域中的注入离子用于形成源极/漏极区域和/或掺杂多晶硅栅极导体，而注入到双极晶体管器件区域的离子用于掺杂多晶硅发射极。
在此离子注入步骤之后，使用激活退火工艺激活在各种器件区域中的杂质。图1B示出了离子注入和激活退火之后的结构。在此图中，标号14a指掺杂多晶硅层。
下一步，在第二介质层16顶上形成保护介质20，提供图1C中示出的结构。通过光刻和蚀刻移除在电阻器器件区域中的保护介质20和第二介质层16的末端，以暴露掺杂多晶硅14a的表面部分。随后对掺杂多晶硅的暴露表面部分实施硅化工艺，其中形成硅化物接触区域22。例如图1D中示出了包括硅化物接触区域22的最终结构。
上述制造多晶硅电阻器的现有技术工艺导致不期望的高容差电阻器，具有超过+/-15-20％的表面电阻率的经过晶片变化或容差。此外，在前述用于制造多晶硅电阻器的现有技术工艺中，通常很难控制电阻器的表面电阻率的值，主要因为杂质的激活/钝化以及由后面的热循环引起的多晶硅晶界的移入移出。
考虑到上述制造多晶硅电阻器的现有技术工艺具有的缺点，特别是控制多晶硅电阻器的电阻容差的困难，需要发展新的并改善的工艺，其中可以制造精密多晶硅电阻器以更精确地控制所制造的每个多晶硅电阻器的表面电阻率的容差。
发明内容
本发明的一个目的是提供用于制造多晶硅电阻器的工艺，该电阻器可以与如双极晶体管和/或包括FET的CMOS器件的其它类型的器件集成。
本发明进一步的目的是提供用于制造精密多晶硅电阻器的工艺，其中每个电阻器的表面电阻率的容差可控。
本发明更进一步的目的是提供用于制造精密多晶硅电阻器的工艺，该电阻器具有的表面电阻率容差小于通常制造的多晶硅电阻器。
本发明更进一步的目的是提供用于制造精密多晶硅电阻器的工艺，该电阻器具有在器件制造后基本保持的期望的并预定的电阻值。
本发明更进一步的目的是提供用于制造精密多晶硅电阻器的工艺，该电阻器具有符合当前电路设计要求的+/-5-8％的容差。
通过采用一种工艺获得本发明中的这些和其它目的和优点，该工艺在如FET和/或双极晶体管的其它器件的离子注入和热激活之后执行用于限定期望的电阻值到电阻器的多晶硅电阻器注入。在多晶硅电阻器注入前并在其它器件区域中的杂质注入和热激活之后，沉积介质膜以在后面的硅化工艺期间保护多晶硅电阻器。穿过介质膜发生多晶硅电阻器注入以使杂质移入和移出晶格和多晶硅晶界的热循环最小化。
本发明提供用于制造精密多晶硅电阻器的工艺，该工艺尤其适用于CMOS和BiCMOS技术，并且还可以应用于具有或不具有硅化物处理的技术。
本发明的工艺制造的精密多晶硅电阻器在模拟和混合电路技术中具有广泛的适用性，具有低温度系数的电阻，低电压系数的电阻，以及低寄生电容。本发明的工艺改善了变化的所有成分，从而提供了较低容差的多晶硅电阻器。
概括地说，本发明的工艺包括以下步骤：
提供包括至少一个多晶硅电阻器器件区域和至少一个其它类型器件区域的结构，所述至少一个多晶硅电阻器器件区域包括多晶硅层；
在所述至少一个其它类型器件区域中选择地进行离子注入和激活退火；
形成保护介质层，覆盖所述至少一个多晶硅电阻器器件区域中的所述多晶硅层；以及
向在所述至少一个多晶硅电阻器器件区域中的所述多晶硅层提供预定和期望的电阻值。
根据本发明的一个方面，提供了一种用于制造精密多晶硅电阻器的方法，包括以下步骤：提供包括至少一个多晶硅电阻器器件区域和至少一个其它类型器件区域的结构，所述至少一个多晶硅电阻器器件区域包括多晶硅层；在所述至少一个其它类型器件区域中选择地进行离子注入和激活退火，以至少形成双极晶体管的发射极、场效应晶体管的多晶硅栅极、或所述场效应晶体管的源极/漏极区域中的一个；形成保护介质层，覆盖所述至少一个多晶硅电阻器器件区域中的所述多晶硅层；以及向在所述至少一个多晶硅电阻器器件区域中的所述多晶硅层提供预定电阻值。
根据本发明的另一个方面，提供了一种用于制造精密多晶硅电阻器的方法，包括以下步骤：对具有部分形成的多晶硅电阻器的晶片或芯片进行快速热退火，用于发射极/FET激活处理，所述多晶硅电阻器具有多晶硅层，所述热退火至少形成双极晶体管的发射极、场效应晶体管的多晶硅栅极、或所述场效应晶体管的源极/漏极区域中的一个；在所述多晶硅电阻器的所述多晶硅层上沉积保护层以保护所述多晶硅层不受随后的硅化物处理影响；将杂质穿过所述保护层离子注入到所述多晶硅电阻器的所述多晶硅层；以及进行硅化物处理以形成所述精密多晶硅电阻器。
附图说明
图1A-1D(通过截面图)示出了在现有技术中用于制造多晶硅电阻器使用的基本工艺步骤。
图2A-2D(通过截面图)示出了在本发明中用于制造精密多晶硅电阻器使用的基本工艺步骤。
具体实施方式
现在通过参考伴随本发明的附图2A-2D详细描述提供用于制造具有可控表面电阻率容差的精密多晶硅电阻器的工艺的本发明。在附图中，类似和/或对应的部分以类似的标号表示。
注意，本发明的附图示出了部分半导体晶片或芯片，其中仅示出了一个多晶硅电阻器器件。虽然附图示出了仅存在单个多晶硅电阻器器件区域，但是本工艺可以用于形成多个经过单个半导体芯片或晶片的表面的精密多晶硅电阻器。另外，本发明的工艺可以与任意常规CMOS，双极，BiCMOS(双极和CMOS)处理方案集成。因此，可以在本申请的附图中示出的多晶硅器件区域的外围形成包括双极晶体管和/或FET的其它器件区域。
首先参考图2A中示出的初始结构50(即部分多晶硅电阻器)。初始结构50包括半导体衬底52，位于半导体衬底52上的可选第一介质层㈠，位于可选第一介质层54或半导体衬底52上的多晶硅层56，位于多晶硅层56上的第二介质层58和位于第二介质层58上的构图光致抗蚀剂掩膜60。根据本发明，构图光致抗蚀剂掩膜60设置在将要形成多晶硅电阻器的半导体衬底52的区域上。其它器件区域典型地不包括在其上的构图光致抗蚀剂掩膜60。
图2A中示出的初始结构50的半导体衬底52包括任意半导体材料，包括但不限于：Si、Ge、SiGe、SiC、SiCGe、Ga、GaAs、InAs、InP、绝缘体上硅、绝缘体上SiGe以及所有其它III/V化合物半导体。这些半导体材料中，最优选半导体衬底52由含Si半导体构成。
半导体衬底52可以掺杂，不掺杂或在其中包括掺杂和不掺杂区域。半导体衬底52可以包括嵌入其表面中的有源器件区域和/或器件隔离区域。为了清晰，在图2A中未示出这些区域，但是这些区域可以存在于半导体衬底52中。例如，多晶硅层56可以直接在存在于衬底中或上的如沟槽隔离区域或场氧化物区域的隔离区域上形成。在这样的实施例中，典型地不在隔离区域上形成可选第一介质层54。
当存在时，可选第一介质层54由能够用作半导体衬底52和随后形成的掺杂多晶硅区域56a之间的绝缘体的任意材料构成。因此本发明预期使用无机及有机介质材料作为可选第一介质层54。用作可选第一介质层54的合适的介质材料包括但不限于：SiO2、Si3N4、钙钛矿型氧化物如钛酸钡锶，金刚石，金刚石类碳，聚酰亚胺，含硅聚合物以及其它类似的介质材料。上述介质材料，最优选可选第一介质层54由SiO2或Si3N4构成。
首先在半导体衬底52的表面上形成可选第一介质层54，通过使用热生长工艺生长介质层或通过使用如化学气相沉积(CVD)，等离子体辅助化学气相沉积，旋转涂覆，浸渍涂覆和本领域的技术人员公知的其它沉积工艺的沉积技术沉积介质层。虽然对应本发明不是关键，形成的可选第一介质层54的最终厚度从约100到约
Figure C20048002835900101
如果需要，包括半导体衬底52和可选第一介质层54的结构可以使用本领域的技术人员公知的如化学机械抛光(CMP)或研磨的平面化技术平面化。
下一步，使用本领域的技术人员公知的沉积技术，在可选第一介质层54或半导体衬底52(当不存在可选第一介质层54时)的表面上形成多晶硅层56。可以使用如化学气相沉积(CVD)，等离子体辅助化学气相沉积或溅射以形成多晶硅层56。在本发明的附图中示出的电阻器器件的外部形成的多晶硅层56可以用于形成双极晶体管的发射极，和/或CMOS器件的栅极导体。用于沉积多晶硅层56的最优选方法是通过在如600℃到750℃的低温下硅烷的高温分解。对于本发明也不是关键的多晶硅层56的厚度典型地从约500到约
随后在多晶硅层56上形成由如氧化物，氮化物，氧氮化物或其任意组合的无机介质构成的第二介质层58。第二介质层58优选如SiO2的氧化物。利用上述形成可选第一介质层54的技术中的一种形成第二介质层58。
随后在多晶硅电阻器器件区域中的第二介质层58上形成构图光致抗蚀剂掩膜60。根据本发明，在本发明的此时每个电阻器器件区域都需要构图光致抗蚀剂掩膜60以保护在每个电阻器器件区域中的多晶硅层56不接收用于形成其它器件区域的杂质。
光刻步骤包括将光致抗蚀剂层施加到该结构，将光致抗蚀剂层暴露于辐射图形，并利用常规抗蚀剂显影液将图形显影到光致抗蚀剂层。
构图光致抗蚀剂掩膜60必须具有足够的厚度，以在随后的多晶硅发射极和/或多晶硅栅极和/或S/D形成掺杂期间在每个电阻器器件区域中阻止杂质离子注入到多晶硅层56中。图2A还示出了杂质离子61的存在(p-或n-型)，在本发明的此时杂质离子61没有注入到每个多晶硅电阻器器件区域，因为存在覆盖多晶硅层56的构图光致抗蚀剂掩60。然而杂质离子61可以注入到双极晶体管的发射极多晶硅和/或FET的多晶硅栅极和/或用于形成S/D区域的衬底中。在杂质离子注入到多晶硅发射极和/或多晶硅栅极和/或衬底中之后，通过在那些区域执行激活退火步骤激活杂质离子。
在双极和/或CMOS器件区域中的离子注入和杂质离子的激活之后，从该结构移除构图光致抗蚀剂掩60，提供了例如图2B中示出的结构。如所示，现在暴露了第二介质层58。利用本领域的技术人员公知的常规剥离工艺移除构图光致抗蚀剂掩60。
下一步，经过包括在多晶硅电阻器器件区域中的暴露第二介质层58的整个结构形成保护介质层62(参见，图2C中示出的结构)。保护介质层62由不同于第二介质层58的无机介质构成。具体地，保护介质层62可以由氧化物，氮化物，氧氮化物或其任意组合构成。保护介质层62优选如SiN的氮化物。利用上述形成可选第一介质层54的技术中的一种形成保护介质层62。保护介质层62的厚度可变，但典型地，保护介质层62具有从约10到约
Figure C20048002835900121
的厚度。
随后将杂质离子64穿过保护介质层62和第二介质层58注入到每个多晶硅电阻器器件区域的多晶硅层56，如图2C中所示。注入杂质离子64以在每个电阻器器件区域中的多晶硅层56中提供从约1×1014到约1×1021原子/cm3的杂质浓度。可以选择具体的杂质浓度以向多晶硅层56提供预定的和期望的电阻值。
在本发明的此时可以使用任意常规的n-或p-型杂质离子。因此，本发明能够形成p-、p+、n-、n+多晶硅电阻器。在本发明中优选形成p+多晶硅电阻器。
在每个电阻器器件区域中的多晶硅层56的掺杂之后，该结构典型地在足够激活注入到多晶硅层56的杂质的温度下退火，形成掺杂并激活的多晶硅层56a(参见，图2D中示出的结构)。在本发明的一些实施例中，在掺杂多晶硅层56中的杂质的激活可以延迟并在后面的其它热处理步骤中执行。例如，在多晶硅层56中的杂质的激活可以在硅化退火期间执行。
如果使用单独的退火激活在多晶硅层56中的杂质，在本发明的此时典型地使用炉退火或快速热退火(RTA)执行退火。典型地，此退火步骤在混和小于约10％的氧的如He、Ar和N2的惰性气体气氛下执行。在多晶硅电阻器的退火期间还可能使用氧化环境替代惰性气体气氛。
退火的具有温度和时间很依赖于使用的退火技术及在多晶硅层56中的杂质类型。例如，当采用炉退火并使用B作杂质元素时，退火在约900℃温度下进行约20分钟时间。对相同的杂质元素，RTA在约950℃下进行约7秒。另一方面，当As作杂质元素时，炉退火在约750℃进行约20分钟。当使用RTA激活As时可以减少退火时间。
在本发明的一些实施例中，随后通过光刻构图和蚀刻保护介质层62和第二介质层58以暴露掺杂多晶硅层56a的末端表面区域。随后在每个暴露的末端表面区域上形成通过与下面的并接触的掺杂多晶硅层56a反应而能够转化为硅化物的导电金属。可以用于本发明中的导电金属的例子包括但不限于：Ni、Ti、W、Co和其它类似的金属，包括其合金。最优选的金属包括Ti和Co。在本发明的此时形成的导电金属的厚度可变。导电金属典型的厚度范围从约100到约
Figure C20048002835900131
利用本领域的技术人员公知的任意沉积工艺形成导电金属。可以用于形成导电金属的合适的沉积工艺的示意性例子包括但不限于：溅射，原子层沉积，蒸发，化学气相沉积，化学溶液沉积以及其它沉积工艺。
在沉积导电金属之后，使该结构经受可以包括一步或两步退火的硅化退火。硅化退火的条件很依赖于预先沉积的导电金属。这样的退火条件本领域的技术人员已公知。注意，即使没有预先沉积，还可以使用硅化退火以激活在掺杂多晶硅层56a中的杂质。
硅化退火是在如He、Ar、N2或合成气体的气体气氛中执行的自对准工艺。硅化退火步骤可以使用不同的气氛或在相同的气氛中执行退火步骤。例如，He可以在两种退火步骤中使用，或He用在第一退火步骤中并在第二退火步骤中使用合成气体。
在从约300到约800℃温度下执行一步退火。更优选，在从约500到约700℃温度下执行一步退火。当使用Ni作为导电金属时典型地采用一步退火。在一步硅化退火之后跟随蚀刻步骤以从该结构移除任何未反应金属。
两步退火工艺包括第一退火步骤和第二退火步骤。在这两步退火步骤之间典型地执行蚀刻步骤以移除任何未反应金属。典型地，使用连续加热方案或各种斜率和均热加热循环在从约400到约600℃温度下执行形成高电阻硅化物相材料的第一退火步骤。更优选，在从约450到约550℃温度下执行第一退火步骤。使用连续加热方案或各种斜率和均热加热循环在从约600℃到约900℃温度下执行第二退火步骤。更优选，在从约700℃到约800℃温度下执行第二退火步骤，用于将钴转化为最终的低电阻CoSi2相。第二退火将高电阻硅化物转化为低电阻的硅化物相，并且本领域的技术人员公知这些用于各种导电金属的温度。
例如图2D中示出了执行硅化退火之后的最终结构。标号66表示利用上面的步骤形成的硅化物接触区域。依赖于所制造的器件，可以在硅化物的形成之后使用公知的FEOL(前段制程)工艺完成双极晶体管和/或CMOS器件的形成。另外，在本发明的此时可以采用常规的BEOL(后段制程)工艺以将多晶硅电阻器的硅化物接触区域66连接到外部引线。
上面的工艺提供改进的即低电阻容差的多晶硅电阻器。典型地，本发明可以用于提供精密多晶硅电阻器，其中表面电阻率的容差低于10％。使用本发明的工艺可以获得+/-5-8％的低容差。
虽然本发明关于其优选实施例进行了具体描述和示出，但是本领域的技术人员应该明白，只要不脱离本发明的精神和范围，可以在形式和细节上进行上述和其它改变。因此，旨在本申请不限于描述和示出的具体形式，而是落入所附权利要求的范围内。

Claims (19)

1. 一种用于制造精密多晶硅电阻器的方法，包括以下步骤：
提供包括至少一个多晶硅电阻器器件区域和至少一个其它类型器件区域的结构，所述至少一个多晶硅电阻器器件区域包括多晶硅层；
在所述至少一个其它类型器件区域中选择地进行离子注入和激活退火，以至少形成双极晶体管的发射极、场效应晶体管的多晶硅栅极或所述场效应晶体管的源极/漏极区域中的一个；
形成保护介质层，覆盖所述至少一个多晶硅电阻器器件区域中的所述多晶硅层；以及
向在所述至少一个多晶硅电阻器器件区域中的所述多晶硅层提供预定电阻值。
2. 根据权利要求1的方法，其中所述至少一个多晶硅器件区域包括半导体衬底、位于所述衬底上的所述多晶硅层以及位于所述多晶硅层上的第二介质层，或者包括半导体衬底、位于所述衬底上的第一介质、位于所述第一介质上的所述多晶硅层以及位于所述多晶硅层上的第二介质层。
3. 根据权利要求1的方法，其中所述其它类型器件区域包括双极晶体管器件、CMOS器件或双极晶体管器件和CMOS器件的组合。
4. 根据权利要求1的方法，还包括在所述至少一个多晶硅电阻器器件区域上形成构图光致抗蚀剂，以在所述选择离子注入期间保护所述多晶硅电阻器器件区域。
5. 根据权利要求1的方法，其中所述保护介质层是氮化物。
6. 根据权利要求1的方法，其中向所述多晶硅层提供预定电阻值的所述步骤包括离子注入到所述多晶硅层。
7. 根据权利要求6的方法，其中所述对所述多晶硅层的离子注入包括p或n型杂质。
8. 根据权利要求7的方法，其中所述对所述多晶硅层的离子注入使所述多晶硅层具有从1×1014到1×1021原子/cm3的杂质浓度。
9. 根据权利要求6的方法，还包括在所述对所述多晶硅层的离子注入之后的退火步骤。
10. 根据权利要求9的方法，其中在混合小于10％的氧的惰性气体环境中进行所述退火步骤。
11. 根据权利要求1的方法，还包括在向所述多晶硅层提供预定电阻值的所述步骤之后暴露所述多晶硅层的末端部分。
12. 根据权利要求11的方法，还包括在所述暴露多晶硅层上提供硅化物接触。
13. 根据权利要求12的方法，其中使用硅化工艺形成所述硅化物接触。
14. 根据权利要求13的方法，其中所述硅化工艺包括沉积导电金属并退火以引起所述导电金属和下面的多晶硅层的反应从而形成所述硅化物接触。
15. 根据权利要求14的方法，其中所述导电金属选自Co、Ni、Ti、W、Co的合金、Ni的合金、Ti的合金或W的合金。
16. 一种用于制造精密多晶硅电阻器的方法，包括以下步骤：
对具有部分形成的多晶硅电阻器的晶片或芯片进行快速热退火，用于发射极/FET激活处理，所述多晶硅电阻器具有多晶硅层，所述热退火至少形成双极晶体管的发射极、场效应晶体管的多晶硅栅极或所述场效应晶体管的源极/漏极区域中的一个；
在所述多晶硅电阻器的所述多晶硅层上沉积保护层以保护所述多晶硅层不受随后的硅化物处理影响；
穿过所述保护层，将杂质离子注入到所述多晶硅电阻器的所述多晶硅层中；以及
进行硅化物处理以形成所述精密多晶硅电阻器。
17. 根据权利要求16的方法，其中进行硅化物处理的所述步骤包括进行硅化物形成热退火，之后进行硅化物转化热退火。
18. 根据权利要求17的方法，其中进行硅化物处理的所述步骤用于激活在所述多晶硅电阻器的所述多晶硅层中离子注入的杂质。
19. 根据权利要求16的方法，其中所述保护层包括氮化物。
CNB2004800283594A 2003-09-30 2004-09-30 精密多晶硅电阻器工艺 Expired - Fee Related CN100411107C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/605,439 2003-09-30
US10/605,439 US7112535B2 (en) 2003-09-30 2003-09-30 Precision polysilicon resistor process

Publications (2)

Publication Number Publication Date
CN1860591A CN1860591A (zh) 2006-11-08
CN100411107C true CN100411107C (zh) 2008-08-13

Family

ID=34375675

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800283594A Expired - Fee Related CN100411107C (zh) 2003-09-30 2004-09-30 精密多晶硅电阻器工艺

Country Status (6)

Country Link
US (1) US7112535B2 (zh)
EP (1) EP1671362A4 (zh)
JP (1) JP4829793B2 (zh)
KR (1) KR100800358B1 (zh)
CN (1) CN100411107C (zh)
WO (1) WO2005034202A2 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7060612B2 (en) * 2004-08-26 2006-06-13 International Business Machines Corporation Method of adjusting resistors post silicide process
US7285472B2 (en) * 2005-01-27 2007-10-23 International Business Machines Corporation Low tolerance polysilicon resistor for low temperature silicide processing
CN100409415C (zh) * 2005-12-06 2008-08-06 上海华虹Nec电子有限公司 一种在集成电路中使用α多晶硅的方法
JP5010151B2 (ja) * 2006-01-30 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
US7749822B2 (en) 2007-10-09 2010-07-06 International Business Machines Corporation Method of forming a resistor and an FET from the metal portion of a MOSFET metal gate stack
US20090101988A1 (en) * 2007-10-18 2009-04-23 Texas Instruments Incorporated Bipolar transistors with resistors
TW201013925A (en) * 2008-09-17 2010-04-01 Grand Gem Semiconductor Co Ltd MOS transistor having reverse current limiting and a voltage converter applied with the MOS transistor
US8031100B2 (en) * 2009-04-24 2011-10-04 Intersil Americas Inc. Fine resistance adjustment for polysilicon
JP5381350B2 (ja) * 2009-06-03 2014-01-08 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8053317B2 (en) * 2009-08-15 2011-11-08 International Business Machines Corporation Method and structure for improving uniformity of passive devices in metal gate technology
US8097520B2 (en) * 2009-08-19 2012-01-17 International Business Machines Corporation Integration of passive device structures with metal gate layers
CN102110593B (zh) * 2010-12-15 2012-05-09 无锡中微晶园电子有限公司 一种提高多晶硅薄膜电阻稳定性的方法
US8809175B2 (en) * 2011-07-15 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of anneal after deposition of gate layers
US8981527B2 (en) * 2011-08-23 2015-03-17 United Microelectronics Corp. Resistor and manufacturing method thereof
US8884370B2 (en) 2012-04-27 2014-11-11 International Business Machines Corporation Narrow body field-effect transistor structures with free-standing extension regions
US10256134B2 (en) 2017-06-09 2019-04-09 Globalfoundries Inc. Heat dissipative element for polysilicon resistor bank
CN108321147A (zh) * 2018-02-05 2018-07-24 华大半导体有限公司 一种改变多晶电阻阻值的方法
CN110729402B (zh) * 2019-10-21 2023-03-07 上海华虹宏力半导体制造有限公司 一种多晶硅电阻的制作方法
CN114284432A (zh) * 2021-12-14 2022-04-05 武汉新芯集成电路制造有限公司 多晶硅电阻器件及其制作方法、光子检测器件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656524A (en) * 1994-05-06 1997-08-12 Texas Instruments Incorporated Method of forming a polysilicon resistor using an oxide, nitride stack
US6027964A (en) * 1997-08-04 2000-02-22 Advanced Micro Devices, Inc. Method of making an IGFET with a selectively doped gate in combination with a protected resistor
US6069398A (en) * 1997-08-01 2000-05-30 Advanced Micro Devices, Inc. Thin film resistor and fabrication method thereof
US6436747B1 (en) * 1999-04-21 2002-08-20 Matsushita Electtric Industrial Co., Ltd. Method of fabricating semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4225877A (en) * 1978-09-05 1980-09-30 Sprague Electric Company Integrated circuit with C-Mos logic, and a bipolar driver with polysilicon resistors
US4502894A (en) * 1983-08-12 1985-03-05 Fairchild Camera & Instrument Corporation Method of fabricating polycrystalline silicon resistors in integrated circuit structures using outdiffusion
US4679170A (en) * 1984-05-30 1987-07-07 Inmos Corporation Resistor with low thermal activation energy
US4604789A (en) * 1985-01-31 1986-08-12 Inmos Corporation Process for fabricating polysilicon resistor in polycide line
US4929570A (en) * 1986-10-06 1990-05-29 National Semiconductor Corporation Selective epitaxy BiCMOS process
EP0369336A3 (en) * 1988-11-14 1990-08-22 National Semiconductor Corporation Process for fabricating bipolar and cmos transistors on a common substrate
JPH0498868A (ja) * 1990-08-17 1992-03-31 Fuji Electric Co Ltd 半導体装置用多結晶シリコン抵抗およびその製造方法
JPH05275619A (ja) 1992-03-24 1993-10-22 Sony Corp 半導体装置の製造方法
US5506158A (en) * 1994-07-27 1996-04-09 Texas Instruments Incorporated BiCMOS process with surface channel PMOS transistor
US5585302A (en) * 1995-08-10 1996-12-17 Sony Corporation Formation of polysilicon resistors in the tungsten strapped source/drain/gate process
US6184103B1 (en) * 1998-06-26 2001-02-06 Sony Corporation High resistance polysilicon SRAM load elements and methods of fabricating therefor
TW371353B (en) * 1998-07-29 1999-10-01 United Microelectronics Corp Method of producing MOS resistor and capacitor bottom electrode
US5959335A (en) * 1998-09-23 1999-09-28 International Business Machines Corporation Device design for enhanced avalanche SOI CMOS
SE513116C2 (sv) * 1998-11-13 2000-07-10 Ericsson Telefon Ab L M Polykiselresistor och sätt att framställa sådan
JP2000223581A (ja) * 1999-01-28 2000-08-11 Mitsumi Electric Co Ltd バイポーラ型半導体装置の製造方法、バイポーラ型半導体装置
US6255185B1 (en) * 1999-05-19 2001-07-03 International Business Machines Corporation Two step anneal for controlling resistor tolerance

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656524A (en) * 1994-05-06 1997-08-12 Texas Instruments Incorporated Method of forming a polysilicon resistor using an oxide, nitride stack
US6069398A (en) * 1997-08-01 2000-05-30 Advanced Micro Devices, Inc. Thin film resistor and fabrication method thereof
US6027964A (en) * 1997-08-04 2000-02-22 Advanced Micro Devices, Inc. Method of making an IGFET with a selectively doped gate in combination with a protected resistor
US6436747B1 (en) * 1999-04-21 2002-08-20 Matsushita Electtric Industrial Co., Ltd. Method of fabricating semiconductor device

Also Published As

Publication number Publication date
US20050070102A1 (en) 2005-03-31
US7112535B2 (en) 2006-09-26
KR100800358B1 (ko) 2008-02-04
JP4829793B2 (ja) 2011-12-07
CN1860591A (zh) 2006-11-08
WO2005034202A3 (en) 2005-11-10
JP2007507904A (ja) 2007-03-29
EP1671362A4 (en) 2010-04-28
WO2005034202A2 (en) 2005-04-14
KR20060072130A (ko) 2006-06-27
EP1671362A2 (en) 2006-06-21

Similar Documents

Publication Publication Date Title
CN100411107C (zh) 精密多晶硅电阻器工艺
US7320939B2 (en) Semiconductor device fabricated by a method of reducing the contact resistance of the connection regions
EP0468136B1 (en) Contact structures for semiconductor devices and method for their manufacture
US7799682B2 (en) Transistor having a locally provided metal silicide region in contact areas and a method of forming the transistor
US6777275B1 (en) Single anneal for dopant activation and silicide formation
US5217923A (en) Method of fabricating a semiconductor device having silicided source/drain regions
US5103272A (en) Semiconductor device and a method for manufacturing the same
US7705405B2 (en) Methods for the formation of fully silicided metal gates
WO1995012214A1 (en) Polysilicon pillar heat sinks for semiconductor on insulator circuits
US20100078727A1 (en) eFuse and Resistor Structures and Method for Forming Same in Active Region
CN102074479B (zh) 半导体器件及其制造方法
US20080227247A1 (en) Barrier dielectric stack for seam protection
JP3688734B2 (ja) 集積回路の一部を製造する方法及びその構成体
US7968457B2 (en) Sandwiched metal structure silicidation for enhanced contact
US6022771A (en) Fabrication of semiconductor device having shallow junctions and sidewall spacers creating taper-shaped isolation where the source and drain regions meet the gate regions
CN100388463C (zh) 制造精密含硅电阻器的方法
CN102576731B (zh) 高驱动电流mosfet
JPS61180482A (ja) バイポーラトランジスタを製造する方法
CN111801780A (zh) 石墨烯和氮化硼异质结构器件在半导体层上的集成
TWI682502B (zh) 半導體裝置之形成方法
US7060612B2 (en) Method of adjusting resistors post silicide process
JP2886174B2 (ja) 半導体装置の製造方法
JP3189722B2 (ja) 半導体集積回路装置及びその製造方法
JPH0590518A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171110

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171110

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080813

Termination date: 20180930

CF01 Termination of patent right due to non-payment of annual fee