KR100800358B1 - 정밀한 폴리실리콘 레지스터 프로세스 - Google Patents
정밀한 폴리실리콘 레지스터 프로세스 Download PDFInfo
- Publication number
- KR100800358B1 KR100800358B1 KR1020067004184A KR20067004184A KR100800358B1 KR 100800358 B1 KR100800358 B1 KR 100800358B1 KR 1020067004184 A KR1020067004184 A KR 1020067004184A KR 20067004184 A KR20067004184 A KR 20067004184A KR 100800358 B1 KR100800358 B1 KR 100800358B1
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- layer
- resistor
- polysilicon layer
- device region
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 147
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 146
- 238000000034 method Methods 0.000 title claims abstract description 60
- 230000008569 process Effects 0.000 title claims abstract description 36
- 238000000137 annealing Methods 0.000 claims abstract description 49
- 239000002019 doping agent Substances 0.000 claims abstract description 31
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 24
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 22
- 230000001681 protective effect Effects 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 150000002500 ions Chemical class 0.000 claims description 15
- 238000005468 ion implantation Methods 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 238000001994 activation Methods 0.000 claims description 9
- 230000004913 activation Effects 0.000 claims description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 6
- 239000010941 cobalt Substances 0.000 claims description 5
- 229910017052 cobalt Inorganic materials 0.000 claims description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 5
- 150000004767 nitrides Chemical group 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 20
- 230000005669 field effect Effects 0.000 claims 3
- 239000011241 protective layer Substances 0.000 claims 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 230000000694 effects Effects 0.000 claims 1
- 230000005684 electric field Effects 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000002955 isolation Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000007725 thermal activation Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- -1 Si 3 N 4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000224 chemical solution deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229920005573 silicon-containing polymer Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
- H01L27/0738—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with resistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
제조된 폴리실리콘 레지스터의 표면 저항의 허용오차를 보다 정밀하게 제어하는 폴리실리콘 레지스터를 제조하기 위한 프로세스가 개시된다. 상기 프로세스는 폴리실리콘(56)상에 보호 유전체 층(62)을 증착하는 단계, 상기 보호 유전체 층을 통해 폴리실리콘으로 도펀트(64)를 주입하는 단계와, 실리사이드(66)을 형성하는 단계 이후에, 폴리실리콘 레지스터가 부분적으로 형성된 웨이퍼상에 에미터/FET 활성화 급속 열어닐링(RTA)을 수행하는 단계를 포함한다.
폴리실리콘 레지스터, 실리사이드
Description
본 발명은 폴리실리콘 레지스터에 관한 것으로, 구체적으로는 모든 집적회로에서의 사용을 위해 정밀한 폴리실리콘 레지스터를 제조하기 위한 프로세스에 관한 것이다. 좀더 구체적으로, 본 발명은 단일 기판의 표면에 걸친 각각의 레지스터의 표면 저항의 허용오차(tolerance)가 좀더 정밀하게 제어되는 폴리실리콘 레지스터를 제조하기 위한 프로세스를 제공한다.
폴리실리콘 또는 폴리Si 레지스터로도 불리는, 다결정 실리콘 레지스터는 오랜 기간동안 전자회로 분야에서 이용되었다. 도핑과 도핑레벨에 따라, p+, n+, p-, n- 폴리실리콘 레지스터가 제조될 수 있다. p+ 폴리실리콘 레지스터는 그 바람직한 장점들로 인해 아날로그 회로 설계에서 이용하는데 매우 이점이 있다. 전형적으로, p+ 폴리실리콘 레지스터는 후속하는 레지스터의 정밀한 매칭과, 낮은 열저항계수, 낮은 전압저항계수, 그리고 낮은 기생 캐패시턴스를 제공할 수 있기 때문에 아날로그 및 혼합신호(mixed signal)회로 설계에서 이용된다.
폴리실리콘 레지스터가 아날로그 회로설계에서 폭넓게 이용되지만, 이러한 레지스터들은 일반적으로 15-20%의 높은 표면저항 허용오차를 갖는다. 이것은 표면 저항이 +/- 15에서 20%의 범위에서 변화한다는 것을 의미한다. 현재의 아날로그 및 혼합신호 어플리케이션에서, 그리고 엄격한 회로성능 요구를 충족시키기 위하여, 회로 설계자는 폴리실리콘 레지스터의 낮은 허용오차를 요구한다.
현재 당해 기술에서, 폴리실리콘 레지스터는 소스/드레인 주입 단계 및/또는 에미터 주입 단계중에 폴리실리콘 층에 도펀트 이온 주입에 의해 제조된다. 다양한 영역에 주입된 도펀트는 그 다음 급속 열 어닐(rapid thermal anneal) 프로세스를 사용하여 활성화된다. 다음, 후속하는 실리사이드화(silicidation) 단계에서 폴리실리콘 레지스터의 바디(body)가 실리사이드화되는 것을 방지하기 위해 질화물과 같은 유전체 층이 폴리실리콘 레지스터의 바디에 적용된다. 그 다음, 폴리실리콘 레지스터의 말단은 노출되고 상기 노출된 폴리실리콘 말단 부분의 상단에 금속을 증착하는 단계와 어닐링하는 단계를 포함하는 종래의 실리사이드화 프로세스를 채택하여 실리사이드화된다. 증착되는 금속의 타입에 따라 상기 실리사이드화 단계에서 단일 또는 두단계 어닐링 프로세스가 이용될 수 있다. 상기 두단계 어닐링은 전형적으로 실리사이드 형성 어닐링과 실리사이드 변형 어닐링을 포함한다.
도 1A-1D는 전술한 폴리실리콘 레지스터 제조의 종래 기술을 도시한 것이다. 이들 도면들에서는, 오직 단일 폴리실리콘 레지스터 디바이스 영역이 도시되어있다. 다른 폴리실리콘 레지스터 디바이스 영역을 포함하는 다른 디바이스 영역, CMOS 디바이스 영역 및/또는 바이폴라 트랜지스터 디바이스 영역은 도시된 상기 레지스터 디바이스 영역에 인접하여 형성될 수 있다. 다양한 디바이스 영역은 일반적으로 기판내에 형성되는 트렌치 격리 영역 또는 필드 산화물 영역과 같은 격리 영 역에 의해 서로 격리된다.
도 1A에 도시된 초기 구조물은 반도체 기판(10), 상기 반도체 디바이스(10)의 상단 표면상에 위치하는 선택적 제1 유전체 층(12), 상기 선택적 제1 유전체 층의 상단 표면 또는 상기 반도체 기판(10)의 상단 표면상에 위치하는 폴리실리콘 층(14), 그리고 상기 폴리실리콘 층(14)의 위에 위치하는 제2 유전체 층(16)을 포함한다.
종래 기술의 프로세스에서, 그리고 도 1A에 도시된 바와 같이, 이온(18)은 제2 유전체 층(16)을 통해 상기 폴리실리콘 레지스터 디바이스 영역내의 상기 폴리실리콘 층(14)으로 주입된다. 상기 이온(18)은 상기 기판(10)상에 존재하는 다른 디바이스 영역으로도 주입된다는 것을 유념해야 한다. 예를 들면, 이온(18)은 CMOS 디바이스 영역 및/또는 바이폴라 트랜지스터 디바이스 영역으로 주입될 수 있다. CMOS 디바이스 영역내에 주입된 이온은 소스/드레인 영역의 형성 및/또는 폴리실리콘 게이트 도체의 도핑에 이용되는 반면, 바이폴라 디바이스 영역에 주입되는 이온은 폴리실리콘 에미터를 도핑하기 위해 이용된다.
이러한 이온 주입 단계에 따라 , 상기 다양한 디바이스 영역내의 도펀트는 활성 어닐링 프로세스를 이용하여 활성화된다. 도 1B는 이온 주입과 활성 어닐링 이후의 구조물을 도시한다.
다음으로, 도 1C에 도시된 구조물을 제공하는 보호 유전체(20)가 상기 제2 유전체(16) 위에 형성된다. 보호 유전체(20)의 말단과 레지스터 디바이스 영역내의 제2 유전체(16)는 상기 도핑된 폴리실리콘(14a)의 표면 일부를 노출시키기 위하여 리소그래피와 에칭에 의해 제거된다. 상기 도핑된 폴리실리콘(14a)의 노출된 표면 일부는 실리사이드화 프로세스를 거치게 되고 실리사이드화 접촉 영역(22)이 형성된다. 최종 구조물은 도 1D에 도시된 바와 같은 실리사이드화 접촉 영역을 포함한다.
전술한 바와 같은 폴리실리콘 레지스터 제조의 종래 프로세스는 웨이퍼 변경 또는 허용오차가 표면 저항에 있어 +/- 15-20%를 초과하는 바람직하지 못한 높은 허용오차 레지스터를 만든다. 더구나, 폴리실리콘 레지스터 제조를 위한 전술한 종래 프로세스에서, 도펀트 활성화/비활성화 및 후속하는 열 사이클로 인한 폴리실리콘 결정 경계의 안과 밖의 이동 때문에 이동레지스터의 표면 저항값을 제어하는 것은 어렵다.
폴리실리콘 레지스터 제조의 종래 기술이 가지는 단점, 특히 폴리실리콘 레지스터의 저항 허용오차를 제어하는데 어려움이 있다는 관점에서, 제조되는 폴리실리콘 레지스터의 표면 저항의 허용오차를 좀더 정밀하게 제어할 수 있는 정밀한 폴리실리콘 레지스터의 새롭고 개선된 프로세스의 개발이 요구된다.
본 발명의 목적은 바이폴라 트랜지스터 및/또는 FET을 포함하는 CMOS 디바이스를 포함하는 다른 디바이스 타입과 함께 집적화될 수 있는 폴리실리콘 레지스터 제조 프로세스를 제공하는 것이다.
본 발명의 또 다른 목적은 레지스터의 표면 저항의 허용오차가 제어되는 정밀 폴리실리콘 레지스터 제조 프로세스를 제공하는 것이다.
본 발명의 또 다른 목적은 현재 제작되는 폴리실리콘 레지스터보다 작은 표면 저항 허용오차를 갖는 정밀 폴리실리콘 레지스터 제조 프로세스를 제공하는 것이다.
본 발명의 또 다른 목적은 미리 지정한 저항 값이 디바이스 제조후에도 실질적으로 유지되는 정밀 폴리실리콘 레지스터 제조 프로세스를 제공하는 것이다.
본 발명의 또 다른 목적은 현재 회로 설계 요구를 충족하는 +/- 5-8%의 허용오차를 갖는 정밀 폴리실리콘 레지스터 제조 프로세스를 제공하는 것이다.
이러한 본 발명의 목적 및 이점들은 레지스터에 대해 원하는 저항값을 한정하기 위해 이용되는 폴리실리콘 레지스터 주입이 FET 및/또는 바이폴라 트랜지스터와 같은 다른 디바이스의 이온 주입 및 열적 활성화 이후에 수행되는 프로세스에 의해 달성된다. 폴리실리콘 레지스터 주입에 앞서 그리고 상기 다른 디바이스 영역내의 도펀트의 주입 및 열적 활성화 이후에, 후속하는 실리사이드화 프로세스중에 상기 폴리실리콘 레지스터를 보호하기 위해 유전체 막이 증착된다. 결정 격자 및 폴리실리콘 결정 경계의 안과 밖의 도펀트를 이동시키는 열 사이클을 최소화하기 위해 폴리실리콘 레지스터 주입은 상기 유전체 막을 통해 일어난다.
본 발명은 특히 CMOS와 BiCMOS 기술에 적용가능하고, 실리사이드화 프로세싱이 있는 또는 없는 기술들에 적용될 수 있는 정밀 폴리실리콘 레지스터 제조 프로세스를 제공한다.
본 발명의 프로세스는 낮은 열저항 계수, 낮은 전압저항 계수, 낮은 기생 캐패시턴스를 갖는 아날로그 및 혼합회로 기술에 폭넓게 적용할 수 있는 정밀 폴리실리콘 레지스터를 제작한다. 본 발명의 프로세스는 모든 변경 요소들을 개선하여, 낮은 허용오차를 갖는 폴리실리콘 레지스터를 제공한다.
본 발명의 프로세스는 적어도 하나의 폴리실리콘 레지스터 디바이스 영역과 적어도 하나의 다른 타입의 디바이스 영역을 포함하는 구조물을 제공하는 단계와(상기 적어도 하나의 폴리실리콘 레지스터 디바이스 영역은 폴리실리콘 층을 포함함), 상기 적어도 하나의 다른 타입의 디바이스 영역내에서 이온 주입과 활성화 어닐링을 선택적으로 수행하는 단계와, 상기 적어도 하나의 폴리실리콘 레지스터 디바이스 영역내의 상기 폴리실리콘 층위에 보호 유전체 층을 형성하는 단계와, 상기 적어도 하나의 폴리실리콘 레지스터 디바이스 영역내의 상기 폴리실리콘 층에 대해 미리 지정한 원하는 저항값을 제공하는 단계를 포함한다.
도 1A-1D는 폴리실리콘 레지스터 제조의 종래 기술에서 채택한 기본적 프로세싱 단계를 나타내는 도면(단면도)이다.
도 2A-D는 정밀 폴리실리콘 레지스터 제조를 위한 본 발명에서 채택한 기본적 프로세싱 단계를 나타내는 도면(단면도)이다.
표면 저항의 제어된 허용 오차를 갖는 정밀 폴리실리콘 레지스터 제조를 위한 프로세스를 제공하는 본 발명이 본 출원서에 첨부된 도 2A-2D를 참조하여 이하에서 상세히 설명될 것이다. 첨부된 도면들에서, 동일 및/또는 대응하는 요소들은 동일 참조 번호로 언급된다.
본 발명의 도면들은 오직 하나의 폴리실리콘 레지스터 디바이스 영역이 도시된 반도체 웨이퍼 또는 칩의 일부분을 도시하고 있다는 것을 유념해야 한다. 도면들은 오직 단일 폴리실리콘 레지스터 디바이스 영역을 도시하고 있지만, 본 프로세스는 단일 반도체 칩 또는 웨이퍼의 표면에 걸쳐 다수의 정밀 폴리실리콘 레지스터 형성에 이용될 수 있다. 또한, 본 발명의 프로세스는 임의의 종래 CMOS, 바이폴라, BiCMOS(바이폴라 및 CMOS)프로세스 방식과 집적화될 수 있다. 따라서, 바이폴라 트랜지스터 및/또는 FET을 포함하는 다른 디바이스 영역이 본 출원의 도면들에 도시된 폴리실리콘 디바이스 영역 주변에 형성될 수 있다.
도 2A에 도시된 초기 구조물(50)(즉, 불완전한 폴리실리콘 레지스터)이 처음 만들어진다. 상기 초기 구조물(50)은 반도체 기판(52), 상기 반도체 기판(52)상에 위치하는 선택적 제1 유전체 층(54), 상기 선택적 제1 유전체 층(54) 또는 상기 반도체 기판(52)상에 위치하는 폴리실리콘 층(56), 상기 폴리실리콘 층상에 위치하는 제2 유전체 층(58) 그리고 상기 제2 유전체 층(58)상에 위치하는 패터닝된 포토레지스트 마스크(60)를 포함한다. 본 발명에 따라, 상기 패터닝된 포토레지스트 마스크(60)는 폴리실리콘 레지스터가 형성될 반도체 기판의 꼭대기 영역에 위치한다. 다른 디바이스 영역은 일반적으로 상기 패터닝된 포토레지스트 마스크를 그 위에 포함하지 않는다.
도 2A에 도시된 초기 구조물(50)의 상기 반도체 기판(52)은 Si, Ge, SiGe, SiC, SiCGe, Ga, GaAs, InAs, InP, silicon-on-insulator, SiGe-on-insulator 및 모든 다른 III/B 합성 반도체들(이것에 한정되는 것은 아님)을 포함하는 임의의 반 도체 물질을 포함한다. 이러한 반도체 물질에서, 반도체 기판(52)은 Si함유 반도체로 구성되는 것이 바람직하다.
상기 반도체 기판(52)은 도핑되거나 도핑되지 않거나 또는 도핑되고 도핑되지 않은 영역을 그 내부에 포함할 수 있다. 상기 반도체 기판(52)은 그것의 표면내에 임베디드된 활성 디바이스 영역 및/또는 디바이스 격리 영역을 포함할 수 있다. 명확성을 위해 이러한 영역들은 도 2A에 도시되어 있지는 않지만, 그럼에도 불구하고 상기와 동일한 것이 상기 반도체 기판(52)내에 존재할 수 있다. 예를 들면, 폴리실리콘 층(56)은 기판 내부 또는 위에 존재하는 트렌치 격리 영역 또는 필드 산화물 영역과 같은 격리 영역의 꼭대기에 형성될 수 있다. 이러한 실시예에서, 상기 선택적 제1 유전체 층(54)은 일반적으로 상기 격리 영역상에 형성되지 않는다.
상기 선택적 제1 유전체 층(54)은 반도체 기판과 후속적으로 형성되는 도핑된 폴리실리콘 영역(56a)사이의 절연체로서 역할을 하는 임의의 물질로 구성된다. 본 발명은 상기 선택적 제1 유전체 층(54)으로서 무기물의 사용뿐만 아니라 유기 유전체 물질의 사용을 고려한다. 상기 선택적 제1 유전체 층으로서 바람직한 유전체 물질은 SiO2, Si3N4, 바륨(barium) 스트론튬(strontium) 티탄산염(titanate), 다이아몬드, 다이아몬드-유사 탄소, 폴리이미드, 실리콘-함유 폴리머 같은 페로브스카이트-타입(perovskite-type) 산화물과 다른 유사 유전체 물질을 포함한다(이것에 한정되는 것은 아님). 상기 유전체 물질에서, 상기 선택적 제1 유전체 층은 SiO2 또는 Si3N4 로 구성되는 것이 바람직하다.
선택적 제1 유전체 층(54)이 먼저 반도체 기판(52)의 표면상에 열적 성장 프로세스를 이용하여 유전체 층을 성장하거나 화학적 기상 증착, 플라즈마-보조 화학적 기상 증착, 스핀온 코팅, 딥 코팅과 같은 증착 기술과 당업자에게 공지된 증착 프로세스를 이용하여 유전체 층을 증착함으로써 형성된다. 본 발명에 있어서 중요하지는 않지만, 선택적 제1 유전체 층의 최종 두께는 약 100에서 3000Å이다. 필요하다면, 반도체 기판(52)과 선택적 제1 유전체 층(54)을 포함하는 구조물은 화학적 기계적 연마(CMP) 또는 그라인딩과 같은 당업자에게는 공지된 평탄화 기술을 이용하여 평탄화될 수 있다.
다음으로, 폴리실리콘 층(56)이 선택적 제1 유전체 층 또는 반도체 기판(52)(선택적 제1 유전체 층이 존재하지 않을때)상에 당업자에게는 공지된 증착 기술을 이용하여 증착된다. 예를 들면, 화학적 기상 증착, 플라즈마-보조 화학적 기상 증착 또는 스퍼터링이 폴리실리콘 층(56)을 형성하는데 이용될 수 있다. 폴리실리콘 층(56)은 바이폴라 트랜지스터의 에미터, 및/또는 CMOS 디바이스의 게이트 도체를 형성하는데 이용될 수 있는 본 발명의 도면에 도시된 레지스터 디바이스 영역 바깥쪽에 형성된다. 폴리실리콘 층(56)의 증착은 600℃에서 750℃사이의 낮은 온도에서 시레인(silane) 열분해(pyrolysis)에 의하는 것이 바람직하다. 폴리실리콘 층(56)의 두께는, 이것 역시 본 발명에 있어서 중요한 것은 아니지만, 일반적으로 약 500에서 3000Å이다.
산화물, 질화물, 산질화물 또는 그것의 조합과 같은 무기 유전체로 구성되는 제2 유전체 층(58)이 폴리실리콘 층(56) 위에 형성된다. 제2 유전체 층(58)은 SiO2와 같은 산화물이 바람직하다. 제2 유전체 층(58)은 선택적 제1 유전체 층(54) 형성을 위해 상기에서 언급한 기술들중 하나를 사용하여 형성된다. 패터닝된 포토레지스트 마스크(60)가 폴리실리콘 레지스터 디바이스 영역내의 제2 유전체 층 위에 형성된다. 본 발명에 따라, 다른 디바이스 영역 형성에서 이용되는 도펀트를 받는 것으로부터 각각의 레지스터 디바이스 영역내의 폴리실리콘 층(56)을 보호하기 위해 본 발명의 이 시점에서 각각의 레지스터 디바이스 영역에 패터닝된 포토레지스트 마스크가 필요하다.
리소그래피 단계는 구조물에 포토레지스트 층을 적용하는 단계와, 포토레지스트 층을 방사 패턴에 노출시키는 단계와 종래의 레지스트 현상액을 이용하여 포토레지스트 층으로 패턴을 현상하는 단계를 포함한다.
후속하는 폴리실리콘 에미터 및/또는 폴리실리콘 게이트 및/또는 S/D 형성의 도핑단계중에 각각의 레지스터 디바이스내의 폴리실리콘 층(56)으로 도펀트 이온이 주입되는 것을 방지하기 위해 패터닝된 포토레지스트 마스크(60)는 충분한 두께를 가져야 한다. 도 2A는 폴리실리콘 층(56)위에 있는 패터닝된 포토레지스트 마스크의 존재 때문에 본 발명의 현 시점에서 각각의 폴리실리콘 레지스터 디바이스 영역으로 도펀트 이온(61)(p 또는 n 타입)이 주입되지 않는다는 것을 나타내고 있다. 그러나, 도펀트 이온(61)은 바이폴라 트랜지스터의 에미터 폴리실리콘 및/또는 FET의 폴리실리콘 게이트 및/또는 S/D 영역 형성을 위한 기판내로는 주입될 수 있을 것이다. 폴리실리콘 에미터 및/또는 폴리실리콘 게이트 및/또는 기판으로의 도펀트 이온 주입 이후에, 도펀트 이온은 활성화 어닐링 단계를 수행함으로써 상기 영역들내에서 활성화된다.
바이폴라 및/또는 CMOS 디바이스 영역내의 이온 주입과 도펀트 이온의 활성화 이후, 도 2B에 도시된 바와 같은 구조물을 제공하기 위해 패터닝된 포토레지스트 마스크(60)는 제거된다. 도시된 바와 같이, 제2 유전체 층(58)이 노출된다. 패터닝된 포토레지스트 마스크(60)는 당업자에게 공지된 종래의 스트리핑 프로세스를 사용하여 제거된다.
다음, 폴리실리콘 레지스터 디바이스 영역내의 노출된 제2 유전체 층(58)을 포함하는 전체 구조물에 걸쳐 보호 유전체 층(62)이 형성된다(도 2C에 도시된 구조물 참조). 보호 유전체 층(62)은 제2 유전체 층(58)과는 다른 무기 유전체로 구성된다. 특히, 보호 유전체 층(62)은 산화물, 질화물, 산질화물 또는 이들의 조합으로 구성될 수 있다. 보호 유전체 층은 선택적 제1 유전체 층(54) 형성에 사용된 기술중 하나로 형성된다. 보호 유전체 층의 두께는 변할 수 있지만, 일반적으로 10에서 1000Å의 두께를 갖는다.
그다음 도 2C에 도시된 바와 같이, 도펀트 이온(64)이 보호 유전체 층(62)과 제2 유전체 층(58)을 통해 각각의 폴리실리콘 레지스터 디바이스 영역의 폴리실리콘 층(56)으로 주입된다. 도펀트 이온(64)은 각각의 레지스터 디바이스 영역내의 폴리실리콘 층(56)내에 약 1×1014에서 1×1021의 도펀트 농도를 제공하기 위해 주입 된다. 특정 도핑 농도는 폴리실리콘 층(56)의 미리 지정된 원하는 저항값을 제공하기 위해 선택될 수 있다.
본 발명의 현 시점에서 종래의 n 또는 p-타입 도펀트 이온이 이용될 수 있다. 따라서, 본 발명은 p-, n-, n+ 폴리실리콘 레지스터를 형성할 수 있다. 바람직하게는, 본 발명에서는 p+ 폴리실리콘 레지스터가 형성된다.
각각의 레지스터 디바이스 영역내의 폴리실리콘 층(56)의 도핑 이후, 도핑되고 활성화된 폴리실리콘 층(56a)을 형성하기 위해 폴리실리콘 층(56)으로 주입된 도펀트를 활성화하기에 충분한 온도에서 구조물이 어닐링된다. 본 발명의 일부 실시예에서, 도핑된 폴리실리콘 층내의 도펀트 활성화는 지연되고 또다른 후속 열 처리중에 수행될 수 있다. 예를 들면, 폴리실리콘 층(56)내의 도펀트 활성화는 실리사이드화 어닐링중에 이뤄질 수 있다.
분리된 어닐링이 폴리실리콘 층(56)내의 도펀트를 활성화하는데 이용된다면, 본 발명의 현 시점에서 어닐링은 일반적으로 퍼니스(furnace) 어닐링 또는 급속 열 어닐링(RTA)를 이용하여 이뤄질 수 있다. 일반적으로, 이 어닐링 단계는 약 10% 산소보다 작게 혼합될 수 있는 불활성 가스 분위기(예를 들면 He, Ar, N2, )에서 이뤄질 수 있다. 폴리실리콘 레지스터의 어닐링중 불활성 가스 분위기대신에 산화 대기(oxidizing ambient)를 이용하는 것도 가능하다.
어닐링의 정확한 온도와 시간은 사용되는 어닐링 기술뿐만 아니라 폴리실리콘 층(56)내 도펀트 타입에 따라 변한다. 예를 들면, 퍼니스 어닐링이 채택되고 B 가 도펀트 종(species)으로 이용된다면, 어닐링은 약 20분의 시간 주기동안 약 900℃의 온도에서 이뤄진다. 동일한 도펀트 종에 대해, RTA는 약 7초동안 약950℃에서 이뤄진다. 반면에, As가 도펀트 종일때, 퍼니스 어닐링은 약 20분동안 약750℃에서 이뤄진다. 어닐링 타임 감소는 As 활성화에서 RTA가 이용되는 때에 얻어질 수 있다.
본 발명의 일부 실시예들에서, 도핑된 폴리실리콘 층(56a)의 말단 표면 영역을 노출시키기 위하여 보호 유전체 층(62)과 제2 유전체 층(58)이 리소그래피 및 에칭되어 패터닝된다. 밑에 있고 접촉하는 도핑된 폴리실리콘 층(56a)과의 반응에 의해 실리사이드로 변환될 수 있는 전도성 금속이 각각의 노출된 말단 표면 영역상에 형성된다. 본 발명에서 채택될 수 있는 전도성 금속은 니켈(Ni), 티타늄(Ti),텅스텐(W), 코발트(Co) 및 이것의 합금을 포함하는 다른 유사 물질들을 포함한다(단, 이것에 한정되는 것은 아님). 바람직하게는 금속은 티타늄 및 코발트를 포함한다. 본 발명의 현 시점에서 형성된 전도성 금속의 두께는 다양할 수 있다. 일반적인 전도성 금속의 두께는 약 100에서 500Å이다.
전도성 금속은 당업자에게 공지된 임의의 증착 프로세스를 사용하여 형성될 수 있다. 전도성 금속 형성에 이용될 수 있는 적절한 증착 프로세스는 스퍼터링, 원자층 증착, 증발, 화학적 기상 증착, 화학적 용액 증착 및 이와 유사한 증착 프로세스를 포함한다(단, 이것에 한정되는 것은 아님).
전도성 금속 증착 이후, 구조물은 단일 또는 2단계 어닐링을 포함하는 실리사이드화 어닐링된다. 실리사이드화 어닐링 조건은 앞서 증착된 전도성 금속에 따 라 변경된다. 이와 같은 조건은 당업자에게는 공지되어있다. 이전에 행해지지 않았다면, 실리사이드화 어닐링은 또한 도핑된 폴리실리콘 층(56a)내의 도펀트를 활성화하는데 이용될 수 있다.
실리사이드 어닐은 가스 분위기(예를 들면, He, Ar, N2 또는 형성(forming) 가스)내에서 이뤄지는 자기-정렬(self-aligned) 프로세스이다. 실리사이드 어닐링 단계는 다른 분위기를 이용할 수 있으며 또는 동일한 분위기에서 어닐링 단계가 이뤄질 수 있다. 예를 들면, He이 두가지 어닐링 단계에서 이용될 수 있으며, 또는 He이 제1 어닐링 단계에서 사용되고 제2 어닐링 단계에서는 형성 가스가 사용될 수 있다.
1단계 어닐은 약 300℃에서 800℃의 온도에서 수행된다. 좀더 바람직하게는, 1단계 어닐은 약 500℃에서 700℃의 온도에서 수행된다. 1단계 어닐은 일반적으로 Ni이 전도성 금속으로 이용될 때 채택된다. 1단계 실리사이드 어닐 이후에 에칭 단계가 기판으로부터 임의의 비반응된 금속을 제거하기 위해 행해질 수 있다.
2단계 어닐링 프로세스는 제1 어닐링 단계와 제2 어닐링 단계를 포함한다. 에칭 단계는 일반적으로 상기 2개의 어닐사이에서 임의의 비반응된 금속을 제거하기 위해 수행된다. 높은 레지스턴스 실리사이드 페이즈 금속을 형성하는 제1 어닐링 단계는 연속적 히팅 레짐(heating regime) 또는 다양한 램프(ramp) 및 소크(soak) 히팅 사이클을 이용하여 약 400℃에서 600℃의 온도에서 수행된다. 바람직하게는 제1 어닐링 단계는 약 450℃에서 550℃에서 수행된다. 제2 어닐링 단계는 연속적 히팅 레짐(heating regime) 또는 다양한 램프(ramp) 및 소크(soak) 히팅 사이클을 이용하여 약 600℃에서 900℃의 온도에서 수행된다. 바람직하게는 최종 낮은 저항률 CoSi2 페이즈으로의 코발트 변환을 위해 제2 어닐링 단계는 약 700℃에서 800℃에서 수행된다. 제2 어닐은 높은 저항 실리사이드을 낮은 저항의 실리사이드 페이즈로 변환시키며 이러한 온도는 전도성 금속에 대한 기술분야에서 공지되었다.
실리사이드 어닐이 수행된 이후의 최종 구조물이 도 2D에 도시되어 있다. 참조 번호 66은 전술한 단계를 사용하여 형성된 실리사이드 접촉 영역을 표시한다. 제조되는 디바이스에 따라, 실리사이드 형성 이후에 공지된 FEOL(front-end-of-the-line) 프로세스를 이용하여 바이폴라 트랜지스터 및/또는 CMOS 디바이스의 형성을 완성하는 것이 가능하다. 또한, 본 발명의 현 시점에서, 종래의 BEOL(back-end-of-the-line)프로세스가 폴리실리콘 레지스터의 실리사이드 접촉 영역(66)을 외부 배선에 접속시키기 위하여 이용될 수 있다.
상기 프로세스는 개선된 즉 낮아진 저항 허용오차를 갖는 폴리실리콘 레지스터를 제공한다. 일반적으로, 본 발명은 표면 저항의 허용오차가 10% 아래인 정밀한 폴리실리콘 레지스터를 제공하기 위해 이용될 수 있다. 본 발명의 프로세스를 이용하면 +/- 5-8%의 낮은 허용오차를 얻을 수 있다.
본 발명은 바람직한 실시예를 중심으로 설명되었지만, 본 발명의 의도 및 범위를 벗어나지 않은 형태와 세부사항에 대한 변경, 변화들이 만들어질 수 있다는 것을 당업자라면 이해할 수 있을 것이다. 이상에서 설명되고 묘사된 정확한 형태에 본 출원이 제한되는 것이 아니며, 첨부된 청구항들의 범위안에 포함되는 것이다.
Claims (20)
- 폴리실리콘 레지스터를 제조하기 위한 방법에 있어서,적어도 하나의 폴리실리콘 레지스터 디바이스 영역과 적어도 하나의 다른 타입의 디바이스 영역을 포함하는 구조물을 제공하는 단계 -상기 적어도 하나의 폴리실리콘 레지스터 디바이스 영역은 폴리실리콘 층을 포함함- 와,바이폴라 트랜지스터의 에미터, 전계 효과 트랜지스터의 폴리실리콘 게이트 또는 상기 전계 효과 트랜지스터의 소스/드레인 영역중 적어도 하나를 형성하는, 이온 주입과 활성화 어닐(anneal)을 상기 적어도 하나의 다른 타입의 디바이스 영역내에서 선택적으로(selectively) 수행하는 단계와,상기 적어도 하나의 폴리실리콘 레지스터 디바이스 영역내의 상기 폴리실리콘 층위에 보호 유전체 층을 형성하는 단계와,상기 적어도 하나의 폴리실리콘 레지스터 디바이스 영역내의 상기 폴리실리콘 층에 미리 지정된 저항값을 제공하는 단계를 포함하는 방법.
- 제1항에 있어서,상기 적어도 하나의 폴리실리콘 디바이스 영역은 반도체 기판, 상기 기판상에 위치하는 선택적 제1 유전체를 포함하며, 상기 폴리실리콘 층은 상기 기판 또는 상기 선택적 제1 유전체상에 위치하며 제2 유전체 층은 상기 폴리실리콘 층상에 위치하는 폴리실리콘 레지스터 제조방법.
- 삭제
- 제1항에 있어서,상기 선택적 이온 주입동안 상기 적어도 하나의 폴리실리콘 레지스터 디바이스 영역을 보호하기 위하여 상기 적어도 하나의 폴리실리콘 레지스터 디바이스 영역 위에 패터닝된 포토레지스트를 형성하는 단계를 더 포함하는 폴리실리콘 레지스터 제조방법.
- 청구항 5은(는) 설정등록료 납부시 포기되었습니다.제1항에 있어서,상기 보호 유전체 층은 질화물인 폴리실리콘 레지스터 제조방법.
- 제1항에 있어서,상기 폴리실리콘 층에 미리 지정된 저항값을 제공하는 단계는 상기 폴리실리콘 층으로의 이온 주입을 포함하는 폴리실리콘 레지스터 제조방법.
- 청구항 7은(는) 설정등록료 납부시 포기되었습니다.제6항에 있어서,상기 이온 주입은 p 또는 n-타입 도펀트(dopant)를 포함하는 폴리실리콘 레지스터 제조방법.
- 청구항 8은(는) 설정등록료 납부시 포기되었습니다.제7항에 있어서,상기 이온 주입은 1×1014에서 1×1021 (원자/㎤)의 도펀트 농도를 갖는 폴리실리콘 층을 제공하는 폴리실리콘 레지스터 제조방법.
- 제6항에 있어서,상기 이온 주입 이후에 어닐링 단계를 더 포함하는 폴리실리콘 레지스터 제조방법.
- 제9항에 있어서,상기 어닐링 단계는 10% 보다 작은 산소와 함께 선택적으로 혼합될 수 있는 불활성 가스 분위기내에서 수행되는 폴리실리콘 레지스터 제조방법.
- 제1항에 있어서,상기 폴리실리콘 층에 미리 지정된 저항값을 제공하는 단계 이후에 상기 폴리실리콘 층의 말단 부분을 노출시키는 단계를 더 포함하는 폴리실리콘 레지스터 제조방법.
- 제11항에 있어서,상기 노출된 폴리실리콘 층상에 실리사이드(silicide) 컨택(contact)을 제공하는 단계를 더 포함하는 폴리실리콘 레지스터 제조방법.
- 청구항 13은(는) 설정등록료 납부시 포기되었습니다.제12항에 있어서,상기 실리사이드 컨택은 실리사이드화(silicidation) 프로세스를 이용하여 형성되는 폴리실리콘 레지스터 제조방법.
- 제13항에 있어서,상기 실리사이드화 프로세스는 전도성 금속을 증착하는 단계와 상기 전도성 금속과 그 밑에 있는 폴리실리콘 층의 반응을 야기시키기 위해 어닐링하는 단계를 포함하며, 이것에 의해 상기 실리사이드 컨택이 형성되는 폴리실리콘 레지스터 제조방법.
- 제14항에 있어서,상기 전도성 금속은 코발트(Co), 니켈(Ni), 텅스텐(W)과 이것의 합금으로 구성되는 그룹으로부터 선택되는 폴리실리콘 레지스터 제조방법.
- 청구항 16은(는) 설정등록료 납부시 포기되었습니다.제15항에 있어서,상기 전도성 금속은 코발트(Co) 또는 티타늄(Ti)인 폴리실리콘 레지스터 제조방법.
- 청구항 17은(는) 설정등록료 납부시 포기되었습니다.폴리실리콘 레지스터를 제조하기 위한 방법에 있어서,폴리실리콘 층을 구비한 폴리실리콘 레지스터가 부분적으로 형성된 웨이퍼 또는 칩상의 에미터/FET 활성화 프로세스를 위해 급속 열 어닐(rapid thermal anneal)을 수행하는 단계 -상기 급속 열 어닐은 바이폴라 트랜지스터의 에미터, 전계 효과 트랜지스터의 폴리실리콘 게이트 또는 상기 전계 효과 트랜지스터의 소스/드레인 영역중 적어도 하나를 형성함- 와,후속하는 실리사이드 프로세싱에 대해 상기 폴리실리콘 층을 보호하기 위해 상기 폴리실리콘 레지스터의 상기 폴리실리콘 층위에 보호층을 증착하는 단계와,상기 보호층을 통해 상기 폴리실리콘 레지스터의 상기 폴리실리콘 층으로 도펀트를 이온 주입하는 단계와,상기 폴리실리콘 레지스터를 형성하기 위해 실리사이드화 프로세싱을 수행하는 단계를 포함하는 방법.
- 청구항 18은(는) 설정등록료 납부시 포기되었습니다.제17항에 있어서,상기 실리사이드화 프로세싱을 수행하는 단계는 실리사이드 형성 열 어닐 이후에 상기 레지스터 폴리실리콘 이온 주입 도펀트를 활성화하기 위해 실리사이드 변환 열 어닐을 수행하는 단계를 포함하는 폴리실리콘 레지스터 제조방법.
- 청구항 19은(는) 설정등록료 납부시 포기되었습니다.제17항에 있어서,상기 실리사이드화 프로세싱을 수행하는 단계는 실리사이드 형성 열 어닐 이후에 실리사이드 변환 열 어닐을 수행하는 단계를 포함하는 폴리실리콘 레지스터 제조방법.
- 청구항 20은(는) 설정등록료 납부시 포기되었습니다.제17항에 있어서,상기 보호층은 질화물을 포함하는 폴리실리콘 레지스터 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/605,439 | 2003-09-30 | ||
| US10/605,439 US7112535B2 (en) | 2003-09-30 | 2003-09-30 | Precision polysilicon resistor process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060072130A KR20060072130A (ko) | 2006-06-27 |
| KR100800358B1 true KR100800358B1 (ko) | 2008-02-04 |
Family
ID=34375675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020067004184A KR100800358B1 (ko) | 2003-09-30 | 2004-09-30 | 정밀한 폴리실리콘 레지스터 프로세스 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7112535B2 (ko) |
| EP (1) | EP1671362A4 (ko) |
| JP (1) | JP4829793B2 (ko) |
| KR (1) | KR100800358B1 (ko) |
| CN (1) | CN100411107C (ko) |
| WO (1) | WO2005034202A2 (ko) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7060612B2 (en) * | 2004-08-26 | 2006-06-13 | International Business Machines Corporation | Method of adjusting resistors post silicide process |
| US7285472B2 (en) * | 2005-01-27 | 2007-10-23 | International Business Machines Corporation | Low tolerance polysilicon resistor for low temperature silicide processing |
| CN100409415C (zh) * | 2005-12-06 | 2008-08-06 | 上海华虹Nec电子有限公司 | 一种在集成电路中使用α多晶硅的方法 |
| JP5010151B2 (ja) * | 2006-01-30 | 2012-08-29 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置の製造方法 |
| US7749822B2 (en) | 2007-10-09 | 2010-07-06 | International Business Machines Corporation | Method of forming a resistor and an FET from the metal portion of a MOSFET metal gate stack |
| US20090101988A1 (en) * | 2007-10-18 | 2009-04-23 | Texas Instruments Incorporated | Bipolar transistors with resistors |
| TW201013925A (en) * | 2008-09-17 | 2010-04-01 | Grand Gem Semiconductor Co Ltd | MOS transistor having reverse current limiting and a voltage converter applied with the MOS transistor |
| US8031100B2 (en) * | 2009-04-24 | 2011-10-04 | Intersil Americas Inc. | Fine resistance adjustment for polysilicon |
| JP5381350B2 (ja) * | 2009-06-03 | 2014-01-08 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US8053317B2 (en) * | 2009-08-15 | 2011-11-08 | International Business Machines Corporation | Method and structure for improving uniformity of passive devices in metal gate technology |
| US8097520B2 (en) * | 2009-08-19 | 2012-01-17 | International Business Machines Corporation | Integration of passive device structures with metal gate layers |
| CN102110593B (zh) * | 2010-12-15 | 2012-05-09 | 无锡中微晶园电子有限公司 | 一种提高多晶硅薄膜电阻稳定性的方法 |
| US8809175B2 (en) * | 2011-07-15 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of anneal after deposition of gate layers |
| US8981527B2 (en) * | 2011-08-23 | 2015-03-17 | United Microelectronics Corp. | Resistor and manufacturing method thereof |
| US8884370B2 (en) | 2012-04-27 | 2014-11-11 | International Business Machines Corporation | Narrow body field-effect transistor structures with free-standing extension regions |
| US10256134B2 (en) | 2017-06-09 | 2019-04-09 | Globalfoundries Inc. | Heat dissipative element for polysilicon resistor bank |
| CN108321147A (zh) * | 2018-02-05 | 2018-07-24 | 华大半导体有限公司 | 一种改变多晶电阻阻值的方法 |
| CN110729402B (zh) * | 2019-10-21 | 2023-03-07 | 上海华虹宏力半导体制造有限公司 | 一种多晶硅电阻的制作方法 |
| CN114284432A (zh) * | 2021-12-14 | 2022-04-05 | 武汉新芯集成电路制造有限公司 | 多晶硅电阻器件及其制作方法、光子检测器件及其制作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5656524A (en) * | 1994-05-06 | 1997-08-12 | Texas Instruments Incorporated | Method of forming a polysilicon resistor using an oxide, nitride stack |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4225877A (en) * | 1978-09-05 | 1980-09-30 | Sprague Electric Company | Integrated circuit with C-Mos logic, and a bipolar driver with polysilicon resistors |
| US4502894A (en) * | 1983-08-12 | 1985-03-05 | Fairchild Camera & Instrument Corporation | Method of fabricating polycrystalline silicon resistors in integrated circuit structures using outdiffusion |
| US4679170A (en) * | 1984-05-30 | 1987-07-07 | Inmos Corporation | Resistor with low thermal activation energy |
| US4604789A (en) * | 1985-01-31 | 1986-08-12 | Inmos Corporation | Process for fabricating polysilicon resistor in polycide line |
| US4929570A (en) * | 1986-10-06 | 1990-05-29 | National Semiconductor Corporation | Selective epitaxy BiCMOS process |
| EP0369336A3 (en) * | 1988-11-14 | 1990-08-22 | National Semiconductor Corporation | Process for fabricating bipolar and cmos transistors on a common substrate |
| JPH0498868A (ja) * | 1990-08-17 | 1992-03-31 | Fuji Electric Co Ltd | 半導体装置用多結晶シリコン抵抗およびその製造方法 |
| JPH05275619A (ja) | 1992-03-24 | 1993-10-22 | Sony Corp | 半導体装置の製造方法 |
| US5506158A (en) * | 1994-07-27 | 1996-04-09 | Texas Instruments Incorporated | BiCMOS process with surface channel PMOS transistor |
| US5585302A (en) * | 1995-08-10 | 1996-12-17 | Sony Corporation | Formation of polysilicon resistors in the tungsten strapped source/drain/gate process |
| US6069398A (en) * | 1997-08-01 | 2000-05-30 | Advanced Micro Devices, Inc. | Thin film resistor and fabrication method thereof |
| US6027964A (en) * | 1997-08-04 | 2000-02-22 | Advanced Micro Devices, Inc. | Method of making an IGFET with a selectively doped gate in combination with a protected resistor |
| US6184103B1 (en) * | 1998-06-26 | 2001-02-06 | Sony Corporation | High resistance polysilicon SRAM load elements and methods of fabricating therefor |
| TW371353B (en) * | 1998-07-29 | 1999-10-01 | United Microelectronics Corp | Method of producing MOS resistor and capacitor bottom electrode |
| US5959335A (en) * | 1998-09-23 | 1999-09-28 | International Business Machines Corporation | Device design for enhanced avalanche SOI CMOS |
| SE513116C2 (sv) * | 1998-11-13 | 2000-07-10 | Ericsson Telefon Ab L M | Polykiselresistor och sätt att framställa sådan |
| JP2000223581A (ja) * | 1999-01-28 | 2000-08-11 | Mitsumi Electric Co Ltd | バイポーラ型半導体装置の製造方法、バイポーラ型半導体装置 |
| US6436747B1 (en) * | 1999-04-21 | 2002-08-20 | Matsushita Electtric Industrial Co., Ltd. | Method of fabricating semiconductor device |
| US6255185B1 (en) * | 1999-05-19 | 2001-07-03 | International Business Machines Corporation | Two step anneal for controlling resistor tolerance |
-
2003
- 2003-09-30 US US10/605,439 patent/US7112535B2/en not_active Expired - Lifetime
-
2004
- 2004-09-30 KR KR1020067004184A patent/KR100800358B1/ko not_active IP Right Cessation
- 2004-09-30 JP JP2006534157A patent/JP4829793B2/ja not_active Expired - Fee Related
- 2004-09-30 EP EP04789451A patent/EP1671362A4/en not_active Withdrawn
- 2004-09-30 CN CNB2004800283594A patent/CN100411107C/zh not_active Expired - Fee Related
- 2004-09-30 WO PCT/US2004/032406 patent/WO2005034202A2/en active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5656524A (en) * | 1994-05-06 | 1997-08-12 | Texas Instruments Incorporated | Method of forming a polysilicon resistor using an oxide, nitride stack |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050070102A1 (en) | 2005-03-31 |
| US7112535B2 (en) | 2006-09-26 |
| CN100411107C (zh) | 2008-08-13 |
| JP4829793B2 (ja) | 2011-12-07 |
| CN1860591A (zh) | 2006-11-08 |
| WO2005034202A3 (en) | 2005-11-10 |
| JP2007507904A (ja) | 2007-03-29 |
| EP1671362A4 (en) | 2010-04-28 |
| WO2005034202A2 (en) | 2005-04-14 |
| KR20060072130A (ko) | 2006-06-27 |
| EP1671362A2 (en) | 2006-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100800358B1 (ko) | 정밀한 폴리실리콘 레지스터 프로세스 | |
| US7320939B2 (en) | Semiconductor device fabricated by a method of reducing the contact resistance of the connection regions | |
| TWI506730B (zh) | 具有改善之局部匹配與端末電阻的ｒｘ基電阻器的半導體裝置的製造方法 | |
| US5465005A (en) | Polysilicon resistor structure including polysilicon contacts | |
| JP4994585B2 (ja) | シリサイド化された電極を有する半導体装置の製造方法及び該半導体装置 | |
| US20100078727A1 (en) | eFuse and Resistor Structures and Method for Forming Same in Active Region | |
| US20080227247A1 (en) | Barrier dielectric stack for seam protection | |
| US20100148262A1 (en) | Resistors and Methods of Manufacture Thereof | |
| US9142547B2 (en) | Methods of manufacturing resistors and structures thereof | |
| US6388298B1 (en) | Detached drain MOSFET | |
| US7285472B2 (en) | Low tolerance polysilicon resistor for low temperature silicide processing | |
| KR100699607B1 (ko) | 쇼트키 바리캡 생성 방법 | |
| US6403472B1 (en) | Method of forming resistive contacts on intergrated circuits with mobility spoiling ions including high resistive contacts and low resistivity silicide contacts | |
| KR950002180B1 (ko) | 반도체장치의 제조방법 | |
| US6933202B1 (en) | Method for integrating SiGe NPN and vertical PNP devices on a substrate and related structure | |
| US7060612B2 (en) | Method of adjusting resistors post silicide process | |
| JP3054937B2 (ja) | 半導体装置とその製造方法 | |
| EP1955368A1 (en) | Method for forming a semiconductor device having a salicide layer | |
| JP3859439B2 (ja) | Ｍｏｓｆｅｔ構造の製造方法 | |
| US11677000B2 (en) | IC structure including porous semiconductor layer under trench isolations adjacent source/drain regions | |
| JP3651901B2 (ja) | 横型バイポーラトランジスタの製造方法 | |
| JP3189722B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2003037175A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20120103 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |