JPH0254959A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0254959A JPH0254959A JP63206988A JP20698888A JPH0254959A JP H0254959 A JPH0254959 A JP H0254959A JP 63206988 A JP63206988 A JP 63206988A JP 20698888 A JP20698888 A JP 20698888A JP H0254959 A JPH0254959 A JP H0254959A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- phosphorus
- channel
- semiconductor device
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000009792 diffusion process Methods 0.000 claims abstract description 34
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 29
- 239000011574 phosphorus Substances 0.000 claims abstract description 29
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 25
- 230000002093 peripheral effect Effects 0.000 claims abstract description 22
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 9
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims description 8
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims 2
- 238000002955 isolation Methods 0.000 abstract description 3
- 230000001681 protective effect Effects 0.000 abstract description 2
- 229910004738 SiO1 Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 abstract 1
- 239000002344 surface layer Substances 0.000 abstract 1
- 239000000969 carrier Substances 0.000 description 10
- 230000006866 deterioration Effects 0.000 description 10
- 230000003068 static effect Effects 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000005611 electricity Effects 0.000 description 6
- -1 phosphorus ions Chemical class 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 101100438748 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) cyt-2 gene Proteins 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明は、半導体基板上に形成された、少な(ともNチ
ャンネル型MOS)ランジスタを含んで構成される内部
回路と、同じく、少なくともNチャンネル型MOS)ラ
ンジスタを含んで構成される外部からの過大な静電気な
どのサージ入力に対して内部回路を保護するための周辺
回路の構造為特に周辺回路のMOSトランジスタ+?l
t造に関する周辺回路のNチャンネルトランジスタのド
レイン拡散層のリン濃度を、内部回路のNチャンネルト
ランジスタのドレイン拡散層のリン濃度よりも濃くする
ことにより、静電気などの外部からのサージ入力に対す
る保護効果の増大を計る様にしたものである。
ャンネル型MOS)ランジスタを含んで構成される内部
回路と、同じく、少なくともNチャンネル型MOS)ラ
ンジスタを含んで構成される外部からの過大な静電気な
どのサージ入力に対して内部回路を保護するための周辺
回路の構造為特に周辺回路のMOSトランジスタ+?l
t造に関する周辺回路のNチャンネルトランジスタのド
レイン拡散層のリン濃度を、内部回路のNチャンネルト
ランジスタのドレイン拡散層のリン濃度よりも濃くする
ことにより、静電気などの外部からのサージ入力に対す
る保護効果の増大を計る様にしたものである。
[従来の技術]
従来の静電気などの外部からのサージ入力に対する保護
としては、ポンディングパッド部と内部回路との間に1
拡散抵抗やPOLY−3i抵抗などの各種の抵抗や、ダ
イオード、トランジスタなどを組み合わせて保護回路を
構成し、保護していた。
としては、ポンディングパッド部と内部回路との間に1
拡散抵抗やPOLY−3i抵抗などの各種の抵抗や、ダ
イオード、トランジスタなどを組み合わせて保護回路を
構成し、保護していた。
[発明の概要コ
本発明は、内部回路、及び周辺回路のNチャンネル型M
OS)ランジスタのドレイン拡散層がヒ素、及びリンに
より形成されている場合において、[発明が解決しよう
とする課I!] 近年、トランジスタの微細化が進、んで来ておりトラン
ジスタの構造としても、ホットキャリア対策として、例
えばドレイン拡散層がヒ素の高濃度拡散層とリンによる
低濃度拡散層により構成されたLDD(Lightly
DOpea Drain )構造や、ヒ素とリン
の拡散係数の違いを利用して低濃度領域を設ける2重拡
散構造が、2μm以下のトランジスタチャンネル長から
積極的に採用されて来ている。このようにトランジスタ
の微細化が進み、低濃度領域をもったドレイン構造にな
ってくると、(例えばO,Duvvury、 R,A、
McPhoe、D、A、Baglas and R,N
、Rountree、”KSD PROTEOT工ON
RKL工AB工り工TY工N1μM 0MO3’I’
ll!;0HHOLOGIi”in Proc、工FI
PS、I)P199−205(1986))チャンネル
長の減少とあいまって、トランジスタ自体のサージ入力
に対する破壊強度は著しく弱(なるため、従来の技術で
はサージ入力に対する保護効果が十分でなくなってくる
。特にトランジスタのドレインが直接、ポンディングパ
ッドに繋がれるような出力端子についてはトランジスタ
自体のサージ耐量が、出力端子のサージ耐量となるため
、トランジスタの微細化によるトランジスタのサージ耐
量の低下の影響を大きく受けてしまうという11%!題
を有する。そこで本発明はこのような課題を解決するも
ので、その目的とする所は、トランジスタを微細化して
も十分な保護効果をもった半導体装置を提供する所にあ
る。
OS)ランジスタのドレイン拡散層がヒ素、及びリンに
より形成されている場合において、[発明が解決しよう
とする課I!] 近年、トランジスタの微細化が進、んで来ておりトラン
ジスタの構造としても、ホットキャリア対策として、例
えばドレイン拡散層がヒ素の高濃度拡散層とリンによる
低濃度拡散層により構成されたLDD(Lightly
DOpea Drain )構造や、ヒ素とリン
の拡散係数の違いを利用して低濃度領域を設ける2重拡
散構造が、2μm以下のトランジスタチャンネル長から
積極的に採用されて来ている。このようにトランジスタ
の微細化が進み、低濃度領域をもったドレイン構造にな
ってくると、(例えばO,Duvvury、 R,A、
McPhoe、D、A、Baglas and R,N
、Rountree、”KSD PROTEOT工ON
RKL工AB工り工TY工N1μM 0MO3’I’
ll!;0HHOLOGIi”in Proc、工FI
PS、I)P199−205(1986))チャンネル
長の減少とあいまって、トランジスタ自体のサージ入力
に対する破壊強度は著しく弱(なるため、従来の技術で
はサージ入力に対する保護効果が十分でなくなってくる
。特にトランジスタのドレインが直接、ポンディングパ
ッドに繋がれるような出力端子についてはトランジスタ
自体のサージ耐量が、出力端子のサージ耐量となるため
、トランジスタの微細化によるトランジスタのサージ耐
量の低下の影響を大きく受けてしまうという11%!題
を有する。そこで本発明はこのような課題を解決するも
ので、その目的とする所は、トランジスタを微細化して
も十分な保護効果をもった半導体装置を提供する所にあ
る。
[課題を解決するための手段]
本発明の半導体装置は、周辺回路のNチャンネルWMO
3)7ンジスタのドレイン拡散層のリン濃度を、内部回
路のNチャンネルトランジスタのドレイン拡散層のリン
濃度よりも濃くしたことを特徴とする。
3)7ンジスタのドレイン拡散層のリン濃度を、内部回
路のNチャンネルトランジスタのドレイン拡散層のリン
濃度よりも濃くしたことを特徴とする。
[実施例コ
第1図は、本発明の半導体装置の一実施例に於ける主要
断面図である。以下、第1図に従い、本発明の半導体装
置を説明する。
断面図である。以下、第1図に従い、本発明の半導体装
置を説明する。
ここでは、2重拡散構造をもつNチャンネルトランジス
タについて説明する。
タについて説明する。
101はP型の81基板であり、例えば、比抵抗として
10Ω・国の基板を使う。102は素子分離用の絶縁膜
で有り、例えばLOOO3法などを用いて形成する。1
03はゲート酸化膜であり、例えば熱酸化法により、約
500Xの酸化膜を形成する。104はゲート電極とな
る、例えばポリS1である。105は内部回路を構成す
るトランジスタであり、106は周辺回路を構成するト
ランジスタである。107はトレイン拡散層を構成する
N型高濃度拡散層であり、例えばヒ素を5E15m−2
イオン注入することにより形成する108は同じく、内
部回路のトランジスタのドレイン拡散層を構成するN型
低濃度拡散層であり、例えばリンを1E14cIn−2
イオン注入することにより、形成する。これに対し、1
09は周辺回路を構成するトランジスタのドレイン拡散
層を構成するN型低濃度拡散層であり、例えばリンを3
E14cr11−2イオン注入することにより、形成す
る。109のリンの拡散層は108の同じくリンの拡散
層と別に形成しても良いし、全面に108のリンの拡散
層を形成した後、周辺回路のNチャンネルトランジスタ
のみに、追加でリンをイオン注入し109を形成しても
よい。
10Ω・国の基板を使う。102は素子分離用の絶縁膜
で有り、例えばLOOO3法などを用いて形成する。1
03はゲート酸化膜であり、例えば熱酸化法により、約
500Xの酸化膜を形成する。104はゲート電極とな
る、例えばポリS1である。105は内部回路を構成す
るトランジスタであり、106は周辺回路を構成するト
ランジスタである。107はトレイン拡散層を構成する
N型高濃度拡散層であり、例えばヒ素を5E15m−2
イオン注入することにより形成する108は同じく、内
部回路のトランジスタのドレイン拡散層を構成するN型
低濃度拡散層であり、例えばリンを1E14cIn−2
イオン注入することにより、形成する。これに対し、1
09は周辺回路を構成するトランジスタのドレイン拡散
層を構成するN型低濃度拡散層であり、例えばリンを3
E14cr11−2イオン注入することにより、形成す
る。109のリンの拡散層は108の同じくリンの拡散
層と別に形成しても良いし、全面に108のリンの拡散
層を形成した後、周辺回路のNチャンネルトランジスタ
のみに、追加でリンをイオン注入し109を形成しても
よい。
さて、2重拡散構造において、リンのイオン注入量を変
えた場合の、ホットキャリアによる劣化と、静電気耐圧
は笛2図に示す通りである。チャンネル長が短くなると
、ホットキャリアによる劣化が激しくなるが、このホッ
トキャリアによる劣化は第2図に示す通り、リンのイオ
ン注入量に依存し、1 F、 14cyt−2程度のイ
オン注入量の場合が一番劣化が少な、く、リンのイオン
注入量を上げていくと、劣化が激しくなる。これに対し
、静電気耐圧は逆に11!:14cIn−2程度で一番
低い。そこで、本発明のように、内部回路のNチャンネ
ルトランジスタについてはホットキャリアによる劣化を
重視し、例えば1E14α−2程度とし、静電気が加わ
る周辺回路のNチャンネルトランジスタについては例え
ば3に14m−2とすることにより、ホットキャリアに
よる劣化にも強く、静電気耐圧も大きい、半導体装置が
得られる。また、周辺回路のNチャンネルトランジスタ
の劣化については、例えばチャンネル長を内部回路のN
チャンネルトランジスタと比較し、大きくすることによ
り、事実上問題無いレベルとすることができる以上の説
明においては、2重拡散構造をもつNチャンネルトラン
ジスタについて説明したが、LDD構造についても同し
ような結果が得られた。
えた場合の、ホットキャリアによる劣化と、静電気耐圧
は笛2図に示す通りである。チャンネル長が短くなると
、ホットキャリアによる劣化が激しくなるが、このホッ
トキャリアによる劣化は第2図に示す通り、リンのイオ
ン注入量に依存し、1 F、 14cyt−2程度のイ
オン注入量の場合が一番劣化が少な、く、リンのイオン
注入量を上げていくと、劣化が激しくなる。これに対し
、静電気耐圧は逆に11!:14cIn−2程度で一番
低い。そこで、本発明のように、内部回路のNチャンネ
ルトランジスタについてはホットキャリアによる劣化を
重視し、例えば1E14α−2程度とし、静電気が加わ
る周辺回路のNチャンネルトランジスタについては例え
ば3に14m−2とすることにより、ホットキャリアに
よる劣化にも強く、静電気耐圧も大きい、半導体装置が
得られる。また、周辺回路のNチャンネルトランジスタ
の劣化については、例えばチャンネル長を内部回路のN
チャンネルトランジスタと比較し、大きくすることによ
り、事実上問題無いレベルとすることができる以上の説
明においては、2重拡散構造をもつNチャンネルトラン
ジスタについて説明したが、LDD構造についても同し
ような結果が得られた。
第6図にLDD構造におけるリンの注入量とホットキャ
リアによる劣化、及び静′成気耐圧について示す。T、
D D構造の場合には、内部のNチャンネルトランジ
スタのリンの注入量として、例えば6K 13 tyn
−2年、周辺回路のNチャンネルトランジスタのリンの
注入量として1E14cm−2とすることにより、2重
拡散構造の場合と同じ効果が得られることがわかった。
リアによる劣化、及び静′成気耐圧について示す。T、
D D構造の場合には、内部のNチャンネルトランジ
スタのリンの注入量として、例えば6K 13 tyn
−2年、周辺回路のNチャンネルトランジスタのリンの
注入量として1E14cm−2とすることにより、2重
拡散構造の場合と同じ効果が得られることがわかった。
以上の説明においては、Nチャンネルトランジスタのみ
で説明したが、NチャンネルトランジスタとPチャンネ
ルトランジスタで構成される半導体装置や、バイポーラ
トランジスタとNチャンネルトランジスタとで構成され
る半導体装置についても本発明が適用出来る。
で説明したが、NチャンネルトランジスタとPチャンネ
ルトランジスタで構成される半導体装置や、バイポーラ
トランジスタとNチャンネルトランジスタとで構成され
る半導体装置についても本発明が適用出来る。
[発明の効果]
°以上述べてきた様に本発明の半導体装置によれば、周
辺回路のNチャンネルトランジスタのリンの濃度を内部
回路のNチャンネルトランジスタのリンの濃度より濃く
することにより、ホットキャリアに対しても強(、静電
気などの外部からのサージ入力に対する保護効果の増大
をはかれるという効果を有する。
辺回路のNチャンネルトランジスタのリンの濃度を内部
回路のNチャンネルトランジスタのリンの濃度より濃く
することにより、ホットキャリアに対しても強(、静電
気などの外部からのサージ入力に対する保護効果の増大
をはかれるという効果を有する。
第1図は本発明の一実施例を示す主要断面図。
第2図は2重拡散構造の場合のリンの注入量とホットキ
ャリアによる劣化量、及び静電気耐圧との関係図。嬉3
図はL D D 44造の場合のリンの注入量とホット
キャリアによる劣化量、及び静電気耐圧との関係図。 101・・・・・・P型Si基板 102・・・・・・素子分離膜 105・・・・・・ゲート酸化膜 104・・・・・・ゲート電極 ・・内部回路のNチャンネル ト ランジス タ 6・・・・・・周辺回路のNチャンネルト ランジス タ ・・・・・・高濃度拡散層 9・・・・・・低濃度拡散層 以 上
ャリアによる劣化量、及び静電気耐圧との関係図。嬉3
図はL D D 44造の場合のリンの注入量とホット
キャリアによる劣化量、及び静電気耐圧との関係図。 101・・・・・・P型Si基板 102・・・・・・素子分離膜 105・・・・・・ゲート酸化膜 104・・・・・・ゲート電極 ・・内部回路のNチャンネル ト ランジス タ 6・・・・・・周辺回路のNチャンネルト ランジス タ ・・・・・・高濃度拡散層 9・・・・・・低濃度拡散層 以 上
Claims (5)
- (1)半導体基板上に形成された、少なくともNチャン
ネル型MOSトランジスタを含んで構成される内部回路
と、少なくともNチャンネル型MOSトランジスタを含
んで構成される周辺回路よりなる半導体装置において、
前記内部回路、及び周辺回路のNチャンネル型MOSト
ランジスタのドレイン拡散層がヒ素、及びリンにより形
成されており、なおかつ、前記周辺回路のNチャンネル
トランジスタのドレイン拡散層のリン濃度が、前記内部
回路のNチャンネルトランジスタのドレイン拡散層のリ
ン濃度よりも濃いことを特徴とする半導体装置。 - (2)前記内部回路、及び周辺回路のNチャンネル型M
OSトランジスタのドレイン拡散層がヒ素、及びリンの
2重拡散構造により構成されていることを特徴とする請
求項1記載の半導体装置。 - (3)前記内部回路、及び周辺回路のNチャンネル型M
OSトランジスタのドレイン拡散層がヒ素、及びリンの
LDD構造により構成されていることを特徴とする請求
項1記載の半導体装置。 - (4)前記2重拡散構造が、内部回路のNチャンネル型
MOSトランジスタについては、1E14cm−2以下
のリンのイオン注入と、2E15cm−2以上のヒ素の
イオン注入により、 また、周辺回路のNチャンネル型MOSトランジスタに
ついては、3E14cm−2以上のリンのイオン注入と
、2E15cm−2以上のヒ素のイオン注入により製造
されていることを特徴とする請求項1又は請求項2記載
の半導体装置。 - (5)前記LDD構造が、内部回路のNチャンネル型M
OSトランジスタについては、5E13cm−2以下の
リンのイオン注入と、2E15cm−2以上のヒ素のイ
オン注入により、 また、周辺回路のNチャンネル型MOSトランジスタに
ついては、5E13cm−2を超える注入量のリンのイ
オン注入と、2E15cm−2以上のヒ素のイオン注入
により製造されていることを特徴とする請求項1又は請
求項5記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63206988A JPH0254959A (ja) | 1988-08-19 | 1988-08-19 | 半導体装置 |
EP89307848A EP0356039A1 (en) | 1988-08-19 | 1989-08-02 | MOS semiconductor integrated circuit |
KR1019890011566A KR940007468B1 (ko) | 1988-08-19 | 1989-08-14 | 반도체 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63206988A JPH0254959A (ja) | 1988-08-19 | 1988-08-19 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0254959A true JPH0254959A (ja) | 1990-02-23 |
Family
ID=16532323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63206988A Pending JPH0254959A (ja) | 1988-08-19 | 1988-08-19 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0356039A1 (ja) |
JP (1) | JPH0254959A (ja) |
KR (1) | KR940007468B1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2650543B2 (ja) * | 1991-11-25 | 1997-09-03 | カシオ計算機株式会社 | マトリクス回路駆動装置 |
US5912494A (en) * | 1996-04-02 | 1999-06-15 | Winbond Electronics Corporation | Internal ESD protection structure with contact diffusion |
JP3146993B2 (ja) * | 1996-08-20 | 2001-03-19 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US6507070B1 (en) * | 1996-11-25 | 2003-01-14 | Semiconductor Components Industries Llc | Semiconductor device and method of making |
KR100609557B1 (ko) * | 2000-06-30 | 2006-08-04 | 주식회사 하이닉스반도체 | 트랜지스터의 제조방법 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59121976A (ja) * | 1982-12-28 | 1984-07-14 | Fujitsu Ltd | 半導体装置 |
JPH0695563B2 (ja) * | 1985-02-01 | 1994-11-24 | 株式会社日立製作所 | 半導体装置 |
-
1988
- 1988-08-19 JP JP63206988A patent/JPH0254959A/ja active Pending
-
1989
- 1989-08-02 EP EP89307848A patent/EP0356039A1/en not_active Withdrawn
- 1989-08-14 KR KR1019890011566A patent/KR940007468B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR900003971A (ko) | 1990-03-27 |
KR940007468B1 (ko) | 1994-08-18 |
EP0356039A1 (en) | 1990-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0151070B2 (ja) | ||
JP3456242B2 (ja) | 半導体装置及びその製造方法 | |
US5675168A (en) | Unsymmetrical MOS device having a gate insulator area offset from the source and drain areas, and ESD protection circuit including such a MOS device | |
JPH0254959A (ja) | 半導体装置 | |
JPH0653497A (ja) | 入出力保護回路を備えた半導体装置 | |
JPH11307651A (ja) | 半導体集積回路 | |
JPH0235778A (ja) | 半導体装置 | |
JP3221677B2 (ja) | 半導体装置 | |
JPH06132489A (ja) | Mos型トランジスタおよびこれを利用した集積回路、ならびにmos型トランジスタの製造方法 | |
JP3237269B2 (ja) | 半導体装置及びその製造方法 | |
JPH03278570A (ja) | 半導体装置およびその製造方法 | |
JPH01220863A (ja) | 半導体装置 | |
JP3253574B2 (ja) | 半導体装置とその製造方法 | |
JPH027557A (ja) | 半導体装置 | |
JPS594082A (ja) | 半導体集積回路 | |
JPS627710B2 (ja) | ||
JPH027555A (ja) | 半導体装置 | |
JPH04179162A (ja) | 半導体装置の製造方法 | |
JPS61156830A (ja) | 半導体装置およびその製造方法 | |
JPS6048108B2 (ja) | フリツプフロツプ回路 | |
JPS5837989B2 (ja) | 電界効果半導体装置 | |
JPH02180068A (ja) | 半導体装置 | |
JPH01251751A (ja) | 半導体装置 | |
JPH0227738A (ja) | 半導体装置 | |
JPH05218317A (ja) | 半導体集積回路装置 |