JPH01220863A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01220863A
JPH01220863A JP63046669A JP4666988A JPH01220863A JP H01220863 A JPH01220863 A JP H01220863A JP 63046669 A JP63046669 A JP 63046669A JP 4666988 A JP4666988 A JP 4666988A JP H01220863 A JPH01220863 A JP H01220863A
Authority
JP
Japan
Prior art keywords
width
transistor
diffusion layer
low concentration
concentration diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63046669A
Other languages
English (en)
Inventor
Kazuhiro Takenaka
竹中 計廣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP63046669A priority Critical patent/JPH01220863A/ja
Publication of JPH01220863A publication Critical patent/JPH01220863A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、内部回路と、外部からの過大の静電気などの
サージ入力に対して内部回路を保護するための保護回路
とを備えたM T S型半導体装置の#l造に関する。
〔発明の概要〕
本発明は、M I S型トランジスタのドレイン拡散層
が、濃度の異なる2種以上の拡散層で形成されるMIS
型半導体装置において、保護回路を構成するMIS型ト
ランジスタのドレイン拡散層のうち、低濃度拡散層の幅
が、内部回路を構成するMIS型j〜ランジスタのドレ
イン拡散層のうちの低濃度拡散層の幅より広くすること
により、内部回路のトランジスタの微細化と、静電気な
どの外部からのサージ入力に対する保護回路の保護効果
の増大を計るようにしたものである。
〔従来の技術〕
従来の、静電気などの外部からのサージ入力に対する保
護回路としては、外部との接続部(ポンディングパッド
部)と、内部回路との間に、拡散抵抗やPOLY−3L
抵抗などの各種の抵抗や、ダイオード、トランジスタな
どを組み合わせて保護回路を構成していた。
〔発明が解決しようとする課題〕
近年、トランジスタの微細化が進んできており、トラン
ジスタの構造としても、ホットキャリア対策として、例
えばドレイン拡散層のゲート端に低濃度領域を設けたL
DD(Lightly  D。
p6d  Drain)構造や、ヒ素とリンの拡散係数
の違いを利用して低濃度拡散領域を設ける2重拡散構造
が、2μm以下のトランジスタチャンネル長から積極的
に採用されてきている。このようにトランジスタの微細
化が進み、低濃度拡散領域をもったドレイン構造になっ
てくると、チャンネル長の減少とあいまって、1〜ラン
ジスタ自体のサージ入力に対する破壊強度は弱くなるた
め、従来の技術では保護回路の保護能力が十分ではなく
なってくる。特にトランジスタのドレインが直接、外部
接続端子へ繋がれるような出力端子については1〜ラン
ジスタ自体のサージ耐量、出力端子のサージ耐量となる
ため、トランジスタの微細化によるトランジスタのサー
ジ耐量の低下の影響を太きく受けてしまうという課題を
有する。
そこで本発明はこのような課題を解決するもので、その
目的とする所は、トランジスタを微細化しても十分な保
護能力を持つ保護回路を持った半導体装置を提供する所
にある。
〔課題を解決するための手段〕
本発明の半導体装置は、MIS型トランジスタのドレイ
ン拡散層が、濃度の異なる2種以上の拡散層で形成され
るM I S型半導体装置において、保護回路を構成す
るMIS型トランジスタのトレイン拡散層のうち、低濃
度拡散層の幅が、内部回路を構成するMIS型トランジ
スタのトレイン拡散層のうちの低濃度拡散層の幅より広
くすることにより、内部回路の微細化を妨げることなく
、保護回路の保護能力の向上を可能にしたことを特徴と
する。
〔作 用〕
さて、我々はトランジスタのサージ耐量と、低濃度拡散
層の幅の相関について詳細に調べたところ、第2図のよ
うに低濃度拡rPINの幅が広くなるほどサージ耐量が
向上し、次第に飽和する関係を見出した。
すなわち保護回路のトランジスタの低濃度拡散層の幅は
広いほうが保護能力が上がる。一方、内部回路のトラン
ジスタとしては低濃度拡散層の幅を広くするほどトラン
ジスタの電流能力が低下するため余り広く出来ない、従
って本発明のように保護回路のトランジスタの低濃度拡
散領域の幅を内部回路のトランジスタの低濃度拡散領域
の幅より広くすることが有効となってくる。
第1図において112はソース側の低濃度拡散領域の幅
を示し、113はドレインの分離領域側の低濃度拡散領
域の幅を示すが、この112と113については必ずし
も111と同様に広くすることはないことも併せて見出
した。
また、第1図では、2重拡散構造のトランジスタについ
て説明したが、LDDImのトランジスタについても同
様である。
〔実 施 例〕
第1図は本発明の半導体装置の主要断面図を示す。
以下、第1図に従って本発明の半導体装置を説明する。
ここでは説明の都合上Nチャンネルトランジスタで2重
拡散構造のトランジスタについて説明する。
101はSi基板であり、101中にトランジスタ間を
分離する分離領域の絶縁膜102が形成されている。1
02の分離絶縁膜は従来の例えばLOCO3法などで製
造するこ′とが出来る。
さて、基板である101の表面にはトランジスタが形成
されているが、103が保護回路部のトランジスタを示
し、104が内部回路部のトランジスタを示す、105
はゲート電極となる例えばPOLY−3Lであり、CV
D法などで製造出来る。106は内部回路のトランジス
タのソース、ドレイ拡散層の内の低濃度拡散層であり、
この場合はリンで形成されている。107はソース、ト
レイン拡散層を形成する高濃度拡散層であり、ヒ素で形
成されている。106と107の拡散層はいずれも、1
02の分離絶縁膜と105のゲート電極により出来た開
口部から拡散係数の違う不純物(この場合はし索とリン
)を自己整合的に拡散させることにより、形成されてい
る。実際の製造方法としては、例えば105のPOLY
−3i電極を形成後、リンを例えば60KeV、IE1
4 cI+−2、イオン注入法により注入し、その後、
ヒ素を60KeV、5E15c+a2、イオン注入した
のちに、例えば950°Cl2O分、アニールを行なう
ことにより、106の拡散深さとして約0.6μm、1
07の拡散深さとして約0.4μm、横方向の低濃度拡
散層の幅108として約0゜2μmの拡散層を得ること
が出来る。
109は保護回路を構成するトランジスタのソース、ド
レイン拡散層の内の低濃度拡散層であり、106と同様
に、102の分離絶縁膜と105のゲート電極により出
来た開口部から拡散させて形成している。110はトレ
イン拡散層の内の高濃度拡散層であり、107と同時に
形成する。ただ、107は102の分離絶縁膜と105
のゲート電極により出来た開口部から拡散したのに対し
て110は所定の開ロバターンをレジスト等で形成し、
その開口部をとうして拡散する。従ってドレイン拡散層
の内の低濃度拡散層の@111は自由に設定することが
出来、111>108となるようにすることが本発明の
趣旨である。
112はソース側の低濃度拡散領域の幅を示し、113
はドレインの分離領域側の低濃度拡散領域の幅を示すが
、この112と113については必ずしも111と同様
に広くすることはないことも併せて見出した。
〔発明の効果〕
以上述べた様に本発明の半導体装置によれば、M I 
S型トランジスタのドレイン拡散層が、濃度の異なる2
種以上の拡散層で形成されるMIS型半導体装置におい
て、保護回路を構成するM I S型トランジスタのト
レイン拡散層のうち、低濃度拡散層の幅が、内部回路を
構成するMIS型トランジスタのドレイン拡散層のうち
の低濃度拡散層の幅より広くすることにより、゛静電気
などの外部からのサージ入力に対する保護回路の保護効
果の増大が可能になるという効果を有する。また、内部
回路のトランジスタに対しては、必要以上に低濃度拡散
領域の幅を広げないため、トランジスタの電流能力の低
下がなく24M化に適したトランジスタとなると言う効
果も有する。
【図面の簡単な説明】
第1図は本発明の半導体装置の一実施例を示す断面図、
第2図は低濃度拡散領域の幅とサージ耐量との相関図。 101・・・・・・Si基板 102・・・・・・分離絶縁膜 103・・・・・・保護回路のトランジスタ104・・
・・・・内部回路のトランジスタ105・ ・ ・ ・
 ・ ・ゲート電極106.109・・低濃度拡散層 107.110・・高濃度拡散層 108・・・・・・内部回路のトランジスタの低濃度拡
散領域の幅 111・・・・・・保護回路のトランジスタの低濃度拡
散領域の幅 112・・・・、・・保護回路のトランジスタのソース 以上 出願人 セイコーエプソン株式会社

Claims (1)

    【特許請求の範囲】
  1. (1)外部からの接続部と、外部からの過大サージに対
    して内部回路を保護する保護回路と、内部回路から構成
    される半導体装置において、半導体装置を構成するMI
    S型トランジスタのドレインが濃度の異なる少なくとも
    2種以上の同一導電型拡散層で形成され、かつ、保護回
    路を構成する拡散層のうちの、低濃度拡散層の幅が、内
    部回路を構成するMIS型トランジスタのドレインを形
    成する拡散層のうちの、低濃度拡散層の幅より広いこと
    を特徴とする半導体装置。
JP63046669A 1988-02-29 1988-02-29 半導体装置 Pending JPH01220863A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63046669A JPH01220863A (ja) 1988-02-29 1988-02-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63046669A JPH01220863A (ja) 1988-02-29 1988-02-29 半導体装置

Publications (1)

Publication Number Publication Date
JPH01220863A true JPH01220863A (ja) 1989-09-04

Family

ID=12753764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63046669A Pending JPH01220863A (ja) 1988-02-29 1988-02-29 半導体装置

Country Status (1)

Country Link
JP (1) JPH01220863A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864689A (ja) * 1994-08-18 1996-03-08 Nec Corp 半導体集積回路装置
JP2009105392A (ja) * 2007-10-02 2009-05-14 Ricoh Co Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864689A (ja) * 1994-08-18 1996-03-08 Nec Corp 半導体集積回路装置
JP2009105392A (ja) * 2007-10-02 2009-05-14 Ricoh Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
JP3066001B2 (ja) 拡散抵抗デバイス及び埋め込みコンデンサを形成する方法
US5614752A (en) Semiconductor device containing external surge protection component
KR19980024045A (ko) 반도체장치 및 그의 제조방법
JP3457539B2 (ja) 半導体装置
US20080006879A1 (en) Semiconductor integrated circuit device
JPS627701B2 (ja)
US6667524B1 (en) Semiconductor device with a plurality of semiconductor elements
KR920010316B1 (ko) 반도체장치의 제조방법
JPH01220863A (ja) 半導体装置
CN114784116A (zh) 具有低夹断电压的半导体器件
KR940007468B1 (ko) 반도체 장치
US20010040259A1 (en) Semiconductor device and method of manufacturing the same
JPH0235778A (ja) 半導体装置
KR19980041777A (ko) 반도체 기억 장치 및 그 제조 방법
JPS63131565A (ja) 半導体装置
JPH08153803A (ja) 半導体装置及び半導体装置の製造方法
JPS6047456A (ja) 半導体装置
JPH11220124A (ja) 半導体装置
JPS627710B2 (ja)
US8669156B2 (en) Method of manufacturing semiconductor circuit device
JPS594082A (ja) 半導体集積回路
JPH027557A (ja) 半導体装置
JP2004296883A (ja) 半導体装置とその製造方法
JPH01243586A (ja) 半導体装置
JPH01251751A (ja) 半導体装置