JPH027557A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH027557A JPH027557A JP63158801A JP15880188A JPH027557A JP H027557 A JPH027557 A JP H027557A JP 63158801 A JP63158801 A JP 63158801A JP 15880188 A JP15880188 A JP 15880188A JP H027557 A JPH027557 A JP H027557A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- concentration diffusion
- transistor
- channel mos
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000009792 diffusion process Methods 0.000 claims abstract description 43
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 24
- 230000002093 peripheral effect Effects 0.000 claims abstract description 13
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 12
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 21
- 239000011574 phosphorus Substances 0.000 claims description 21
- 230000000694 effects Effects 0.000 abstract description 6
- 230000005611 electricity Effects 0.000 abstract description 6
- 230000003068 static effect Effects 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 abstract 1
- 239000000969 carrier Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【産業上の利用分野】
本発明は、半導体基板上に形成された、少なくともＮチ
ャンネルＭＯＳ型トランジスタを含んで構成される内部
回路と、外部からの過大な静電気などのサージ入力に対
して内部回路を保護するための周辺回路の構造、とくに
ＮチャンネルＭＯＳ型トランジスタのドレイン構造に関
する。 ［発明の概要］ 本発明は、内部回路を構成するＮチャンネルＭＯＳ型ト
ランジスタのドレインについては、ヒ素の高濃度拡散層
とリンの低濃度拡散層により構成し、周辺回路のＮチャ
ンネルＭＯＳ型トランジスタについてはリンの高濃度拡
散層とリンの低濃度拡散層とで構成することにより、静
電気などの外部からのサージ入力に対する保護効果の増
大を計る様にしたものである。 ［従来の技術］ 従来の静電気などの外部からのサージ入力に対する保護
としては、ポンディングパッド部と内部回路との間に、
拡散抵抗やＰＯＬＹ−３ｉ抵抗などの各種の抵抗や、タ
イオード、トランジスタなどを組み合わせて保護回路を
構成し、保護していた。 〔発明が解決しようとする課題〕 近年、トランジスタの微細化が進んで来ており、トラン
ジスタの構造としても、ホットキャリア対策として、例
えばドレイン拡散層がヒ素の高濃度拡散層とリンによる
低濃度拡散層により構成されたＬ Ｄ Ｄ （Ｌｉｇｈ
ｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ ）構造や、ヒ素とリ
ンの拡散係数の違いを利用して低濃度領域を設ける２重
拡散構造が、２１ｍ以下のトランジスタチャンネル長か
ら積極的に採用されて来ている。このようにトランジス
タの微細化が進み、低濃度領域をもったドレイン構造に
なってくると、チャンネル長の減少とあいまって、トラ
ンジスタ自体のサージ入力に対する破壊強度は著しく弱
くなるため、従来の技術ではサージ入力に対する保護効
果が十分でなくなってくる。特にトランジスタのドレイ
ンが直接、ポンディングパッドに繋がれるような出力端
子についてはトランジスタ自体のサージ耐量が、出力端
子のサージ耐量となるため、トランジスタの微細化によ
るトランジスタのサージ耐量の低下の影響を大きく受け
てしまうという課題を有する。そこで本発明はこのよう
な課題を解決するもので、その目的とする所は、トラン
ジスタを微細化しても十分な保護効果をもった半導体装
置を提供する所にある。 ［課題を解決するための手段］ 本発明の半導体装置は、内部回路のＮチャンネルＭＯＳ
型トランジスタのドレイン拡散層がヒ素の高濃度拡散層
とリンの低濃度拡散層とで形成し、周辺回路のＮチャン
ネルＭＯＳ型トランジスタをリンの高濃度拡散層とリン
の低濃度拡散層とで構成したことを特徴とする。 【実 施 例］ 第１図は、本発明の半導体装置の一実施例に於ける主要
断面図である。以下、第１図に従い、本発明の半導体装
置を説明する。 １０１はＰ型のＳｉ基板であり、例えば、比抵抗として
１０Ω・ｃｍの基板を使う、１０２は周辺回路を構成す
るＮチャンネルＭＯＳ型トランジスタであり、１０３は
内部回路を構成するＮチャンネルＭＯＳ型トランジスタ
である。１０８は素子分離用の絶縁膜であり、例えばＬ
ＯＣＯＳ法などにより形成する。その後、１０４のゲー
トとなる１例えばＰｏ１ｙＳｉ電極を形成する。そして
、１０４のＰａ ｌ ｙＳ ｉ電極と、１０８のＬＯＣ
Ｏ８酸化膜をマスクとして、１０６の、リンの低濃度拡
散層を１例えば６０ＫｅＶ、５Ｅ１３ｃｍ−２イオン注
入することにより形成する。そして、酸化膜等を全面に
形成し、エッチバックすることにより、１０７の酸化膜
の側壁（サイドウオール）を形成する。そして、このサ
イドウオールをマスクとして１０９の内部回路のＮチャ
ンネルＭＯＳ型トランジスタのドレインのヒ素の高濃度
拡散層を例えば、１００ＫｅＶ、４Ｅ１５ｃｍ−２注入
することにより形成する。そして、周辺回路のＮチャン
ネルＭＯＳ型トランジスタのドレイン部には、リンを６
０ＫｅＶ、４Ｅ１５ｃｍ−２注入することにより、リン
の高濃度拡散層を形成する６本発明の構造によれば、内
部回路のＮチャンネルＭＯＳ型トランジスタについては
ヒ素の高濃度拡散層とリンの低濃度拡散層とで形成され
ているため、ホットキャリアによる劣化なしに短チャン
ネル化が計れる。これに対し、静電気が印加される周辺
回路のＮチャンネルＭＯＳ型トランジスタについてはド
レイン拡散層がリンによる高濃度拡散層とリンの低濃度
拡散層として構成されているため、静電気耐圧は大きい
。 第２図には、本発明による静電気耐圧の向上の結果を示
す１周辺回路のＮチャンネルＭＯＳ型トランジスタをヒ
素の高濃度拡散層とリンの低濃度拡散層で形成した場合
には、２００ｐＦ、０Ωの条件で２５０Ｖ前後なのに対
し、本発明の構造では、約４５０ｖの静電気耐圧が得ら
れている。 以上の説明においてはＮチャンネルＭＯＳ型トランジス
タのみで構成している半導体装置について説明したが、
ＮチャンネルＭＯＳ型トランジスタとＰチャンネルＭＯ
５型トランジスタで構成される相補型半導体装置や、バ
イポーラトランジスタなどとＮチャンネルＭＯＳ型トラ
ンジスタで構成される半導体装置についても本発明が適
用出来ることは言うまでもない。 【発明の効果１ 以上述べてきた様に本発明の半導体装置によれば、内部
回路のＮチャンネルＭＯＳ型トランジスタのドレイン拡
散層をヒ素の高濃度拡散層とリンの低濃度拡散層により
形成し、周辺回路のＮチャンネルＭＯＳ型トランジスタ
のトレインをリンの高濃度拡散層とリンの低濃度拡散層
とで構成することにより、内部回路の短チャンネル化が
計れ、静電気などの外部からのサージ入力に対する保護
効果の増大を計れるという効果を有する。
ャンネルＭＯＳ型トランジスタを含んで構成される内部
回路と、外部からの過大な静電気などのサージ入力に対
して内部回路を保護するための周辺回路の構造、とくに
ＮチャンネルＭＯＳ型トランジスタのドレイン構造に関
する。 ［発明の概要］ 本発明は、内部回路を構成するＮチャンネルＭＯＳ型ト
ランジスタのドレインについては、ヒ素の高濃度拡散層
とリンの低濃度拡散層により構成し、周辺回路のＮチャ
ンネルＭＯＳ型トランジスタについてはリンの高濃度拡
散層とリンの低濃度拡散層とで構成することにより、静
電気などの外部からのサージ入力に対する保護効果の増
大を計る様にしたものである。 ［従来の技術］ 従来の静電気などの外部からのサージ入力に対する保護
としては、ポンディングパッド部と内部回路との間に、
拡散抵抗やＰＯＬＹ−３ｉ抵抗などの各種の抵抗や、タ
イオード、トランジスタなどを組み合わせて保護回路を
構成し、保護していた。 〔発明が解決しようとする課題〕 近年、トランジスタの微細化が進んで来ており、トラン
ジスタの構造としても、ホットキャリア対策として、例
えばドレイン拡散層がヒ素の高濃度拡散層とリンによる
低濃度拡散層により構成されたＬ Ｄ Ｄ （Ｌｉｇｈ
ｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ ）構造や、ヒ素とリ
ンの拡散係数の違いを利用して低濃度領域を設ける２重
拡散構造が、２１ｍ以下のトランジスタチャンネル長か
ら積極的に採用されて来ている。このようにトランジス
タの微細化が進み、低濃度領域をもったドレイン構造に
なってくると、チャンネル長の減少とあいまって、トラ
ンジスタ自体のサージ入力に対する破壊強度は著しく弱
くなるため、従来の技術ではサージ入力に対する保護効
果が十分でなくなってくる。特にトランジスタのドレイ
ンが直接、ポンディングパッドに繋がれるような出力端
子についてはトランジスタ自体のサージ耐量が、出力端
子のサージ耐量となるため、トランジスタの微細化によ
るトランジスタのサージ耐量の低下の影響を大きく受け
てしまうという課題を有する。そこで本発明はこのよう
な課題を解決するもので、その目的とする所は、トラン
ジスタを微細化しても十分な保護効果をもった半導体装
置を提供する所にある。 ［課題を解決するための手段］ 本発明の半導体装置は、内部回路のＮチャンネルＭＯＳ
型トランジスタのドレイン拡散層がヒ素の高濃度拡散層
とリンの低濃度拡散層とで形成し、周辺回路のＮチャン
ネルＭＯＳ型トランジスタをリンの高濃度拡散層とリン
の低濃度拡散層とで構成したことを特徴とする。 【実 施 例］ 第１図は、本発明の半導体装置の一実施例に於ける主要
断面図である。以下、第１図に従い、本発明の半導体装
置を説明する。 １０１はＰ型のＳｉ基板であり、例えば、比抵抗として
１０Ω・ｃｍの基板を使う、１０２は周辺回路を構成す
るＮチャンネルＭＯＳ型トランジスタであり、１０３は
内部回路を構成するＮチャンネルＭＯＳ型トランジスタ
である。１０８は素子分離用の絶縁膜であり、例えばＬ
ＯＣＯＳ法などにより形成する。その後、１０４のゲー
トとなる１例えばＰｏ１ｙＳｉ電極を形成する。そして
、１０４のＰａ ｌ ｙＳ ｉ電極と、１０８のＬＯＣ
Ｏ８酸化膜をマスクとして、１０６の、リンの低濃度拡
散層を１例えば６０ＫｅＶ、５Ｅ１３ｃｍ−２イオン注
入することにより形成する。そして、酸化膜等を全面に
形成し、エッチバックすることにより、１０７の酸化膜
の側壁（サイドウオール）を形成する。そして、このサ
イドウオールをマスクとして１０９の内部回路のＮチャ
ンネルＭＯＳ型トランジスタのドレインのヒ素の高濃度
拡散層を例えば、１００ＫｅＶ、４Ｅ１５ｃｍ−２注入
することにより形成する。そして、周辺回路のＮチャン
ネルＭＯＳ型トランジスタのドレイン部には、リンを６
０ＫｅＶ、４Ｅ１５ｃｍ−２注入することにより、リン
の高濃度拡散層を形成する６本発明の構造によれば、内
部回路のＮチャンネルＭＯＳ型トランジスタについては
ヒ素の高濃度拡散層とリンの低濃度拡散層とで形成され
ているため、ホットキャリアによる劣化なしに短チャン
ネル化が計れる。これに対し、静電気が印加される周辺
回路のＮチャンネルＭＯＳ型トランジスタについてはド
レイン拡散層がリンによる高濃度拡散層とリンの低濃度
拡散層として構成されているため、静電気耐圧は大きい
。 第２図には、本発明による静電気耐圧の向上の結果を示
す１周辺回路のＮチャンネルＭＯＳ型トランジスタをヒ
素の高濃度拡散層とリンの低濃度拡散層で形成した場合
には、２００ｐＦ、０Ωの条件で２５０Ｖ前後なのに対
し、本発明の構造では、約４５０ｖの静電気耐圧が得ら
れている。 以上の説明においてはＮチャンネルＭＯＳ型トランジス
タのみで構成している半導体装置について説明したが、
ＮチャンネルＭＯＳ型トランジスタとＰチャンネルＭＯ
５型トランジスタで構成される相補型半導体装置や、バ
イポーラトランジスタなどとＮチャンネルＭＯＳ型トラ
ンジスタで構成される半導体装置についても本発明が適
用出来ることは言うまでもない。 【発明の効果１ 以上述べてきた様に本発明の半導体装置によれば、内部
回路のＮチャンネルＭＯＳ型トランジスタのドレイン拡
散層をヒ素の高濃度拡散層とリンの低濃度拡散層により
形成し、周辺回路のＮチャンネルＭＯＳ型トランジスタ
のトレインをリンの高濃度拡散層とリンの低濃度拡散層
とで構成することにより、内部回路の短チャンネル化が
計れ、静電気などの外部からのサージ入力に対する保護
効果の増大を計れるという効果を有する。
第１図は本発明の一実施例を示す主要断面図。
第２図はドレイン構造と静電気耐圧との相関図。
トランジスタ
ゲート電極
リンの低濃度拡散層
サイドウオール
分離酸化膜
ヒ素の高濃度拡散層
リンの高濃度拡散層
出願人 セイコーエプソン株式会社
代理人 弁理士 上 柳 雅 誉（化１名）ｌｏｔ・・
・Ｐ型Ｓｉ基板 １０２・・・周辺回路のＮチャンネルＭＯＳ型トランジ
スタ
・Ｐ型Ｓｉ基板 １０２・・・周辺回路のＮチャンネルＭＯＳ型トランジ
スタ
Claims (1)
- （１）半導体基板上に形成された、少なくともＮチャン
ネルＭＯＳ型トランジスタを含んで構成される内部回路
と、周辺回路よりなる半導体装置において、前記内部回
路のＮチャンネルＭＯＳ型トランジスタのドレイン拡散
層がヒ素の高濃度拡散層と、リンの低濃度拡散層により
形成されており、なおかつ、前記周辺回路のＮチャンネ
ルＭＯＳ型トランジスタがリンの高濃度拡散層と、リン
の低濃度拡散層とで構成されていることを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63158801A JPH027557A (ja) | 1988-06-27 | 1988-06-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63158801A JPH027557A (ja) | 1988-06-27 | 1988-06-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH027557A true JPH027557A (ja) | 1990-01-11 |
Family
ID=15679650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63158801A Pending JPH027557A (ja) | 1988-06-27 | 1988-06-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH027557A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03278570A (ja) * | 1990-03-28 | 1991-12-10 | Nec Corp | 半導体装置およびその製造方法 |
-
1988
- 1988-06-27 JP JP63158801A patent/JPH027557A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03278570A (ja) * | 1990-03-28 | 1991-12-10 | Nec Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910005763B1 (ko) | 반도체장치의 제조방법 | |
| KR100317590B1 (ko) | 반도체장치 | |
| JPH07183516A (ja) | 電界効果型トランジスタとその製造方法 | |
| JP3252790B2 (ja) | 半導体集積回路 | |
| JPS63244874A (ja) | 入力保護回路 | |
| JPH027557A (ja) | 半導体装置 | |
| EP0356039A1 (en) | MOS semiconductor integrated circuit | |
| JPH0235778A (ja) | 半導体装置 | |
| JP4417445B2 (ja) | 半導体装置及びその製造方法 | |
| JP3064003B2 (ja) | 半導体装置の製造方法 | |
| JP3237269B2 (ja) | 半導体装置及びその製造方法 | |
| JP3221677B2 (ja) | 半導体装置 | |
| JPH0430194B2 (ja) | ||
| JP2000188389A (ja) | 半導体装置及びその製造方法 | |
| US6313509B1 (en) | Semiconductor device and a MOS transistor for circuit protection | |
| JPH1050933A (ja) | 入力保護回路 | |
| JP2830630B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6237822B2 (ja) | ||
| KR100289838B1 (ko) | 정전방전회로를 포함하는 반도체장치 및 그의 제조방법 | |
| JPS594082A (ja) | 半導体集積回路 | |
| JP2676769B2 (ja) | 半導体装置 | |
| JPH04340761A (ja) | 半導体集積回路 | |
| JPH0719846B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH1065109A (ja) | 入力保護回路、入力保護回路の製造方法、半導体装置及び半導体装置の製造方法 | |
| JPH01220863A (ja) | 半導体装置 |