JPH0254298A - カーソルビデオデータ発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はパーソナルコンピュータ、オフィスコンピュー
タ、ワークステーション等におけるカーソルビデオデー
タ発生回路に関するものである。

（従来の技術） 従来、パーソナルコンピュータ等でカーソルを表示する
場合は、ソフトウェアにより中央処理装置（以下、ＣＰ
Ｕと称す）からビットマツプ方式のビデオＲＡＭに他の
表示データと共にカーソルを描画して表示する方法がと
られてきた。

第２図は、従来のパーソナルコンピュータ等の表示制御
部の一例を示すブロック図である。図において、１００
はＣＰＵ、２００は表示情報を記憶しておくビデオＲＡ
Ｍ１３００はパラレル・シリアル変換器、４００は表示
装置（以下、ＣＲＴと称す）である。

前記ＣＰＵ１００は、前記ＣＲＴの表示画面にカーソル
を表示する場合、該カーソルの表示位置に対応した前記
ビデオＲＡＭ２００のアドレスを算出し、該カーソルの
パターンデータを他の表示データと共にデータバスＤＢ
を介して該ビデオＲＡＭ２００に描画する。該ビデオＲ
ＡＭ２００に格納された表示データ及びカーソルのパタ
ーンデータは、複数画素からなる並列表示データとして
、表示タイミングに同期して該ビデオＲＡＭ２００から
出力される。該並列表示データは、前記パラレル−シリ
アル変換器３００により直列表示データに変換されて前
記ＣＲＴ４００に出力される。

これにより、前記カーソルが前記ＣＲＴ４００の表示画
面上に他の表示データと共に表示される。

また、前記カーソルの表示位置の移動は、前記ＣＰＵ１
００により前記ビデオＲＡＭ２００の、カーソル表示位
置に対応したアドレスにカーソルのパターンデータを描
き換えることにより行われる。

（発明が解決しようとする課題） しかしながら、従来のカーソル表示方法では、カーソル
を表示するためのソフトウェアの制御が複雑になるため
、特にカーソルを移動させる場合には、ＣＰＵに負担が
かかり、該ＣＰＵによる全体の処理速度が低下してしま
うという問題点があった。

本発明の目的は上記間通点に鑑み、ソフトウェアで行っ
ていたカーソル表示処理の一部を、ノ１−ドウエアで行
うことにより、ソフトウェアを簡略化すると共にＣＰＵ
にかかる負担を軽減し、カーソルの高速表示を可能にす
ることにある。

（課題を解決するための手段） 本発明は上記の目的を達成するために、水平同期信号と
垂直同期信号と画素クロック信号とを入力して表示画面
のＸ−Ｙ座標の値を計数すると共に、カーソルの表示位
置を指示するＸ−Ｙ座標データを入力し、該Ｘ−Ｙ座標
データと前記表示画面のＸ−Ｙ座標の計数値とに基づい
てカーソルとデオデータの発生を指示するデータ発生指
示信号を出力するデータ発生指示回路と、前記カーソル
のパターンデータを格納し、前記データ発゛生指示信号
に基づいて該パターンデータからカーソルビデオデータ
を生成して出力するデータ生成回路とからカーソルビデ
オデータ発生回路を構成した。

（作　用） 本発明によれば、データ発生指示回路により、水平同期
信号と垂直同期信号と画素クロック信号とが入力されて
表示画面のＸ−Ｙ座標の値が計数されると共に、カーソ
ルの表示位置を指示するＸ−Ｙ座データが入力されて、
該Ｘ−Ｙ座標データと前記Ｘ−Ｙ座標の計数値に基づい
てカーソル表示指示信号が出力される。また、データ生
成回路により、前記カーソルのパターンデータが格納さ
れると共に、前記カーソル表示指示信号に基づいて該パ
ターンデータからカーソルビデオデータが生成されて出
力される。

（実施例） 第１図は本発明の一実施例を示すブロック図である。図
において、５１１はＸ方向位置レジスタで、データバス
ＤＢを介してＣＰＵ　（図示せず）からカーソル表示位
置のＸ座標データを入力して保持する。５１２はＹ方向
位置レジスタで、データバスＤＢを介して前記ＣＰＵ　
（図示せず）からカーソル表示位置のＹ座標データを入
力して保持する。

５１３はＸ方向位置カウンタで、ダウンカウンタからな
り、水平同期信号ＨＤをロード信号として、画素クロッ
ク信号ＰＣＬＫをクロック信号として、また、後述する
Ｊ−にフリップフロップ５２２の出力信号りをイネーブ
ル信号として入力している。該Ｘ方向位置カウンタ５１
３は、前記水平同期信号ＨＤにより前記Ｘ方向位置レジ
スタ５１１に保持されているＸ座標データＸＤをロード
し、前記画素クロック信号ＰＣＬＫによりダウンカウン
トを行い、カウント値がＯになったときにＸデータ発生
指示信号Ａを１クロック分論理“１”にして出力する。

また、該Ｘ方向位置カウンタ５１３は、前記信号りが論
理“１”のときにイネーブル状態になる。

５１４はＹ方向位置カウンタで、ダウンカウンタからな
り、垂直同期信号ＶＤをロード信号として、水平同期信
号ＨＤをクロック信号として入力している。該Ｙ方向位
置カウンタ５１１は、前記垂直同期信号ＨＤにより前記
Ｙ方向位置レジスタ５１２に保持されているＹ座標デー
タＹＤをロードし、前記水平同期信号ＨＤによりダウン
カウントを行い、カウント値が０になったときにＹデー
夕発生指示信号Ｂを１クロック分論理“１”にして出力
する。

５２１はＪ−にフリップフロップで、Ｊ入力端子には前
記Ｘデータ発生指示信号Ａが入力され、Ｋ入力端子には
後述するＸ方向サイズカウンタ５２３の出力信号Ｅが入
力されている。また、該Ｊ−にフリップフロップ５２１
のクロック信号として前記画素クロック信号ＰＣＬＫが
接続され、Ｑ出力端子から信号Ｃを出力する。

５２２はＪ−にフリップフロップで、Ｊ入力端子には前
記Ｙデータ発生指示信号Ｂが入力され、Ｋ入力端子には
後述するＹ方向サイズカウンタ５２４の出力信号Ｆが入
力されている。また、該Ｊ−にフリップフロップ５２２
のクロック信号として前記水平同期信号ＨＤが接続され
、Ｑ出力端子から信号りを出力する。

５２３はＸ方向サイズカウンタで、カウンタからなり、
前記Ｊ−にフリップフロップ５２１の出力信号Ｃと前記
画素クロック信号ＰＣＬＫとを入力し、該信号Ｃが論理
“１”のとき該画素クロック信号ＰＣＬＫをクロック信
号としてカウントを行い、該信号Ｃが論理″０”になる
とリセットして停止する。また、該Ｘ方向サイズカウン
タ５２３は、Ｘ方向サイズカウント値ＸＳＤを出力する
と共に、該Ｘ方向サイズカウント値ＸＳＤがカーソルパ
ターンのＸ方向サイズの値Δχに達したときに信号Ｅを
１クロック分論理“１”にして出力する。

５２４はＹ方向サイズカウンタで、カウンタがらなり、
前記Ｊ−にフリップフロップ５２２の出力信号りと前記
水平同期信号ＨＤとを入力し、該信号りが論理“１″の
とき該水平周期信号ＨＤをクロック信号としてカウント
を行い、該信号りが論理′０１になるとリセットして停
止する。また、ｔｓＹ方向サイズカウンタ５２４はＹ方
向サイズカウント値ＹＳＤを出力すると共に、該Ｙ方向
サイズカウント値ＹＳＤがカーソルパターンのＹ方向サ
イズの値Δｙに達したときに信号Ｆを１クロック分論理
″１＃にして出力する。

５２５はフォントアドレス生成回路で、論理回路からな
り、前記Ｘ方向サイズカウントＫ　Ｘ　Ｓ　Ｄと前記Ｙ
方向サイズカウント値ＹＳＤとを入力して、これらのカ
ウント値から後述するカーソルフォントメモリ回路５２
７のカーソルパターンが格納されているアドレスを示す
アドレス信号ＡＤを生成して出力する。

５２６はセレクタで、後述するカーソルフォントメモリ
回路５２７のアドレス入力端子に接続される信号を、前
記アドレス信号ＡＤかまたは前記ＣＰＵ　（図示せず）
のアドレスバスＡＤＢの信号に切替えるためのものであ
る。

５２７はカーソルフォントメモリ回路で、ＲＡＭ等の記
憶素子及び論理回路からなり、該ＲＡＭのアドレス入力
には前記セレクタ５２６の出力信号が接続されている。

更に、該カーソルフォントメモリ回路５２７のＲＡＭに
前記データバスＤＢを介して前記ＣＰＵからカーソルパ
ターンデータを格納できるようになっている。また、該
カーソルフォントメモリ回路５２７では、該ＲＡＭに格
納されているカーソルパターンデータを、前記フォント
アドレス生成回路５２５がら出力されるアドレス信号Ａ
Ｄにより、数ビットからなるカーソルビデオ並列データ
ＰＤとして読み出して出力するようになっている。

５２８はパラレル・シリアル（以下、Ｐ／ｓと称す）変
換器で、前記カーソルフォントメモリ回路５２７から出
力されるカーソルビデオ並列ブタＰＤを入力し、前記画
素クロック信号ＰＣＬＫに同期したカーソルビデオ直列
データＳＤとして出力する。

前記データ発生指示回路５１０は、前記Ｘ方向位置レジ
スタ５１１、Ｙ方向位置レジスタ５１２、Ｘ方向位置カ
ウンタ５１３、Ｙ方向位置カウンタ５１４により構成さ
れる。前記データ生成回路５２０は、前記Ｊ−にフリッ
プフロップ５２１，５２２、Ｘ方向サイズカウンタ５２
３、Ｙ方向サイズカウンタ５２４、フォントアドレス生
成回路５２５、セレクタ５２６、カーソルフォントメモ
リ回路５２７及びＰ／Ｓ変換器５２８により構成される
。

次に、本実施例の動作を第３図に示すタイミングチャー
トに基づいて説明する。

例えば、第４図に示すカーソルパターンを表示する場合
を考える。該カーソルパターンは３２画画素３２画素の
範囲内に描かれるものとする。即ち、前記Ｘ方向サイズ
の値Δχが３２、前記Ｙ方向サイズの値Δｙが３２であ
る。このとき、前記ＣＰＵは該カーソルパターンのデー
タをデータバスＤＢを介して前記カーソルフォントメモ
リ回路５２７のＲＡＭに格納する。次に、該カーソルパ
ターンの左上の画素Ｐの表示位置に、回路での遅れ等の
補正を加えたＸ−Ｙ座標データを前記Ｘ方向位置レジス
タ５１１及びＹ方向位置レジスタ５１２に設定する。即
ち、前記画素Ｐが表示画面Ｘ−Ｙ座標（ｍ、ｎ）に位置
するようにカーソルパターンを表示する場合、前記Ｘ方
向位置レジスタ５１１にはＸ座標データＸＤとしてｍ−
１を、前記Ｙ方向位置レジスタ５１２にはＹ座標データ
ＹＤとしてｎ−１を設定する。これにより、前記Ｙ方向
位置レジスタ５１２に設定されたＹ座標データＹＤは、
垂直同期信号ＶＤによりＹ方向位置カウンタ５１４にロ
ードされる。該Ｙ方向位置カウンタ５１４は、前記Ｙ座
標データＹＤ（ｎ−１）をロードした後、水平同期信号
ＨＤをクロック信号としてダウンカウントを行い、カウ
ント値が０になったときにＹデータ発生指示信号Ｂを１
クロック分論理“１”にして出力する。前記Ｊ−にフリ
ップフロップ５２２は該Ｙデータ発生指示信号Ｂを受け
て、出力信号りを論理“１”にする。これにより、前記
Ｙ方向サイズカウンタ５２４はイネーブル状態になり、
水平同期信号ＨＤをクロック信号としてカウントを開始
すると共に、該カウント値ＹＳＤを前記フォントアドレ
ス生成回路５２５に出力する。

前記Ｊ−にフリップフロップ５２２の出力信号りが論理
“１°になると、前記Ｘ方向位置カウンタ５１３は前記
Ｘ方向位置レジスタ５１１に設定されたＸ座標データＸ
Ｄ（ｍ−１）をロードし、画素クロック信号ＰＣＬＫを
クロック信号としてダウンカウントを行う。更に、該カ
ウント値が０になっ、たときにＸデータ発生指示信号Ａ
を１クロック分論理“１”にして出力する。前記Ｊ−に
フリップフロップ５２１は該Ｘ方向発生指示信号Ａを受
けて、出力信号Ｃを論理“１”にする。これにより、前
記Ｘ方向サイズカウンタ５２３はイネーブル状態になり
、画素クロック信号ＰＣＬＫをクロック信号としてカウ
ントを開始すると共に、該カウント値ＸＳＤを前記フォ
ントアドレス生成回路５２５に出力する。

該フォントアドレス生成回路５２５は、前記Ｘ方向サイ
ズカウンタ５２３から出力されるカラン）ｍＸｓＤと前
記Ｙ方向サイズカウンタ５２４がら出力されるカウント
値ＹＳＤとから、前記カーソルフォントメモリ回路５２
７のカーソルパターンが格納されているアドレスを示す
アドレス信号ＡＤを生成して・出力する。これにより、
前記カーソルフォントメモリ回路５２７は、前記アドレ
ス信号ＡＤを前記セレクタ５２６を介して入力し、該ア
ドレス信号ＡＤの示すアドレスに格納されているカーソ
ルパターンデータをカーソルビデオ並列データＰＤとし
て出力する。該カーソルビデオ並列データＰＤは前記Ｐ
／Ｓ変換器５２８によりカーソルビデオ直列データＳＤ
に変換されて出力される。

また、前記Ｘ方向サイズカウンタ５２３は、カウント値
ＸＳＤがカーソルパターンのＸ方向サイズの値Δχ（−
３２）に達したときに信号Ｅを１クロック分論理“１”
にして出力する。前記Ｊ−にフリップフロップ５２１は
、該信号Ｅを受けてリセットし、出力信号Ｃを論理“０
”にする。これにより、前記Ｘ方向サイズカウンタ５２
３は、リセットして停止する。次の水平同期信号ＨＤに
よって、再び前記Ｘ方向位置レジスタ５１１に設定され
たＸ座標データＸＤ（ｍ−１）が前記Ｘ方向位置カウン
タ５１３にロードされ、ダウンカウントが行われる。該
Ｘ方向位置カウンタ５１３は、カウント値が０になった
ときにＸデータ発生指示信号Ａを１り、ロック分論理“
１”にして出力する。

これにより、前記Ｊ−にフリップフロップ５２１がセッ
トされ、出力信号Ｃは論理′１”になり、前記Ｘ方向サ
イズカウンタ５２３はカウントを開始する。このとき、
前記Ｙ方向サイズカウンタ５２４のカウント値ＹＳＤは
＋１加算されている。

これらの動作を繰り返して、前記Ｙ方向サイズカウンタ
５２４のカウント値ＹＳＤが３、カーソルパターンのＹ
方向サイズの値Δｙ（−３２）に達したとき、該Ｙ方向
サイズカウンタ５２４は信号Ｆを１クロック分論理“１
″にして出力する。前記Ｊ−にフリップフロップ５２２
は、該信号Ｆを受けてリセットし、出力信号りを論理″
０＃にする。これにより、前記Ｙ方向サイズカウンタ５
２４がリセットして停止すると共に、前記Ｘ方向位置カ
ウンタ５１３がディスイネーブル状態になり停止する。

以上の動作が垂直同期信号ＶＤを入力する毎に行われて
、カーソルパターンを表示するためのカーソルビデオ直
列データＳＤが出力される。

第５図は、従来の表示制御部へのカーソルビデオデータ
発生回路の接続例を示すブロック図である。図において
、１００はＣＰＵ、２００はビデオＲＡＭ、３００はＰ
／Ｓ変換器、４００はＣＲＴ、５００は本発明のカーソ
ルビデオデータ発生回路、７００−はＯＲ回路である。

前記ＣＰＵ１００は、データバスＤＢ及びアドレスバス
ＡＤＢを介して、前記ビデオＲＡＭ２００及びカーソル
ビデオデータ発生回路５００に接続されている。前記ビ
デオＲＡＭ２００から出力される並列表示データは、前
記Ｐ／Ｓ変換器３００により表示画面直列データＩに変
換されて前記ＯＲ回路７００の一方の入力に接続される
。また、該ＯＲ回路７００の他方の入力には、前記カー
ソルビデオデータ発生回路５００から出力されるカーソ
ルビデオ直列データＳＤが接続され、出力は前記ＣＲＴ
４００に接続されている。

前述のように前記カーソルビデオデータ発生回路５００
を接続することにより・、前記表示画面直列データＩと
共に前記カーソルビデオ直列データＳＤが前記ＣＲＴ４
００に入力されて、カーソルパターンが表示される。

尚、本実施例では、ＣＰＵ１００からデータバスＤＢを
介してカーソルフォントメモリ回路５２７のＲＡＭにカ
ーソルパターンデータを格納するようにしたが、カーソ
ルの全てのパターンデータを格納したＲＯＭ等を設けて
、前記ＣＰＵ１００からの指示により、カーソルフォン
トメモリ回路５２７から出力するカーソルパターンデー
タを選択できるようにしても良い。

また、表示制御部に本カーソルビデオデータ発生回路を
複数設けることにより、複数のカール表示を簡単に行う
ことができる。

また、表示制御部に本カーソルビデオデータ発生回路を
設けた場合も、従来のソフトウェアによるカーソル表示
が可能であることは言うまでもないことである。

（発明の効果） 以上説明したように本発明によれば、水平同期信号と垂
直同期信号と画素クロック信号とを入力して表示画面の
Ｘ−Ｙ座標の値を計数すると共に、カーソルの表示位置
を指示するＸ−Ｙ座標データを入力し、該Ｘ−Ｙ座標デ
ータと前記表示画面のＸ−Ｙ座標の計数値とに基づいて
カーソルビデオデータの発生を指示するデータ発生指示
信号を出力するデータ発生指示回路と、前記カーソルの
パターンデータを格納し、前記データ発生指示信号に基
づいて該パターンデータからカーソルビデオデータを生
成して出力するデータ生成回路とからカーソルビデオデ
ータ発生装置を構成したので、ソフトウェアで行ってい
たカーソル表示処理の一部をハードウェアで行うことが
可能になる。これにより、ソフトウェアを簡略化できる
と共にＣＰＵにかかる負担を軽減でき、更にカーソルの
高速表示を可能にできるという利点を有する。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
従来の表示制御部の一例を示すブロック図、第３図は本
発明の一実施例のタイミングチャート、第４図はカーソ
ルパターンの一例を示す図、第５図は本発明のカーソル
ビデオデータ発生回路の接続例を示すブロック図である
。 １００・・・ＣＰＵ、２００・・・ビデオＲＡＭ、３０
０・・・Ｐ／Ｓ変換器、４００・・・ＣＲＴ、５００・
・・カーソルビデオデータ発生回路、５１０・・・デー
タ発生指示回路、５１１・・・Ｘ方向位置レジスタ、５
１２・・・Ｙ方向位置レジスタ、５１３・・・Ｘ方向位
置カウンタ、５１４・・・Ｙ方向位置カウンタ、５２０
・・・データ生成回路、５２１．５２２・・・Ｊ−にフ
リップフロップ、５２３・・・Ｘ方向サイズカウンタ、
５２４・・・Ｙ方向サイズカウンタ、５２５・・・フォ
ントアドレス生成回路、５２６・・・セレクタ、５２７
・・・カーソルフォントメモリ回路、５２８・・・Ｐ／
Ｓ変換器、７００・・・ＯＲ回路。 特許出願人　　　　沖電気工業株式会社代理人　弁理士
　　吉　１）精　孝 従来の表示制御部の一例を示すブロック図第２図 （ａ） （ｂ） 本発明の一実施例のタイミングチャ〜トカーソルノ汐−
ンσ−例を示す図 第４図

Claims (1)

1. 【特許請求の範囲】 水平同期信号と垂直同期信号と画素クロック信号とを入
   力して表示画面のＸ−Ｙ座標の値を計数すると共に、カ
   ーソルの表示位置を指示するＸ−Ｙ座標データを入力し
   、該Ｘ−Ｙ座標データと前記表示画面のＸ−Ｙ座標の計
   数値とに基づいてカーソルビデオデータの発生を指示す
   るデータ発生指示信号を出力するデータ発生指示回路と
   、前記カーソルのパターンデータを格納し、前記データ
   発生指示信号に基づいて該パターンデータからカーソル
   ビデオデータを生成して出力するデータ生成回路とから
   なる ことを特徴とするカーソルビデオデータ発生回路。