JPH04127195A - マルチウインドウ表示制御方法および装置 - Google Patents

マルチウインドウ表示制御方法および装置

Info

Publication number
JPH04127195A
JPH04127195A JP2245372A JP24537290A JPH04127195A JP H04127195 A JPH04127195 A JP H04127195A JP 2245372 A JP2245372 A JP 2245372A JP 24537290 A JP24537290 A JP 24537290A JP H04127195 A JPH04127195 A JP H04127195A
Authority
JP
Japan
Prior art keywords
pixel data
group
window
display control
frame memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2245372A
Other languages
English (en)
Other versions
JPH0792658B2 (ja
Inventor
Hajime Kamata
鎌田 肇
Tsuneo Katsuyama
勝山 恒男
Toshimitsu Suzuki
利光 鈴木
Tamotsu Mizuguchi
有 水口
Katsutoshi Yano
勝利 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to EP91109959A priority Critical patent/EP0462565B1/en
Priority to DE69115762T priority patent/DE69115762T2/de
Priority to CA002044931A priority patent/CA2044931C/en
Priority to US07/717,904 priority patent/US5600346A/en
Publication of JPH04127195A publication Critical patent/JPH04127195A/ja
Publication of JPH0792658B2 publication Critical patent/JPH0792658B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 マルチウィンドウの表示制御を行うマルチウィンドウ表
示制御方法および装置に関し。
複数ウィンドウの表示変更に関する制御を簡単に行うこ
とができる手段を提供することを目的とし。
複数のウィンドウの集合を識別するグループ番号と、同
一グループでの重ね合わせ表示順位を示す優先度番号と
の組み合わせにより、ウィンドウ間の重ね合わせ表示制
御を行うマルチウィンドウ表示制御方法を構成する。ま
た、少なくともグループ番号を発生するアウトライン発
生部と1画素データを格納する複数のフレームメモリ制
御部と画素データをグループ番号と同一グループでの優
先度番号との組み合わせに基づいて選択する画素データ
調停部とを備えたマルチウィンドウ表示制御装置を構成
する。
〔産業上の利用分野〕
本発明は、マルチウィンドウの表示制御を行うマルチウ
ィンドウ表示制御方法および装置に関する。
マルチウィンドウ表示は、ユーザがさまざまな業務を対
話形式で効率的に進めることができる環境を提供するも
のとして、ワークステーション等のヒユーマンインタフ
ェース構築には、必須の機能となっている。このような
マルチウィンドウ表示について、高速表示と自由度の高
い表示という要求機能を満たす技術が必要とされている
〔従来の技術〕
第23図は従来のハードウェアウィンドウ方式の例、第
24図は一般的なウィンドウ基本操作の例、第25図は
本発明の詳細な説明するためのグループウィンドウ基本
操作の例を示す、また、第26図はグループウィンドウ
の基本操作における重ね合わせ変更操作の一応用例とし
てのページめくり操作の例を示す。
ハードウェアウィンドウ方式の基本原理は、第23図に
示すように、複数のフレームメモリあるいは表示領域よ
り大きい単一のフレームメモリFMを有し、CRTデイ
スプレィ等のラスク走査に同期しながら、フレームメモ
リ上に展開されたウィンドウごとの画素データから、直
接、マルチウィンドウ表示画面イメージをハードウェア
的に合成し1表示画面DSPとして表示するというもの
である。
例えば、フレームメモリFMに、各ウィンドウ#1.#
2.#3の画素データを用意しておき。
ウィンドウ表示制御情報として、これらの格納位置1表
示位置9重ね合わせ優先度などを設定する。
ハードウェアは、このウィンドウ表示制御情報をもとに
1表示タイミングに合わせて、フレームメモリFMから
の読み出し位置を切り換えることにより9表示画面DS
Pに、ウィンドウを表示する。
このため、ハードウェアウィンドウ方式では。
必要なウィンドウ表示制御情報を各々のウィンドウに対
応するハードウェアに設定するだけでよく。
高速に表示の変更を行うことができるという利点を有し
ている。
〔発明が解決しようとする課題〕
ところで1以上のような従来例によると1例えば第24
図に示すようなウィンドウの基本操作。
すなわち、第24図(イ)に示すようなウィンドウの生
成/消滅、 (ロ)に示すようなウィンドウの移動、(
ハ)に示すような重ね合わせの変更(ニ)に示すような
ウィンドウの大きさの変更といったウィンドウの基本操
作を行うことは可能である。しかし、第25図(イ)〜
(ニ)に示すように、複数のウィンドウをグループウィ
ンドウとして、−括して扱うような高度のウィンドウ操
作は簡単ではない。
近年のヒユーマンインタフェースの高度化により、ウィ
ンドウ操作に関しても1例えば第25図に示すグループ
ウィンドウの移動によるページ移動や、第26図に示す
ページめくり操作などの複数のウィンドウ間の連携を前
捷とした自由度の高い操作が求められている。
第26図に示すページめくり操作は、(イ)に示すよう
な表示画面における複数のウィンドウW11〜W13を
、1枚の紙に見立て、これをタッチパネルやマウス等を
用いて、実際に本のページをめくるのと同じ操作を行う
ことにより、 (ロ)および(ハ)に示すように1次の
ページに含まれるウィンドウW21.W22を部分的に
徐々に表示してい(操作である。
このような操作を従来技術により実現しようとした場合
1重ね合わせ表示に関する制御を優先度という変数−つ
で制御しなければならないため。
極めて困難であり、ソフトウェアに対する負担が非常に
大きく、ハードウェアによる高速表示を十分に活かすこ
とはできなかった。
以上のように従来例では、複数ウィンドうの表示変更に
関する制御が複雑になるという問題があった。
本発明は上記問題点の解決を図り、複数ウィンドウの表
示変更に関する制御を簡単に行うことができる手段を提
供することを目的としている。
([111を解決するための手段〕 第1図は本発明の原理ブロック図を示す。
本発明のマルチウィンドウ表示制御方法では。
ウィンドウの重ね合わせ制御変数を2つに拡張し。
複数のウィンドウの集合を識別するグループ番号と、同
一グループでの重ね合わせ表示順位を示す優先度番号と
の組み合わせにより、ウィンドウ間の重ね合わせ表示制
御を行うようにしている。すなわち、複数のウィンドウ
をグループ番号によってグループ化し1表示画面の各領
域においてどのグループを表示するかを決めるとともに
、それぞれのグループ内で優先度番号に従ったウィンド
ウの重ね合わせ制御を行うようにする。
本発明によるマルチウィンドウ表示制御装置は。
少なくとも複数のウィンドウの集合を識別するグループ
番号を発生するアウトライン発生部10とウィンドウに
表示する画素データを格納する複数のフレームメモリ制
御部12−1〜12−nと。
これらのフレームメモリ制御部12−1〜12−nから
出力された画素データを、グループ番号と同一グループ
での重ね合わせ表示順位を示す優先度番号との組み合わ
せに基づいて選択する画素データ調停部14と、デイス
プレィとのインタフェースを提供するデイスプレィ・イ
ンタフェース部16からなる。
システム・バス17には3図示省略するが、データ処理
を行うプロセッサ、主記憶装置、各種周辺装置等が接続
される。
アウトライン発生部10は、システム・バス17を介し
たプロセッサ制御により、複数ウィンドウを1つのグル
ープとして扱うことを指示する第1の変数であるグルー
プ番号を各画素に対応して発生させる。そのため9例え
ば各画素に対応するグループ番号を記憶するグループ番
号格納用フレ−ムメモリ11を持つ。または、アウトラ
イン発生部10は、グループ番号格納用フレームメモリ
11を持つ代わりに、制御レジスタへの設定により1個
別にグループ番号領域を発生させる手段を持つようにし
てもよい。
各フレームメモリ制御部12−i(i=l〜n)のフレ
ームメモリ部13−1には、各ウィンドウに対応する画
素データが格納され、また、フレームメモリ制御部12
−1内の制御レジスタには。
そのウィンドウがどのグループ番号で優先度番号がいく
つであるかの情報が、システム・バス17を介して設定
されるようになっている。
アウトライン発注部10は、デイスプレィに表示すべき
グループ番号を、1画素ごとに生成する。
各フレームメモリ制御部12−1は、各ブロックが所属
するグループ番号、同一グループ内での表示優先順位を
示す優先度番号、有効表示範囲および画素データなどを
出力する。
画素データ調停部14は、各フレームメモリ制御部12
−1に対応する画素データ調停回路15iからなる。各
画素データ調停回路15−1はアウトライン発生部10
が生成したグループ番号と、フレームメモリ制御部12
−1から出力されるグループ番号との一致をとり、さら
に優先度番号を比較することにより、各フレームメモリ
制御部から出力される画素データの調停を行う。
デイスプレィ・インタフェース部16は1画素データ調
停部14から出力される画素データをデイスプレィ信号
に変換する。
なお、フレームメモリ制御部12−1は、各ウィンドウ
の表示位置制御を1表示画面に対応する領域の絶対座標
で行ってもよく、また、絶対座標で制御するのではなく
、各ウィンドウの表示位置制御を、グループウィンドウ
が占める領域における相対座標で行ってもよい。
〔作用〕
本発明では、ウィンドウの重ね合わせ制御変数を2つに
し、グループ番号と同一グループ内の表示優先順位を示
す優先度番号の組み合わせにより。
ウィンドウの重ね合わせ制御を行う。
したがって、複数のウィンドウを同一グループとして連
携させることができ、さらに同一グループ内で必要なウ
ィンドウを優先的に表示させることができる。
例えば1文字テキスト用のウィンドウ、イメージ表示用
のウィンドウ、動画表示用のウィンドウなどといった複
数のウィンドウを寄せ集めたものを、あたかも1枚の紙
として扱うような操作を実現する場合、それらに同一の
グループ番号を付与し、各ウィンドウにそのグループ内
での優先度番号を指定することにより、各グループに属
するウィンドウの連携をとり、グループごとにまとめて
操作することが可能になるので、簡単な制御で各種の操
作を実現することができるようになる。
〔実施例〕
第2図は本発明の一実施例によるマルチウィンドウ表示
制御の例を示す。
例えば、1ページ目が、第2図(イ)に示すようなウィ
ンドウWIO,Wl 1.W12からなり。
2ページ目が、第2図(ロ)に示すようなウィンドウW
20.W21からなる表示であって、これらが本のペー
ジのように重ね合わされているものについて、ページめ
くり操作を実現する例を説明する。背景は、ウィンドウ
W30とする。
ウィンドウWIO,Wl 1.W12のグループ番号G
Nを1とし、ウィンドウW20.W21のグループ番号
GNを2とする。また、背景のウィンドウW30のグル
ープ番号C,Nを3とする。
第2図(ハ)に示すように、各フレームメモリ制御部1
2−i(i−1〜6)中のフレームメモリ部13−4に
、各ウィンドウW30〜W21の画素データを格納する
。また、それぞれにグループ番号GNと、同一グループ
内の表示優先順位を示す優先度番号PNとを設定する0
本実施例では。
優先度番号PNの大きいほうが9表示優先順位が高いも
のとする。
例えば、ウィンドウWIOとWllとは、同一のグルー
プ番号GN−1であり1表示対象にするかじないかにつ
いて、同じ扱いを受ける。この例の優先度番号は、ウィ
ンドウWIOがPN=1゜ウィンドウWllがPN−2
で、これらの表示範囲が重なった場合には、ウィンドウ
Wllが優先して表示される。
第1図に示すアウトライン発生部IOに設けられている
グループ番号格納用フレームメモリ11には1表示対象
の1画素ごとに、グループ番号GNを設定する。第2図
(ハ)に示す例では、背景部分のグループ番号GNを3
とし、ページの表示部分についてのグループ番号GNを
1とし、その一部分のグループ番号GNを2としている
。ページめくりの動作に応じて、徐々にグループ番号G
Nが2の領域を増やしていく。
グループ番号格納用フレームメモリ11は、デイスプレ
ィのラスク走査に同期して1図中に点線で示すように走
査され、各画素ごとのグループ番号GNが画素データ調
停部14へ出力される。
各フレームメモリ制御部12−1におけるフレームメモ
リ部13−iからは、走査の位置に対応する画素データ
およびグループ番号GN、優先度番号PNが1画素デー
タ調停部14に出力される。
画素データ調停部14は、グループ番号格納用フレーム
メモリ11からのグループ番号GNが一致するフレーム
メモリ制御部12−1の出力で最も優先度PNが高い画
素データを選択して、デイスプレィ・インタフェース部
16t・送る。
例えば第2図(ハ)に示すグループ番号格納用フレーム
メモリll中の点aの走査時点では、グループ番号GN
=3が出力されるので、ウィンドウW30の画素データ
が表示される。点すの走査時点では、グループ番号GN
=1が出力されるので1.ウィンドウWI O,Wl 
1.Wl 2のうち。
対応する位置の画素データが表示される。これらのウィ
ンドウ間で重なりがある場合、その中で優先度番号PN
が大きいものが表示される。
同様に2点Cの走査時点では、グループ番号GN=2が
出力され、第2図(ロ)に示す2ページ目のウィンドウ
W20またはW21が表示される。
以上のように、グループ番号格納用フレームメモリ11
の内容を更新するだけで1個々のウィンドウに対する表
示変更の処理を行うことなく、ページめくり操作などを
簡単に実現することができる。
グループ番号格納用フレームメモリ11を設けて、その
中のグループ番号を書き換える代わりに。
各グループ番号に対応した複数の制御レジスタ群を用意
しておき、これらの制御レジスタ群に領域のアドレスを
設定することにより9個別にグループ番号i11.すな
わち各グループ番号ごとのグループウィンドウが占める
領域を示す信号を発生させて、これをグループ番号の出
力に用いてもよい。
画素データ調停部14は、各フレームメモリ制御部12
−1に対応する複数の画素データ調停回路15−1から
なるが、これらの間に関わる信号線において、少な(と
もグループ番号信号線、優先度番号信号線および画素デ
ータ信号線の結線。
またはこれらにグループウィンドウ領域信号を加えたも
のの結線を、第3図(イ)に示すように。
デイジ−チエイン構造とする第1の方法と、第3図(ロ
)に示すように、バス構造とする第2の方法とがある。
また、アウトライン発生部10の構成として。
前述のようにグループ番号格納用フレームメモリ11を
設ける方法と、グループウィンドウ領域を制御レジスタ
等への設定によって発生させる方法とがある。
さらに、ウィンドウの表示位置制御を、絶対座標で行う
方法と、グループウィンドウが占める領域における相対
座標で行う方法とがある。
また、各画素データ調停回路15−1に、2系統の画素
データの演夏を行う演算器を設けて、演箕結果を出力す
るように構成することも可能である。カーソルなどの表
示のために、!ii素データの強制変更機構を設けるこ
とも可能である。
本発明は、これらの各種方法および手段を組み合わせて
実施するができる。
アウトライン発生部10の構成において、複数のウィン
ドウの集合で成り立つグループウィンドウが複数任意に
重なり合ってデイスプレィに表示される状態での、各グ
ループウィンドウ表示領域に対応するグループ番号を示
すグループ番号信号を、グループ番号格納用フレームメ
モリ11を用いて生成する例を、実施例(1)〔第8図
参照〕とする。
グループ番号信号を、制御レジスタへのアドレスの設定
によって生成する例を、実施例(2)〔第9図ないし第
13図参照〕とする。
アウトライン発生部10が、グループ番号信号の他に、
相対座標による表示制御に用いるためのグループウィン
ドウ領域信号を出力する例を、実施例(3)〔第14図
参照〕とする。
また1画素データ調停回路15−iをデイジ−チエイン
構造とする例であって、2系統の画素データを入れ換え
るものを、実施例(4)〔第15図および第16図参照
〕とする。これに、2系統の画素データの演算機構を加
えたものを、実施例(5)〔第17図参照〕とする。
上記実施例(4)または(5)に1画素データの強制変
更機構を追加したものを、実施例(6)〔第18図参照
〕とする。
アウトライン発生部10の実施例(3)と1画素データ
調停回路15−1の実施例(4)、 (5)、 (6)
とをそれぞれ組み合わせたものを、実施例(7)、 (
8)、 (9)[第19図、第20図、第21図参照]
とする。
また9画素データ調停回路15−1をバス構造とする例
を、実施例0■〔第22図参照〕とする。
まず、これらの実施例(1)〜00)に共通であるフレ
ームメモリ制御部12−4.デイスプレィ・インタフェ
ース部16の構成例について、第4図ないし第6図に従
って説明する。
[フレームメモリ制御部の構成例] 第4図に1本発明の実施例に係るフレームメモリ制御部
12の構成を示す。
フレームメモリ制御部12は、各ウィンドウに割り当て
るグループ番号GNを格納するグループ番号レジスタ(
GNR)41.優先度番号を格納する優先度番号レジス
タ(PNP)42.デイスプレィ画面での表示範囲およ
び位置をフレームメモリに対して指示する表示制御部4
3.デイスプレィに表示する画素データを格納するフレ
ームメモリ部13.およびあらかじめ設定されたマスク
データに従って任意の形状で実際にデイスプレィに表示
する範囲を制限する信号を発生する有効表示領域信号発
生回路44からなる。
第5図に1表示制御部43のブロック図を示す。
なお、各ウィンドウの表示位置制御を、相対座標で行わ
ない場合には、第5図に示す構成をさらに簡易化するこ
とも可能である。
表示制御部43は9画素データ調停部14からグループ
ウィンドウ領域信号GWを入力し、これと、水平同期信
号H3,垂直同期信号VSおよび画素クロックDCKと
により、X方向、X方向のグループウィンドウ領域の範
囲を示す信号DSPX、DSPYを生成する。
そのため2グル一プウインドウ領域信号GWを。
ANDゲート50−1.50−2を介して、ii!素ク
ロりクDCKおよび水平同期信号)(Sでカウントする
カウンタ51−1.51−2を持つ。カウンタ51−1
の出力は、グループウィンドウ領域のX座標CWX、カ
ウンタ51−2の出力は、グループウィンドウ領域のY
座標GWYである。
一方、システム・バス17に接続されるウィンドウ表示
開始X座標レジスタ53.ウィンドウ表示終了X座標レ
ジスタ54.ウィンドウ表示開始Y座標レジスタ55.
ウィンドウ表示終了Y座標レジスタ56を持つ、これら
には、プロセッサ制御により、事前にフレームメモリ制
御部12が担当するウィンドウの開始座標と終了座標が
設定される。
これらの出力と、カウンタ51−1.51−2の出力と
を、比較器57−1〜57−4により比較し、開始座標
が一致したときに、フリップフロップ5B−1,58−
2をセットし、終了座標が一致したときに、フリップフ
ロップ58−158−2をリセットする。
フリップフロップ5B−1,−58−2の出力がグルー
プウィンドウ領域の範囲を示す信号DSPX、DSPY
となる。
第4図に示すフレームメモリ部13は、第6しに示すよ
うな構成になっている。
第6図に示すバスインタフェース回路61は。
システム・バス17のアドレス/データ線、制御信号線
とのインタフェースを持つ回路である。
フレームメモリ67は、ii!素データを記憶すイメモ
リであって、ランダム・ポートとシリアル・ポートを持
つデュアル・ポートのダイナミックRAMで構成される
リフレッシュ・アドレス/制御信号発生回路62は、フ
レームメモリ67のリフレッシュ時のアドレスやそれに
関連する制御信号を発生する回路であり、シリアル・ポ
ート・アドレス/制御信号発生回路63は2表示制御部
43がら、X方向Y方向のグループウィンドウ領域の範
囲を示す信号DSPX、DSPYを入力し、フレームメ
モリ67についての画素データを出力するシリアル・ポ
ートに対するアドレスや制御信号を発生する回路である
タイミング発生回路65は、フレームメモリ67を構成
するダイナミックRAMのリフレッシュ・タイミング、
外部のCPUなどによるランダム・ポート・アクセスの
タイミング、シリアル・ポート・アクセスのタイミング
を発生する回路である。タイミング調停回路66は、タ
イミング発生回路65が出力するタイミングを調停し、
セレクタ64を制御する回路である。
画素データ多重化回路68は、いくつかのシリアル・ポ
ートから出力されたディジタル画素データを2画素クロ
ック周波数まで多重化する回路である。
外部のプロセッサ(CPU)などからのアクセスにより
、システム・バス17.バスインタフェース回路61を
介して、フレームメモリ67内に。
ウィンドウに表示する画素データが書き込まれる。
一方、シリアル・ポート・アドレス/制御信号発生回路
63が発生する信号によって、フレームメモリ67のシ
リアル・ポートから2画素データの読み出しが行われ1
画素データ多重化回路68により、最終的に画素クロッ
ク周波数に応じて1画素データPD、が出力される。
[デイスプレィ・インタフェース部の構成例]第7図に
9本発明の実施例に係るデイスプレィ・インタフェース
部16のブロック図を示す。
デイスプレィ・インタフェース部16は、D/A変換器
71.デイスプレィ用同期信号作成回路72、デイスプ
レィ駆動回路73からなる。
D/A変換器71は、最終段の画素データ調停回路の出
力である画素データPDのディジタル信号をアナログ信
号に変換する回路である。デイスプレィ用同期信号作成
回路72は、ラスク走査に同期した水平同期信号や垂直
同期信号を作成する回路である。デイスプレィ駆動回路
73は、D/A変換器71の出力と、デイスプレィ用同
期信号作成回路72の出力を合成し、デイスプレィ信号
を生成する。
[アウトライン発生部の構成例:実施例(1)]第8図
に、アウトライン発生部10の実施例(1)を示す。
ハスインタフェース回路81は、システム・バス17の
アドレス/データ線、制御信号線とのインタフェースを
持つ回路である。
グループ番号格納用フレームメモリ11は、ランダム・
ポートとシリアル・ポートを持つデュアル・ポートのダ
イナミックRAMで構成される。
リフレッシュ・アドレス/制御信号発生回路82は、グ
ループ番号格納用フレームメモリ11のリフレッシュ時
のアドレスやそれに関連する制御信号を発生する回路で
あり、シリアル・ポート・アドレス/制御信号発生回路
83は1画素データに対応するグループ番号を出力する
シリアル・ポートに対してのアドレスや制御信号を発生
する回路である。
タイミング発生回路85は、グループ番号格納用フレー
ムメモリ11を構成するダイナミックRAMのリフレッ
シュ・タイミング、外部のCPLIなどによるランダム
・ポート・アクセスのタイミング、シリアル・ポート・
アクセスのタイミングを発生する回路である。
タイミング調停回路86は、タイミング発生回路85が
出力するタイミングを調停し、セレクタ84を制御する
回路である。タイミングが競合した場合、■シリアル・
ポート・アクセス・タイミング、■リフレッシュ・タイ
ミング、■ランダム・ポート・アクセス・タイミングの
優先順位で。
調停を行う。
画素データ多重化回路87は、いくつかのシリアル・ポ
ートから出力された各画素に対応するグループ番号GN
のディジタル・データを1画素クロック周波数まで多重
化する回路である。
外部のCPUなどからのアクセスにより、システム・バ
ス17.バスインタフェース回路81を介して、グルー
プ番号格納用フレームメモリ11にグループ番号が書き
込まれる。一方、シリアル・ポート・アドレス/制御信
号発生回路83が発生する信号によって、グループ番号
格納用フレームメモリ11のシリアル・ポートから、グ
ループ番号の読み出しが行われ2画素データ多重化回路
87Lこより、最終的に画素クロンク周波数に応して、
各画素ごとのグループ番号GNが出力される。
なお、グループを形成するウィンドウ群の表示重ね合わ
せ関係を変更する場合、グループ番号格納用フレームメ
モリ11のデータを変更することになるが、アニメーシ
ョン表示等で用いられる技術の応用により、フレームメ
モリ容量を削減しかつ高速制御を行うようなことも可能
である。この技術については1本発明の要旨には直接関
係がなく、実施に必須ではないので、ここでの詳しい説
明は省略する。
本実施例に特有な効果として、グループ番号格納用フレ
ームメモリ11へのグループ番号の書き込み/変更は、
プロセッサがソフトウェア制御によって行うため、多様
で任意形状を有するグループウィンドウ領域の生成が可
能であるということがある。
[アウトライン発生部の構成例:実施例(2)〕アウト
ライン発生部10を1例えば第9図に示すように構成す
ることにより、ハードウェアによるグループ番号信号の
生成が可能である。
第9図に示すアウトライン発生部10は、デイスプレィ
で表示可能な水平方向X・垂直方向Yの表示アドレスを
発生する表示有効領域アドレス発生部91.前記表示ア
ドレスとシステム・バス17に接続されているプロセッ
サからの設定値とによって各グループウィンドウごとの
矩形領域を発生するグループウィンドウ矩形領域発生部
92゜ページめくりパターンなどの特殊なグループウィ
ンドウ領域を発生する特殊領域発生部93.グループウ
ィンドウ領域信号をプロセッサからの指示により表示優
先度の高い順に入れ換える表示優先度ソーティングスイ
ッチ部94.この表示優先度ソーティングスイッチ部9
4から出力された有効な複数のグループウィンドウ領域
信号の中で。
番優先度の高いものを決定し、これに対応する出力信号
を有効とする表示優先度決定部95.および表示優先度
決定部95から出力された信号が有効である間、プロセ
ッサにより設定されたグループ番号GNを出力するグル
ープ番号レジスタ部96からなる。
グループウィンドウ領域信号は、グループ化されたウィ
ンドウが占めることのできる最大の範囲を示す信号であ
り、その領域が1例えば第10図(イ)に示すような矩
形領域GWOの場合、X方向の信号S、lとX方向の信
号Syとを、水平同期信号および垂直同期信号に従って
合成した信号となる。
第9図に示す表示優先度ソーティングスイッチ部94の
出力する信号■は2例えば第10図(ロ)に示すように
、各グループウィンドウ領域信号OWL、GW2を1表
示優先度の順に並べた信号である。グループウィンドウ
領域信号GWIGW2に重なりがあると5表示優先度決
定部95によって、第10図(ハ)に示すように、優先
度のもっとも高いグループウィンドウ領域信号だけが有
効になる。
グループ番号レジスタ部96は、これらのグループウィ
ンドウ領域信号C,Wl、GW2を、あらかしめ設定さ
れたグループ番号レジスタの値により、第10図(ニ)
に示すように、グループ番号信号GN1.GN2に置き
換えて出力する。
第9図に示すグループウィンドウ矩形領域発生部92は
2例えば第11図に示すように構成される。
グループウィンドウ矩形領域発生部92は、各グループ
ごとの領域発生回路110−0〜110nからなる。こ
れらは同様な構成になっておりグループウィンドウ表示
開始X座標レジスタ111、グループウィンドウ表示終
了X座標レジスタ112、グループウィンドウ表示開始
Y座標レジスタ113.グループウィンドウ表示終了Y
座標レジスタ114を持つ。これらのレジスタには。
システム・バス17を介して、プロセッサから矩形領域
の左上の開始座標および右下の終了座標が設定される。
比較器115−1により、第9図に示す表示有効領域ア
ドレス発生部91が発生するXのアドレスと、グループ
ウィンドウ表示開始X座標レジスタ111の値とを比較
し、一致したならば、フリップフロップ116−1をセ
ントする。Xのアドレスが、グループウィンドウ表示終
了X座標レジスタ112の値と一致したならば、フリッ
プフロップ116−1をリセットする。
Y方向についても、比較器115−3,115−4によ
り、同様にフリップフロップ116−2のセット/リセ
ットを制御する。
フリップフロップ116−1,116−2が共にセット
されている場合に、ANDゲート117を介して、グル
ープウィンドウ領域信号GW#i(i = O−n )
が出力される。
第9図に示す特殊領域発生部93は、矩形以外の特殊な
領域のパターンを発生させる回路であり例えば第12図
に示すような構成になっている。
水平同期信号H3ごとに2画素クロックDCKをカウン
トするXアドレスカウンタ120と、垂直同期信号VS
ごとに、水平同期信号H3をカウントするYアドレスカ
ウンタ121とを持つ。
また、変化点座標メモリ123を持ち、これには、各ラ
インごとにグループウィンドウ領域の境界を示す座標(
これを変化点座標という)の組が格納される。コマ選択
レジスタ122は、何組目の変化点座標の組を選択する
かを指定するものである。
変化点座標メモリ123から読み出された値とXアドレ
スカウンタ120の出力とを比較器124により比較し
、一致すれば、フリップフロップ125をセットする。
フリップフロップ125の出力はそのまま、またはプロ
セッサの選択によりインバータ126を介して2表示優
先度ソーティングスイッチ部94へ送られ、それが特殊
な形状を持つグループウィンドウ領域信号として使用さ
れる。
具体的には、第13図に示すような仕組みになっている
表示画面のサイズが2mドツトXnラインであるとする
。変化点座標メモリ123には、1ライン目からnライ
ン目までの変化点のX座標の値が。
何組か格納される。第13図の例では、1コマ目からT
コマ目までの変化点座標の組が設定できるようになって
いる。
例えば1コマ目のデータが選択され、このデータが1ラ
イン目に対して1000.2ライン目に対して970.
・・・、nライン目に対して200であったとすると、
1ライン目では、Xアドレスが1000になったときに
 グループウィンドウ領域が開始または終了し、2ライ
ン目では、Xアドレスが970になったときに、グルー
プウィンドウ領域が開始または終了するように、信号が
生成される。他のラインも同様である。
この結果、第13図に示す領域信号GWiまたはGWj
が生成されることになる。
この実施例では、各グループ番号が占める領域の変更を
ハードウェア制御でできるため、高速な変更が可能であ
るという特有な効果がある。
[アウトライン発生部の構成例:実施例(3)11つの
グループウィンドウ内の各ウィンドウの表示位置制御を
、グループウィンドウが占める領域における相対座標で
制御する場合、そのグループウィンドウが占める領域の
位置を、第1図に示す画素データ調停部14および各フ
レームメモリ制御部12−1が知る必要がある。
そこで実施例(3)では、第14図に示すように。
グループウィンドウ矩形領域発生部92の出力信号、す
なわちグループウィンドウ領域信号を、!!素データ調
停部14に出力する機能を有する。各フレームメモリ制
御部12−1には、これらの信号中の該当する信号の1
つが2画素データ調停部14を介して送られる。この出
力機能以外の回路構成は、第9図に示した実施例(2)
と同様である。
実施例(3)では、グループウィンドウの表示位置変更
時に、各フレームメモリ制御部12−iが各ウィンドウ
の管理を、グループウィンドウ領域に対する相対座標で
行うことができるという効果がある。
[画素データ調停部の構成例:実施例(4)]第15図
は1画素データ調停部14において。
デイジ−チエイン構造とした画素データ調停回路の例を
示している。
第n段目(n=1.2.・・・)の画素データ調停回路
15−nは、一致を検出する比較器151.大小を比較
する比較器152.ANDゲート153.制misが“
L”でA系、“H”でB系を選択するセレクタ154を
、基本構成要素とする。
n−1段目の画素データ調停回路から出力されたグルー
プ番号0Nfi−、、優先度番号PN11画素データP
D、、の信号は、n段目の画素データ調停回路15−n
の入力となる。
また、n段目のフレームメモリ制御部から出力されたグ
ループ番号GNll、優先度番号PN、1画素データP
D11およびこの画素データPD、の有効/無効を指定
する表示有効指定DE、の信号が、n段目の画素データ
調停回路15−nの入力となる。
比較器151で、グループ番号GN、、−,とGN。
の−敗を調べる。比較器152では、優先度番号PNア
が、前段から送られた優先度番号PN。
より大きいかどうかを調べる。これらの2条件と表示有
効指定DE、が有効という条件を満たす場合、ANDゲ
ート153の出力はH″となり。
2−1セレクタ154は、B系の信号を選択し。
n+1段目へ出力する。この結果、グループ番号GNは
変化しないが、優先度番号PNと画素データPDが、n
−1段目の出力のものから、n段目のPN、、PD、に
入れ換えられることになる。
一方、前記3条件のANDがとれない場合には。
n−1段目からの信号がすべて変化なく3次段のn+1
段の画素データ調停回路へと出力される。
次に、第16図に従って1本実施例による全体の動作原
理を説明する。
第16図において、PDは画素データ、GNはグループ
番号、PNは優先度番号、GNRはグループ番号レジス
タ、PNRは優先度番号レジスタ。
FMはフレームメモリ、DEは表示有効指定の信号であ
って“1”のとき表示有効、0”のとき表示無効を示す
ものである。なお、第16図では4画素分の画素データ
PDを図示しているが、これらの個々の画素データが、
!!素クロックに同期してシリアルに流れていくように
なっている。処理速度の都合上、何画素かをまとめて最
終出力までの処理の間、パラレルデータで処理してもよ
い。
アウトライン発生部10は、バックグラウンドの画素デ
ータPD、、グループ番号G N + 、最下位の優先
度番号PNI(=“0”)を生成する。
位置■において9画素データ調停回路15−1は、これ
らを入力として、まずグループ番号レジスタGNHに格
納されている値“1”との一致をとり、一致した画素デ
ータに対応する優先度番号PNを比較する。この例では
 フレームメモリ制御部12−1の優先度番号レジスタ
PNPが“1”であり、PN、の“O”より優先度が高
く、また対応画素の表示有効指定DEが有効(“1”)
であるため、PD、の対応画素およびPN、の優先度番
号は、フレームメモリ制御部12−1のフレームメモリ
FMに格納されている画素データと。
°°1”の優先度番号とに置き換えられ、それぞれ画素
データPD、および優先度番号PN、とじて出力される
位置■においても同様な比較により、該当画素に対する
フレームメモリFMの画素データおよび優先度番号を“
1”に置き換える処理が行われPD、およびPN、とし
て出力される。
位置■についても同様である。
位ff■において、フレームメモリ制御部124のグル
ープ番号レジスタGNRに格納されている4″に等しい
グループ番号がGN、にないため PD、は置き換えな
しにPD、として出力される。
位置■において、グループ番号が等しく、優先度番号が
大きいという条件を満たすのは、2番目の画素と4番目
の画素であるが、4番目の画素に対応する有効表示指定
DEが“0”で無効であるため、2番目の画素だけが置
き換えの対象となる。
以上のように、各フレームメモリ制御部ごとに画素デー
タ調停回路15−1〜15−5により画素データと優先
度番号の入れ換えが行われ、最終的にはアウトライン発
生部10が発生したグループ番号と一致し、かつ最も優
先度番号の大きい表示有効指定の画素データが デイス
プレィ・インタフェース部16を介して表示出力される
ことになる。
本実施例の特有の効果として、信号の伝送距離および信
号間の同期は1隣接ボ一ド間に制限されるため、転送速
度の高速化、また多重化による信号線数の削減化が可能
であるという効果がある。
[画素データ調停部の構成例:実施例(5)]第17図
は、画素データ調停部14において。
デイジ−チエイン構造とした画素データ調停回路の第2
の例を示している。
画素データ演算器177は、A端子が”L”でB端子が
“H”の場合、n系を選択するセレクタとなり、A端子
が“L”でB端子も“L″の場合n−1系を選択するセ
レクタとなり、A端子が“H”でB端子が“L”の場合
、2人カデータ間で、AND、OR,反転などのラスク
オペレーション機能を有する回路となる。ラスクオペレ
ーションのときの論理演算の種類は9図示省略するが例
えば外部のプロセッサから指定することができる。
n−1段目の画素データ調停回路から出力されたグルー
プ番号G N−+ 、優先度番号PN、、−,。
画素データPD、、の信号と、n段目のフレームメモリ
制御部から送られた画素データPD、の制御以外につい
ては、第15図で説明した実施例(4)と同様であるの
で、その説明を省略し1画素データPD@、とPD、に
関連する箇所のみを説明する。
グループ番号GN、、とGN、、が等しく、優先度番号
PN、がPN、、より大きく、かつ表示有効指定DE、
が有効という条件を満たす場合、ANDゲート174,
175により1画素データ演算器177のA端子が“L
”、B端子が”H”となる。このとき9画素データ演算
器177は、n系の信号を選択し、n+1段目へ出力す
る。この結果2画素データがn−1段目のPD−+から
n段目のPD、、に入れ換えられることになる。
一方、グループ番号GN−IとGN、、が等しく優先度
番号PN、とPN、、が等しく、かつ表示有効指定DE
、が有効という条件を満たす場合。
ANDゲート174,175により、i!!ii素デー
タ演算器177のA端子が−H″、B端子がL”となる
、このとき5画素データ演算器177は。
n−1段目の画素データPD、−,と、n段目の画素デ
ータPD、との間で、所定の演算を行い、その演算結果
をn+1段目へ出力する。
以上の2つのケースに該当しない場合には、A端子が“
L”、B端子も“L”となり、n−1段目からの信号が
すべて変化なく、n+1段目の画素データ調停回路へと
出力される。
この実施例(5)の場合、フェードイン、フェードアウ
トなどの画面遷移を簡易に実現することができるという
特有の効果がある。
[画素データ調停部の構成例:実施例(6)コ第18図
は1画素データ調停部14においてデイジ−チエイン構
造とした画素データ調停回路の例であって1画素データ
の強制変更機構を持つ回路の例を示している。
本実施例では、第4図に示すフレームメモリ制御部12
中に、新たにグループ番号GN、優先度番号PN、画素
データPDの信号をすべて強制的に変更することを指定
する強制変更指定レジスタ(図示省略)が追加される。
例えばカーソル表示やポツプアップメニューなどの表示
について、フレームメモリ制御部や画素データ調停回路
を用いる場合、アウトライン発生部が発生するグループ
番号を書き換えることなく。
強制的に必要な場所にそれらを表示させることができる
と便利である。そのため9本実施例では強制変更を指定
することができる手段を設けている。
第18図に示す画素データ調停回路15−nは。
一致を検出する比較器181.大小を比較する比較器1
82.ANDゲート183.184.ORゲート185
.制御線Sが“H″でA系、“H”でB系を選択する2
つのセレクタ186,187を基本構成要素とする。
強制変更指定レジスタが”0゛、すなわち変更要求CG
の信号が“L”でノンアクティブのときの動作は、第1
5図で説明した実施例(4)とほぼ同様である。
この動作は以下のとおりである。n−1段目の画素デー
タ調停回路で出力されたグループ番号GN11−1+優
先度番号PNアー81画素データPD。
6の信号は、n段目の画素データ調停回路15−nの入
力となる。また、n段目のフレームメモリ制御部から出
力されたグループ番号GNR,優先度番号PNア9画素
データPD□、グループ番号変更要求CG、およびPD
、の有効/無効を指定する表示有効DE、の信号が、n
段目の画素データ調停回路15−nの入力となる。
比較器181で、グループ番号GN、、とグループ番号
GN、、の一致を比較する。比較器182では、優先度
番号PN、が、前段からの優先度番号PNイー、より大
きいかを比較する。前記2条件と3表示有効指定DER
が表示有効という条件を満たす場合、ANDゲート18
3の出力は“H”となり、セレクタ186は、B系の優
先度番号PN、と画素データPDイの信号を選択し、n
+1段目へ出力する。この結果、優先度番号と画素デー
タが、n−1段目のPN、、、PD、、から。
n段目のPN、、PD、に入れ換えられることになる。
一方、前記3条件のANDがとれない場合には。
n−1段目からの信号がすべて変化なく2次段のn+1
段目の画素データ調停回路へと出力される。
変更要求CG、lの信号が“H″の場合には1表示有効
指定DEわが“H”となっている期間3強制的に2つの
セレクタ186,187の制御線Sが“H″となり、B
系のグループ番号GN、、優先度番号PN、、画素デー
タPD、が選択されて。
n+1段目へと出力される。このとき、フレームメモリ
制御部のグループ番号レジスタには、アウトライン発生
部が使用していないグループ番号を格納しておくことに
より、n段目のフレームメモリから出力された画素デー
タは必ず表示されることが保証される。
本実施例の場合1画素データ調停回路15−nにグルー
プ番号を強制的に入れ換える手段を持つことによって、
カーソル表示やポツプアンプメニューなどの表示を高速
に行うことができるという特有な効果がある。
[画素データ調停部の構成例:実施例(7)]第19図
は1画素データ調停部14において。
デイジ−チエイン構造とした画素データ調停回路の他の
例であって、第14図で説明したアウトライン発生部1
0の実施例(3)と組み合わせて使用される回路の例を
示している。
第19図に示す画素データ調停回路15−nは。
第15図に示す画素データ調停回路15−nにグループ
ウィンドウ領域信号GW7を選択するセレクタ191を
追加した構成である。
アウトライン発生部から出力されたグループウィンドウ
領域信号CW、、から、n段目のフレームメモリ制御部
内のグループ番号レジスタからの出力GN11により、
セレクタ191によって該当するグループウィンドウ領
域信号GW、、が選択される。
n段目のフレームメモリ制御部は3選択されたグループ
ウィンドウ領域信号GWoから、グループウィンドウの
表示座標を発生させ、この表示座標を基準に相対座標で
示される表示位置に9画素データの出力を行う。
本実施例によれば1個別ウィンドウの表示位置を、グル
ープウィンドウの表示座標に対して相対座標で管理する
ことができるので、グループウィンドウの位置変更に対
して1個別ウィンドウの個々の表示位置について座標変
更を行う必要がない。
そのため、グループウィンドウの表示変更が簡易になる
という効果がある。
[i%i素データ調停部の構成例:実施例(8)コ第2
0図は2画素データ調停回路の他の例であって 第14
図で説明したアウトライン発生部10の実施例(3)と
組み合わせて使用される回路の例を示している。
第20図に示す画素データ調停回路15−nは第17図
に示す画素データ調停回路15−nにグループウィンド
ウ領域信号GWRを選択するセレクタ201を追加した
構成である。
アウトライン発生部から出力されたグループウィンドウ
領域信号CW、、から、n段目のフレームメモリ制御部
内のグループ番号レジスタからの出力GNゎにより、セ
レクタ201によって富亥当するグループウィンドウ領
域信号GW、、が選択される。
n段目のフレームメモリ制御部は1選択されたグループ
ウィンドウ領域信号GW、、から、グループウィンドウ
の表示座標を発生させ、この表示座標を基準に相対座標
で示される表示位置に1画素データの出力を行う。
本実施例によれば、実施例(5)の効果に加えて。
前の実施例(7)と同様に、グループウィンドウの表示
変更が簡易になるという効果がある。
[!j素データ調停部の構成例:実施例(9)]第21
図は2画素データ調停回路の他の例であって、第14図
で説明したアウトライン発生部10の実施例(3)と組
み合わせて使用される回路の例を示している。
第21図に示す画素データ調停回路15−nは。
第18図に示す画素データ調停回路15−nにグループ
ウィンドウ領域信号GW7を選択するセレクタ211を
追加した構成である。
アウトライン発生部から出力されたグループウィンドウ
領域信号CW、、から、n段目のフレームメモリ制御部
内のグループ番号レジスタからの出力GN、lにより、
セレクタ211によって該当するグループウィンドウ領
域信号GW7が選択される。
n段目のフレームメモリ制御部は1選択されたグループ
ウィンドウ領域信号GW、lから、グループウィンドウ
の表示座標を発生させ、この表示座標を基準に相対座標
で示される表示位置に1画素データの出力を行う。
本実施例によれば、実施例(6)の効果に加えて前の実
施例(7)と同様に、グループウィンドウの表示変更が
簡易になるという効果がある。
[画素データ調停部の構成例;実施例00)コ第22図
は、WI素データ調停部14において。
バス構造とした画素データ調停回路の例を示している。
本実施例の画素データ調停回路15−nは1第22図(
イ)に示すように、一致を検出する2つの比較器221
,222. インバータ223.NANDゲート224
および2つの3ステートバッファ225,226を基本
構成要素とする。
グループ番号GN、優先度番号PN、画素データPDの
信号線はバス構造となっており、すべての画素データ調
停回路に接続している。アウトライン発生部が生成した
グループ番号は、グループ番号GNの信号線に出力され
る。
優先度番号PNの信号線と、各画素データ調停回路15
−4.15−jとの接続は、第22図(ロ)に示すよう
になっている。例えば、優先度番号PNの信号線として
3本の線が用意されている場合、すべて“H”レベルの
とき優先度が低く“L”レベルの線が多くなるに従って
、優先度が高くなる。
例えば2画素データ調停回路15−iが優先度番号PN
の3本の線について、LHH″を出力し、a素データ調
停回路15−jが3本の線に。
”LLH″を出力すると、信号線のレベルは“LLH”
となり、優先度の高い画素データ調停回路15−jの出
力が有効となる。
動作は、以下のとおりである。
n段目の画素データ調停回路15−nにおいて比較器2
21で、アウトライン発生部が生成したグループ番号G
Nと、n段目のフレームメモリ制御部が出力したグルー
プ番号GNアとを比較する。
一致がとれた場合、3ステートバツフア225の出力制
御ゲート*OEをアクティブとし、n段目のフレームメ
モリ制御部が出力したPN、を優先度番号PNの信号線
に出力する。同時にこれを検出して比較器222の一方
の入力とし、自らが出力した優先度番号との一致を判定
する。もし。
優先度番号PNの信号線の状態が自分の出力よりも優先
度が高いものになっている場合には、不一致となり、そ
うでない場合には、一致がとれることになる。
一致条件がとれ1画素データPD、の有効/無効を指定
する表示有効指定DE、、が表示有効である場合、3ス
テートバツフア226の出力制御ゲート*OEをアクテ
ィブとし9画素データPD。
を画素データPDの信号線に出力する。
このバス構造をとる方式でも、実施例(5)と同様にフ
ェードイン、フェードアウトなどの画面遷移を簡易に実
現するために、特別な条件のもとに画素データの演算を
行う手段を設けることができる。
また、カーソル表示等のために、実施例(6)と同様に
グループ番号を強制的に置き換えるような手段を設ける
ことも可能である。
以上の実施例において、各フレームメモリ制御部は、そ
れぞれ1つのウィンドウを担当するような説明を行った
が9周知技術のソフトウェア制御によって、各フレーム
メモリ制御部が持つフレームメモリ上で、複数のソフト
ウェアウィンドウを実現することは、もちろん可能であ
る。
〔発明の効果〕
以上説明したように2本発明では、グループ間の表示優
先順位を、アウトライン発生部が管理し。
同一グループ内の重ね合わせ表示優先度を、各フレーム
メモリ制御部が管理し2画素データ調停部は、アウトラ
イン発生部と各フレームメモリ制御部からのパラメータ
の比較機能のみで9画素データの合成を行う機能分担と
なっている。このため複数ウィンドウが連携した表示制
御に関しても。
グループ間とグループ内の表示関係に分離して制御でき
るため、制御が極めて簡易となる。
【図面の簡単な説明】
第1図は本発明の原理ブロック図。 第2図は本発明の一実施例によるマルチウィンドウ表示
制御の例 第3図は本発明に係る画素データ調停回路の接続例。 第4図は本発明の実施例に係るフレームメモリ制御部の
構成例。 第5図は第4図図示表示制御部の実施例第6図は第4図
図示フレームメモリ部の実施例第7図は本発明の実施例
に係るデイスプレィ・インタフェース部の構成例 第8図は本発明の実施例に係るアウトライン発生部の構
成例。 第9図は本発明の実施例に係るアウトライン発生部の他
の構成例。 第1O図は第9図に示すアウトライン発生部の信号説明
図。 第11図は第9図図示グループウィンドウ矩形領域発生
部の構成例 第12図は第9図図示特殊領域発注部の構成例第13図
は第12図に関連する特殊領域の発生説明図。 第14図は本発明の実施例に係るアウトライン発生部の
他の構成例。 第15図は本発明の実施例に係る画素データ調停回路の
例。 第16図は本発明の実施例に係る全体の動作説明図 第17図ないし第22図はそれぞれ本発明の実施例に係
る画素データ調停回路の例。 第23図は従来のハードウェアウィンドウ方式第24図
は一般的なウィンドウ基本操作の例。 第25図は本発明の詳細な説明するためのグループウィ
ンドウ基本操作の例。 第26図はグループウィンドウの基本操作の応用例であ
るページめくり操作の例を示す。 図中、10はアウトライン発生部、11はグループ番号
格納用フレームメモリ、12−iはフレームメモリ制御
部、13−iはフレームメモリ部。 14は画素データ調停部、15−4は画素データ調停回
路、16はデイスプレィ・インタフェース部 17はシステム・バスを表す。

Claims (1)

  1. 【特許請求の範囲】 1)マルチウィンドウの表示制御を行うマルチウィンド
    ウ表示制御方法において、 ウィンドウの重ね合わせ制御変数として、 複数のウィンドウの集合を識別するグループ番号と、 同一グループでの重ね合わせ表示順位を示す優先度番号
    とを設け、 少なくとも各ウィンドウに指定されたグループ番号と優
    先度番号とを組み合わせることにより、ウィンドウ間の
    重ね合わせ表示制御を行うことを特徴とするマルチウィ
    ンドウ表示制御方法。 2)マルチウィンドウ表示制御装置において、少なくと
    も複数のウィンドウの集合を識別するウィンドウに表示
    する画素データを格納する複数のフレームメモリ制御部
    (12−i)と、これらのフレームメモリ制御部から出
    力された画素データを、グループ番号と同一グループで
    の重ね合わせ表示順位を示す優先度番号との組み合わせ
    に基づいて選択する画素データ調停部(14)とを備え
    たことを特徴とするマルチウィンドウ表示制御装置。 3)請求項2記載のマルチウィンドウ表示制御装置にお
    いて、 前記アウトライン発生部が、少なくとも、複数のウィン
    ドウの集合で成り立つグループウィンドウが複数任意に
    重なり合ってディスプレイに表示される状態での、各グ
    ループウィンドウ表示領域に対応するグループ番号を示
    すグループ番号信号を出力し、 前記画素データ調停部が、そのグループ番号信号に基づ
    いて、フレームメモリ制御部から出力された画素データ
    を、優先度番号による同一グループでの重ね合わせ表示
    順位に応じて選択することを特徴とするマルチウィンド
    ウ表示制御装置。 4)請求項2記載のマルチウィンドウ表示制御装置にお
    いて、 前記画素データ調停部(14)は、前記各フレームメモ
    リ制御部(12−i)に対応する複数の画素データ調停
    回路(15−i)からなり、 この画素データ調停回路間に関わる信号線のうちの少な
    くともグループ番号信号線、優先度番号信号線および画
    素データ信号線の結線が、各画素データ調停回路におい
    て入力と出力とを分離するデイジー・チェイン接続であ
    ることを特徴とするマルチウィンドウ表示制御装置。 5)請求項4記載のマルチウィンドウ表示制御装置にお
    いて、 前記各画素データ調停回路に、グループ番号、優先度番
    号、画素データの信号を強制的に変更する手段と、 前記各フレームメモリ制御部に、対応する各画素データ
    調停回路に対して信号の強制的な変更を指示する強制変
    更指定手段を備え、 この強制変更指定手段から強制変更の有効信号が出力さ
    れた場合、前段の画素データ調停回路から出力されたグ
    ループ番号、優先度番号、画素データの全てが、本段の
    フレームメモリ制御部から出力されたグループ番号、優
    先度番号、画素データに強制的に入れ換えられ、次段の
    画素データ調停回路へ出力されることを特徴とするマル
    チウィンドウ表示制御装置。 6)請求項2記載のマルチウィンドウ表示制御装置にお
    いて、 前記画素データ調停部(14)は、前記各フレームメモ
    リ制御部(12−i)に対応する複数の画素データ調停
    回路(15−i)からなり、 この画素データ調停回路間に関わる信号線のうちの少な
    くともグループ番号信号線、優先度番号信号線および画
    素データ信号線の結線が、各画素データ調停回路におい
    てバス接続であることを特徴とするマルチウィンドウ表
    示制御装置。 7)請求項1記載のマルチウィンドウ表示制御方法にお
    いて、 前記複数のウィンドウの集合を識別するグループ番号を
    もとに、各グループウィンドウが占める領域を個々に作
    成し、 1つのグループウィンドウ内の各ウィンドウの表示位置
    制御を相対座標で制御することを特徴とするマルチウィ
    ンドウ表示制御方法。 8)請求項2記載のマルチウィンドウ表示制御装置にお
    いて、 前記アウトライン発生部が、少なくとも、複数のウィン
    ドウの集合で成り立つグループウィンドウが複数任意に
    重なり合ってディスプレイに表示される状態での、各グ
    ループウィンドウ表示領域に対応するグループ番号を示
    すグループ番号信号と、各グループウィンドウ単体の大
    きさを示すグループウィンドウ領域信号とを出力し、 前記画素データ調停部が、そのグループ番号信号に基づ
    いて、該当するグループウィンドウ領域信号により相対
    座標で制御されたウィンドウに関するフレームメモリ制
    御部からの出力画素データを、優先度番号による同一グ
    ループでの重ね合わせ表示順位に応じて選択することを
    特徴とするマルチウィンドウ表示制御装置。 9)請求項2記載のマルチウィンドウ表示制御装置にお
    いて、 前記画素データ調停部(14)は、前記各フレームメモ
    リ制御部(12−i)に対応する複数の画素データ調停
    回路(15−i)からなり、 この画素データ調停回路間に関わる信号線のうちの少な
    くともグループ番号信号線、グループウィンドウ領域信
    号線、優先度番号信号線および画素データ信号線の結線
    が、各画素データ調停回路において入力と出力とを分離
    するデイジー・チェイン接続であることを特徴とするマ
    ルチウィンドウ表示制御装置。 10)請求項2記載のマルチウィンドウ表示制御装置に
    おいて、 前記画素データ調停部(14)は、前記各フレームメモ
    リ制御部(12−i)に対応する複数の画素データ調停
    回路(15−i)からなり、 この画素データ調停回路間に関わる信号線のうちの少な
    くともグループ番号信号線、グループウィンドウ領域信
    号線、優先度番号信号線および画素データ信号線の結線
    が、各画素データ調停回路においてバス接続であること
    を特徴とするマルチウィンドウ表示制御装置。 11)請求項2記載のマルチウィンドウ表示制御装置に
    おいて、 前記画素データ調停部(14)は、前記フレームメモリ
    制御部から出力され選択される得る画素データであって
    、同一グループ番号および同一優先度番号の画素データ
    が複数存在する場合に、それらの間の演算を行う画素デ
    ータ演算器を備えていることを特徴とするマルチウィン
    ドウ表示制御装置。
JP2245372A 1990-06-19 1990-09-14 マルチウインドウ表示制御方法および装置 Expired - Fee Related JPH0792658B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP91109959A EP0462565B1 (en) 1990-06-19 1991-06-18 Multiwindow display control method and apparatus
DE69115762T DE69115762T2 (de) 1990-06-19 1991-06-18 Verfahren und Einrichtung zur Anzeigesteuerung von Mehrfenstern
CA002044931A CA2044931C (en) 1990-06-19 1991-06-18 Multiwindow display control method and apparatus
US07/717,904 US5600346A (en) 1990-06-19 1991-06-19 Multiwindow display control method and apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP16108790 1990-06-19
JP2-161087 1990-06-19

Publications (2)

Publication Number Publication Date
JPH04127195A true JPH04127195A (ja) 1992-04-28
JPH0792658B2 JPH0792658B2 (ja) 1995-10-09

Family

ID=15728368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2245372A Expired - Fee Related JPH0792658B2 (ja) 1990-06-19 1990-09-14 マルチウインドウ表示制御方法および装置

Country Status (1)

Country Link
JP (1) JPH0792658B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0567418A2 (en) * 1992-04-20 1993-10-27 International Business Machines Corporation Method and apparatus for managing a windowing environment of a user interface in an information processing system

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015102567A (ja) 2013-11-21 2015-06-04 三菱電機株式会社 マルチビジョン用表示制御装置およびマルチビジョンシステム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0567418A2 (en) * 1992-04-20 1993-10-27 International Business Machines Corporation Method and apparatus for managing a windowing environment of a user interface in an information processing system
JPH0683562A (ja) * 1992-04-20 1994-03-25 Internatl Business Mach Corp <Ibm> マルチプルウインドウデイスプレイ装置並びにウインドウ及びウインドウオブジエクト表示方法
EP0567418A3 (ja) * 1992-04-20 1994-04-27 Ibm

Also Published As

Publication number Publication date
JPH0792658B2 (ja) 1995-10-09

Similar Documents

Publication Publication Date Title
EP0462565B1 (en) Multiwindow display control method and apparatus
US5594473A (en) Personal computer apparatus for holding and modifying video output signals
EP3211592B1 (en) Image synthesis method, image chip and image device
KR900006288B1 (ko) 디스플레이 콘트롤러
EP0318517A1 (en) DISPLAY GENERATOR CIRCUITS FOR A PERSONAL COMPUTER SYSTEM.
JPS6277683A (ja) グラフイツクス表示装置
JPH0383097A (ja) 縦スクロール用アドレス発生装置
JPH04127195A (ja) マルチウインドウ表示制御方法および装置
JP3322109B2 (ja) 表示制御装置
JP2002258827A (ja) 画像表示装置
JP2609628B2 (ja) メモリアドレス制御装置
JP2530880B2 (ja) グラフィックディスプレイ装置
JP2735072B2 (ja) 画像表示制御装置及びこれを具備する電子機器
JPH11161255A (ja) 画像表示装置
JPH04110998A (ja) 表示制御装置
JPS61138329A (ja) デイスプレイコントロ−ラ
JP2626294B2 (ja) カラー画像処理装置
JPS6086592A (ja) カ−ソル表示制御方式
JPS60156177A (ja) 画像処理装置
JPS638693A (ja) 線画表示用マルチプロセツサ
JPH03192293A (ja) マルチ画面表示方式
JPH04143793A (ja) 表示装置
JPH0415689A (ja) 画像表示回路
JPH1131065A (ja) 画像表示装置
JPH01155429A (ja) マルチウィンドウ表示方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees