JPS60189788A - Crtデイスプレイ装置のパンニング制御回路 - Google Patents

Crtデイスプレイ装置のパンニング制御回路

Info

Publication number
JPS60189788A
JPS60189788A JP59046234A JP4623484A JPS60189788A JP S60189788 A JPS60189788 A JP S60189788A JP 59046234 A JP59046234 A JP 59046234A JP 4623484 A JP4623484 A JP 4623484A JP S60189788 A JPS60189788 A JP S60189788A
Authority
JP
Japan
Prior art keywords
horizontal
address signal
point coordinates
crt
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59046234A
Other languages
English (en)
Inventor
栄 達哉
前家 陽一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daikin Industries Ltd
Original Assignee
Daikin Industries Ltd
Daikin Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daikin Industries Ltd, Daikin Kogyo Co Ltd filed Critical Daikin Industries Ltd
Priority to JP59046234A priority Critical patent/JPS60189788A/ja
Publication of JPS60189788A publication Critical patent/JPS60189788A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 この発明はCRTディスプレイ装置のパンニング制御回
路に関し、特に、CRTディスプレイ画面上における図
形表示を画面内の指定された位置に移動して表示するよ
うなパンニング制御回路に関する。
従来技術の説明 第1図はこの発明の背景となるラスクスキャン型グラフ
ィックディスプレイ装置にお(プるズーミングならびに
パンニング時におけるデータの流れを示す概略ブロック
図であり、第2A図および第2B図はCRTディスプレ
イ画面上のカラー図形表示の一例を示したものである。
第1図、第2A図および第2B図を参照して従来のグラ
フィックディスプレイ装置におりるパンニングおよびズ
ーミング動作について説明する。
第2A図に示すようなCRTディスプレイ画面上におけ
るカラー図形の一部を第2B図に示すような点線で囲ま
れた領域の図形によってパンニングで覗き見るものとす
る。この場合、マイクロプロセッサ(MPU)1がパン
ニングに必要なデータを5jst、、そのデータをマト
リクス回路2に与える。マトリクス回路2はMPLJ 
1から与えられたパンニングに8装なデータを受取り、
第2A図に示すカラー図形を第2B図に示1点線で囲ま
れたカラー図形に変更する。すなわち、マトリクス回路
2は第2B図に示す点線で囲まれたカラー図形を表わす
各直線の始点と終点の座標をめ、この座標データを00
A3に与える。DDA3は直線発生回路であって、マト
リクス回路2から与えられた各直線の座標データに基づ
いて線分補間を行なって画像メモリ4に与える。それに
よって、画像メモリ4にそれまで記憶されていた第2A
図に示す画像データが第2B図に示す1最線で囲まれた
画像データに書換えられる。そして、画像メモリ4の内
容に基づいて第2B図に示す点線で囲まれた部分のカラ
ー図形が表示される。
次に、第2Δ図に示づカラー図形を拡大または縮小して
ス゛−ミングする場合は、MPU1がマトリクス回路2
に対して拡大または縮小サベき比率を表わリスケール値
を与える。マトリクス回路2はこのスケール値を受取る
と、CRT画面に表示されているカラー図形のデータを
スクール値に応じてズーミングする。すなわち、スケー
ル値に応じてカラー図形を構成する線分の始点および終
点の座標を拡大または縮小に応じて変更し、その変更し
た座標データをDDA3に与える。D l) A 3ン はマトリクス回路2から始点および終点の!標データを
受取ると、その間の線分補間を行ない、画像メモリ4に
線分補間の行なったデータを与える。
それによって、画像メモリ4にはズーミングされた図形
が記憶され、CRT画面上に表示される。
上述のごとく、従来のCRTカラーグラフィックディス
プレイ装置においては、パンニングならびにズーミング
を実行するごとに、MPU 1 、マトリクス回路2お
よびDDA3が編集動作を行なうため、MPUIはパン
ニングならびにズーミングを実行している間は他の処理
を行なうことができず、処理能力の低下をきたし、また
変換速I徒も遅くなるという欠点があった。
発明の目的 ぞれゆえに、この発明の主たる目的は、マイクロプロセ
ッサなどに負担をかけることなくパンニング処理を高速
で行なえるように直接画像記憶手段をアクセス〔)得る
パンニング制御回路杏提供することである。
発明の構成 この発明を要約すれば、CRT画面内で図形を表示すべ
き水平方向および垂直方向の少なくとも始点座標を設定
しておき、設定された水平方向の始点座標から、図形を
構成する画素に対応するクロックパルスを計数し、水平
方向のアドレス信号を発生ずるとともに、設定された垂
直方向の始点座標から水平同期信号を計数して垂直方向
アドレス信号を発生し、これらのアドレス信号に基づい
て、予め図形データを記憶している画像記憶手段をアク
セスし、それによって所定の図形データを読出すように
構成したものである。
実施例 以下に、図面に示す実施例とともにこの発明についてよ
り詳細に説明する。
第3図はこの発明の一実施例の概略ブロック図である。
まず、第3図を参照してこの発明の一実施例の構成につ
いて説明する。クロックパルス発生器5はCRT画面に
表示されるカラー図形を構成する画素に対応したクロッ
クパルスを発生するものであって、このクロックパルス
発生器5から発生されたクロックパルスは第1の分周手
段としての分周器6に与えられる。分周器6はズーミン
グにお(プる拡大または縮小のための比率(以下、スケ
ール値と称する)に対応したパルスを発生するために、
クロックパルスをスケール値に対応して分周するもので
ある。
なお、スケール値としては2’ (n−=0.1゜2、
・・・)の値を有する。したがって、分周器6は2n 
xクロックパルス(n =0. 1 、2. ・)のズ
ームクロックパルスを第1の分周出力選択手段と1ノで
の走査周波数セレクタ7に与える。この走査周波数セレ
クタ7にはスケール値レジスタ8がらスケール値が与え
られる。したがって、走査周波数セレクタ7はスケール
値レジスタ8からスケール値が与えられると、そのスケ
ール値に対応した分周器6の分周出力を選択し、これを
X走査アドレス発生器9に与える。X走査アドレス発生
器9には、X始点レジスタ10からCRTア゛イスプレ
イ画面上の水平方向すなわらX座標のデータが怖えられ
る。したがって、X走査アドレス発生器9はX始点から
、前述の走査周波数セレクタ7で選択されたズームクロ
ックパルスで4数を開始する。このX走査アドレス発生
器9で発生されたX走査アドレス信号は画像メモリ11
に与えられる。
さらに、X走査アドレス発生器って発生されたX走査ア
ドレスはX座標一致回路13にも与えられる。このX座
標一致回路13には、X終点レジスタ12から表示すべ
き画像の終点におけるX座標データが与えられる。X座
標一致回路13はX走査アドレス発生器9から発生され
たX走査アドレス信号とX終点レジスタ12から与えら
れたX終点における座標データとの一致を判別する。そ
して、X!樟一致回路13はX走査アドレス発生器9か
ら出力されるX走査アドレス信号とX終点レジスタ12
から出力されるx11点座標とが一致すれば、一致信号
をマスク回路14に与える。
一方、水平同期信号出力回路1′5がら出力された水平
同期信号は第2の分周手段としての分周器16に与えら
れる。分局器16は水平同期信号をズーミングのスケー
ル値に対応した分周比で分周し、その分周出力を水平周
波数セレクタ17に与える。なお、スケール値としては
、2’ (n=0゜1.2.・・・)の値を有していて
、このスケール値は垂直方向すなわちY方向の拡大また
は縮小する比率を決定する。水平周波数セレクタ17に
はスケール値レジスタ8からY方向のスケール値が与え
られる。したがって、水平周波数セレクタ17は分周器
16の分周出力のうち、スケール値レジスタ8から与え
られるY方向のスケール値に対応した分周出力を選択し
、それを第2のアドレス信号発生手段としてのY走査ア
ドレス発生器18に与える。Y走査アドレス発生器18
にはY始点レジスタ19からY方向における始点座標が
与えられる。したがって、Y走査アドレス発生器18は
与えられたY方向の始点座標から順次Y走査アドレス信
号を発生して画像メモリ11に与える。
画像メモリ11は前述のX走査アドレス発生器9からX
走査アドレス信号が与えられがっY走査アドレス発生器
18からY走査アドレス信号が与えられると、画像デー
タを読出す。また、Y走査アドレス発生器18からY走
査アドレス信号がY座標一致回路20に与えられる。こ
のY座標一致回路20にはY終点レジスタ21からY方
向の終点座標が与えられる。したがって、Y座標一致回
路20はY走査アドレス発生器18から与えられたY走
査アドレス信号とY終点レジスタ21がら与えられたY
方向の終点座標との一致を判別し、一致すればマスク回
路14に一致信号を与える。
マスク回路14には画像メモリ11から読出された画像
データが与えられている□。したがって、マスク回路1
4はX座標一致回路13およびY座標一致回路20から
それぞれ一致信号が入力されると、XおよびY方向の始
点座標と終点座標に囲まれた領域以外に存在する画像デ
ータの出力を禁止する。
第4図はこの発明の一実施例の動作を説明するための7
1コ一図であり、第5八図ないし第5E図はこの発明の
一実施例における動作を説明するために、CRI−ディ
スプレイ画面上に表示される図形の一例を示したもので
ある。
次に、第3図ないし第5E図を参照してこの発明の一実
施例の具体的な動作について説明する。
まず、ズーミングのみを行なう場合には、ステップS]
〕(図示ではSPと略称する)1において、バンニング
であるか否かが判別され、バンニングでなければステッ
プSP2においてズーミングであるか否かが判別する。
ズーミングでなければ通常の動作に戻り、ズーミングで
あれ′ば、ステップSP3においてスケール値を指定す
る。すなわち、第3図に示すスケール値レジスタ8にス
ケール値が設定され、第3図に丞ず制御回路によるズー
ミング動作が開始される。もし、途中でスケール値など
のパラメータを変更したときには、ステップSP5にお
いてそれが判断され、ステップSPIに戻る。パラメー
タを変更しないときには、ステップSP6.SP7に′
ILむ。
より詳細に説明すると、ズーミング動作を開始する直前
においては、CR’rディスプレイ両面上には第58図
に示づような図形が表示されていて、これを第5E図に
示寸ような図形に拡大づるものとする。分周器6はクロ
ックパルス発生器5から与えられるクロックパルスを複
数の分周比で分周し、走査周波数セレクタ7はスケール
値レジスタ8から与えられるX方向のスケール値に対応
した分周出力を選択してX走査アドレス発生器9に与え
る。このとき、x、始点レジスタ10には初期状態にお
いて原点すなわらCR7112114画面の左上の座標
(X、)が与えられている。したがって、X走査アドレ
ス発生器9は原点から分周出力を計数してX走査アドレ
ス信号、を発生ずる。
一方、分周器16は水平同期信号を分周し、水平周波数
セレクタ17はスケール値レジスタ8から与えられるY
方向のスケール値に対応した分周出力を選択してY走査
アドレス発生器18に与える。Y始点レジスタ19も初
期状態においては原点のY座標(yo>が設定されてい
る。したがって、Y走査アドレス発生器18はY方向の
原点から分周器16の分周出力を計数し、Y走査アドレ
ス信号を発生する。画像メモリ11はX走査アドレス発
生器9から与えられるX走査アドレス信号とY走査アド
レス発生器18から与えられるY走査アドレス信号とに
基づいて、画像データを読出す。このとき、x終点レジ
スタ12およびYIN点レジスタ21には初期状態にお
いて終点座標が設定さていないため、X座標一致回路1
3およびY座標一致回路20は共に一致信号を出力しな
い。
したがって、画像メモリ11から読出された画像データ
はマスク回路14によってマスクされることなく、第5
E図に示す態様でCRTディスプレイ画面上に表示され
る。
次に、第5B図に示ずような図形をズーミングしかつバ
ンニングによって第5D図に示寸ごとくCR71121
14画面の中央に表示する場合には、ズーミングの動作
とともにバンニングの動作も行なう。ずなわち、ステッ
プSPIにおいてバンニングであることを判別し、ステ
ップSP8におりてズーミングであるか否かを判別し、
バンニングとともにズーミングも行なうため、ステップ
5P19においてX始点レジスタ1oにX座標(×1)
を設定するとともに、Y始点レジスタ19にもY座標(
y、)を設定する。続いて、ステップ5pioにおいて
X1点レジスタ12にX方向の終点座標(×T)を設定
しがっY終点レジスタ21にY方向の終点座標N1r)
を設定する。
そして、ステップ5Pi1においてスケール値レジスタ
8にスケール値を設定する。
すると、X走査アドレス発生器0はX始点レジスタ10
に設定されたX方向の始点座標(×1)から分周出力の
計数を開始し、X走査アドレス信号を画像メモリ11に
与える。一方、Y走査アドレス発生器18も同様にして
、X始点レジスタ19に設定されたY方向の始点座標(
yI)から分周出力の割数を開始し、Y走査アドレス信
号を画像メモリ11に与える。画像メモリ11はX走査
アドレス信号とY走査アドレス信号とに基づいて画像デ
ータを読出し、これをマスク回路14に与える。X座標
一致回路13はX走査アドレス信号9が与えられる度に
X終点レジスタ12に設定されているX方向の終点座標
(×T)との一致を判別する。同様にして、Y座標一致
回路20はY走査アドレス信号が与えられる度に、Yl
S点レジスタ21に設定されているY方向の終点座標(
Vr)との一致を判別する。マスク回路14はX座標一
致回路13およびY座標一致回路20からそれぞれ一致
信号が与えられると、一致した以降のX座!!(Xv)
およびY座標N1t)で特定される領域をマスクする。
したがって、第51〕図に示すごとく、ズーミングによ
って画像データが拡大されかつバンニングによって指定
された領域の画像をCRTディスプレイの中央に表示で
き、しかもX方向およびY方向の終点座標(X T 、
VT )以外の領域をマスクづることができる。
すなわち、CRTディスプレイ画面上には、第5D図に
示す点線で囲まれた内側の図形のみが表示されることに
なる。
次に、第5B図に承りような図形を第5C図の点線で囲
まれた部分だGプ覗ぎ児るようなバンニングを行なう場
合について説明する。この場合には、ステップSP1に
おいてバンニングであることを判別し、ステップSP8
においてズーミングでないことを判別する。そして、ス
テップSPI 2において、X始点レジスタ10にX方
向の始点座標(×l)を設定するとともに、X始点レジ
スタ19にY方向の始点座11?t(yl)を設定する
。さらに、ステップ5P13においてX終点レジスタ1
2にX方向の終点座41f(Xr)を設定するとともに
、Yl1点レジスタ21にY方向の終・点座標(yT)
を設定する。、すお、バンニングの場合には、スケール
値レジスタ8にはスケール値を設定しない。このように
、X方向およびY方向の始点座標(X + 、y+ >
ならびに終点座標(X’T 、Vr )をそれぞれ設定
することにより、X走査アドレス発生器9は設定された
X方向の始点座標(×1)からX走査アドレス信号を発
生し、同様にしてY走査アドレス発生器18はY方向の
始点座標(Vr>からアドレス信号を発生する。このた
めに、画像メモリ11からは第5B図に示した図形と同
一のスケール値の図形データが出力される。また、X座
標一致回路13はX方向の終点座標(×T)とX走査ア
ドレス発生器9からのX方向走査アドレス信号との一致
を判別すると、一致信号をマスク回路14に与え、Y座
標一致回路20はY方向の終点座標(VT)とY走査ア
ドレス信号との一致を判別すると一致信号をマスク回路
14に与える。
したがって、マスク回路14は第5C図に示す点線より
外側の画像データをマスクする。したがって、CRTデ
ィスプレイ画面上には第5c図に示す点線で囲まれた内
側の図形のみが表示されることとなる。
発明の効果 以−Fのように、この発明によれば、pめCRT画面内
で図形を表示寸べき水平り向J3よび垂直方向の少なく
とも始点座標を設定しておくだ番ノで、その始点座標か
ら水平り向および垂直方向のアドレス信号を発生し、こ
れらのアドレス信号に基づいて画像記憶手段をアクセス
して直接図形データを読出すことかできるため、従来の
ようにマイク[1プロセツサによって画像メモリの内容
を書換えたりするよ・うな煩雑な処理を不要にでき、マ
イクロプロセッサなどの負担を軽減して高速で゛パンニ
ング処理を行なうことができる。
【図面の簡単な説明】
第1図はこの発明の背景となるラスクスキャン型グラフ
ィックディスプレイ装置におけるバンニングならびにズ
ーミング時のデータの流れを示すブロック図である。第
2A図および第2B図はCRTディスプレイ画面上のカ
ラー図形表示の−例を示す図である。第3図はこの発明
の一実施例の概略ブロック図である。第4図はこの発明
の一実施例の動作を説明するためのフロー図である。第
5八図ないし第5E図は第3図の動作を説明するための
CR’Tディスプレイ画面上における表示例を示づ図で
ある。 図において、5はクロックパルス発生器、6゜16は分
周器、7は走査周波数セレクタ、8はスケール値レジス
タ、9はX走査アドレス発生器、10はX始点レジスタ
、11は画像メモリ、12はXI点レジスタ、13)よ
X座標一致回路、14はマスク回路、15は水平同期信
号出力回路、17は水平周波数セレクタ、18はX走査
アドレス発生器、19はY始点レジスタ、20はY座標
一致回路、21はY終点レジスタを示す。 (ほか2名) 第1図 第2A図 第28図 第4図

Claims (2)

    【特許請求の範囲】
  1. (1) CRT’ディスプレイ画面上における図形表示
    を画面内の指定された位置に移動して表示するためのパ
    ンニング制御回路であって、前記CRT画面内で図形を
    表示すべき水平方向および垂直方向の少なくとも始点座
    標を設定するための表示位置設定手段、 前記図形を椙成する画素に対応するクロックパルスを発
    生するクロックパルス発生手段、水平同期信号を出力す
    る水平同期信号出力手段、前記表示位置設定手段によっ
    て設定された水平方向位置の始点座標から前記クロック
    パルス発生手段出力を計数し、水平方向のアドレス信号
    を発生する水平方向アドレス信号発生手段、前記表示位
    置設定手段によって設定された垂直方向位置の始点座標
    から前記水平同期信号を計数して、垂直方向のアドレス
    信号を発生する垂直方向アドレス信号発生手段、ならび
    に 前記CRTディスプレイ画面上に表示すべきデータを予
    め記憶し、前記水平および垂直方向アドレス信号発生手
    段からのそれぞれのアドレス信号に基づいて、図形デー
    タを読出す画像記憶手段を備えた、CRTディスプレイ
    Milliのパンニング制御回路。
  2. (2) 前記表示位置設定手段は、前記図形を表示ずべ
    ぎ水平方向および垂直方向の終点座標を設定するための
    手段を含み、さらに 前記設定された水平方向の終点座標と前記水平方向アド
    レス信号発生手段からのアドレス信号とを比較して一致
    を判別する水平方向一致判別手段と、 前記設定された垂直方向の終点座標と前記乗置i方向ア
    ドレス信号発生手段からのアドレス信号とを比較して一
    致を判別する垂直方向一致判別手段と、 前記水平方向一致判別手段および前記垂直方向一致判別
    手段のそれぞれの一致判別出力に基づいて、前記設定さ
    れた始点座標と終点座標で特定された領域以外のCRT
    ディスプレイ画面上をマスキングするマスキング手段と
    を含1.む、特許請求の範囲第1項記載のCRTディス
    プレイ装置のパンニング制御回路。
JP59046234A 1984-03-09 1984-03-09 Crtデイスプレイ装置のパンニング制御回路 Pending JPS60189788A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59046234A JPS60189788A (ja) 1984-03-09 1984-03-09 Crtデイスプレイ装置のパンニング制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59046234A JPS60189788A (ja) 1984-03-09 1984-03-09 Crtデイスプレイ装置のパンニング制御回路

Publications (1)

Publication Number Publication Date
JPS60189788A true JPS60189788A (ja) 1985-09-27

Family

ID=12741425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59046234A Pending JPS60189788A (ja) 1984-03-09 1984-03-09 Crtデイスプレイ装置のパンニング制御回路

Country Status (1)

Country Link
JP (1) JPS60189788A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0452259U (ja) * 1990-09-10 1992-05-01

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0452259U (ja) * 1990-09-10 1992-05-01

Similar Documents

Publication Publication Date Title
JPH06167966A (ja) 表示回路
EP0139095A2 (en) Display selection in a raster scan display system
JP2797435B2 (ja) 表示コントローラ
JP3477666B2 (ja) 画像表示制御装置
US5319786A (en) Apparatus for controlling a scanning type video display to be divided into plural display regions
JPS60189788A (ja) Crtデイスプレイ装置のパンニング制御回路
JPS6098489A (ja) 画像デ−タ処理装置
EP0454065A2 (en) Cursor generating apparatus
JP2871164B2 (ja) 画像処理装置
JP3307736B2 (ja) 画像データ転送装置
JP2924528B2 (ja) ラベリング処理方法及びラベリング処理装置
JPS60189787A (ja) Crtデイスプレイ装置のズ−ミング制御回路
JP2585842B2 (ja) アニメーション表示方式
JP3332180B2 (ja) 画像垂直拡大装置
JP2623592B2 (ja) 表示制御装置
JP3320160B2 (ja) 電子描画装置
KR960000885B1 (ko) 문자와 도형을 고속으로 표시하는 데이터처리시스템 및 그 데이터처리시스템의 화상처리방법
Matherat A chip for low-cost raster-scan graphic display
JPS6261156B2 (ja)
JP2713938B2 (ja) 表示制御装置
JPH0795227B2 (ja) 表示制御装置及び方法
JP2613951B2 (ja) 表示装置
JP3264941B2 (ja) 画像表示制御方法及び装置
JPS60185989A (ja) 拡大・縮小表示アドレス発生装置
JPH0567185A (ja) 画像表示処理装置