JPH0252519A - スイッチング回路 - Google Patents
スイッチング回路Info
- Publication number
- JPH0252519A JPH0252519A JP20341788A JP20341788A JPH0252519A JP H0252519 A JPH0252519 A JP H0252519A JP 20341788 A JP20341788 A JP 20341788A JP 20341788 A JP20341788 A JP 20341788A JP H0252519 A JPH0252519 A JP H0252519A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistor
- bias
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003071 parasitic effect Effects 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 8
- 230000037431 insertion Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、pnpトランジスタを用いた電流スイッチン
グのためのスイッチング回路に関するものである。
グのためのスイッチング回路に関するものである。
第2図は、この種のスイッチング回路の従来例を示す回
路図であり、エミッタが接地され2こpnpトランジス
タ1と、電源電圧変動の影響を受けないように工夫され
たバイアス回路2とを備えている(現代電子回路学(1
)、雨宮好文著、オーム社)。
路図であり、エミッタが接地され2こpnpトランジス
タ1と、電源電圧変動の影響を受けないように工夫され
たバイアス回路2とを備えている(現代電子回路学(1
)、雨宮好文著、オーム社)。
バイアス回路2は、npnトランジスタ3を有し、コレ
クタが抵抗4を介して接地され、エミッタが抵抗5を介
して一■ の負電源6に接続され、e ベースがダイオード8.9を介して負電源6に接続され
ると共に抵抗7を介して接地されている。
クタが抵抗4を介して接地され、エミッタが抵抗5を介
して一■ の負電源6に接続され、e ベースがダイオード8.9を介して負電源6に接続され
ると共に抵抗7を介して接地されている。
そして、pnp トランジスタ1のベースに、バイアス
回路2のトランジスタ3と抵抗4との接続点が接続され
ると共に、交流信号が信号線10から印加されるように
なっている。
回路2のトランジスタ3と抵抗4との接続点が接続され
ると共に、交流信号が信号線10から印加されるように
なっている。
いま、抵抗4.5.7の抵抗値をそれぞれr4、r5、
r7とし、ダイオード8.9のそれぞれで生じる電位降
下をVdとすると、 0点の電圧V −−■ +2Vd Cee となり、トランジスタ3は活性状態となる。ここで、ト
ランジスタ3のベース・エミッタ間電圧をvBEとする
と、 B点の電圧V −vc−vBE −V + 2 V dV BE ee となる。そこで、トランジスタ3のエミッタ電流■2は
、 1 − fVB−(−V8e) l /r5一(V
+ 2 V V BE −(−■ee)1ee
d / r 5 − (2V −VBE) /r5 となり、トランジスタ3のコレクタ電流■1■2より、
このバイアス回路2がトランジスターに与えるバイアス
電圧となるA点の電圧VAは、V 謡 −I A l ’4 −−(r /r ) (2V −VBE)45
d となり、このバイアス回路2は電源電圧(−■ )ee の変動を受けない。
r7とし、ダイオード8.9のそれぞれで生じる電位降
下をVdとすると、 0点の電圧V −−■ +2Vd Cee となり、トランジスタ3は活性状態となる。ここで、ト
ランジスタ3のベース・エミッタ間電圧をvBEとする
と、 B点の電圧V −vc−vBE −V + 2 V dV BE ee となる。そこで、トランジスタ3のエミッタ電流■2は
、 1 − fVB−(−V8e) l /r5一(V
+ 2 V V BE −(−■ee)1ee
d / r 5 − (2V −VBE) /r5 となり、トランジスタ3のコレクタ電流■1■2より、
このバイアス回路2がトランジスターに与えるバイアス
電圧となるA点の電圧VAは、V 謡 −I A l ’4 −−(r /r ) (2V −VBE)45
d となり、このバイアス回路2は電源電圧(−■ )ee の変動を受けない。
°ところが、このバイアス回路2は、上述のように直流
的にはバイアス電圧が安定であっても、交流的には、信
号線10に高周波が乗ってくると、トランジスタ3の寄
生インピーダンスの影響を強く受けてしまう。すなわち
、集積化されたトランジスタ3には、第3図の等価回路
に示すようなC、C、r 、r といった寄生イン
ビーダ[3CC3B C ンスか付加され、このコレクタに直接信号が入力してく
ると、これらの寄生インピーダンスの影響を強く受けて
しまう。
的にはバイアス電圧が安定であっても、交流的には、信
号線10に高周波が乗ってくると、トランジスタ3の寄
生インピーダンスの影響を強く受けてしまう。すなわち
、集積化されたトランジスタ3には、第3図の等価回路
に示すようなC、C、r 、r といった寄生イン
ビーダ[3CC3B C ンスか付加され、このコレクタに直接信号が入力してく
ると、これらの寄生インピーダンスの影響を強く受けて
しまう。
本発明の課題は、このような問題点を解消することにあ
る。
る。
上記課題を解決するために、本発明のスイッチング回路
は、バイアス回路の構成を次のようにしたものである。
は、バイアス回路の構成を次のようにしたものである。
すなわち、npnトランジスタのコレクタが第1および
第2の抵抗による直列回路を介して接地され、エミッタ
が第3の抵抗を介して負電源に接続され、ベースが少な
くとも2個のダイオードによる直列回路を介して前記負
電源に接続されると共に第4の抵抗を介して接地されて
おり、前記第1および第2の抵抗の接続点を前記pnp
トランジスタのベースに与えるバイアス点としたもので
ある。
第2の抵抗による直列回路を介して接地され、エミッタ
が第3の抵抗を介して負電源に接続され、ベースが少な
くとも2個のダイオードによる直列回路を介して前記負
電源に接続されると共に第4の抵抗を介して接地されて
おり、前記第1および第2の抵抗の接続点を前記pnp
トランジスタのベースに与えるバイアス点としたもので
ある。
ダイオードにおける電圧降下が常に一定であるため、電
源電圧が変動してもnpnトランジスタに定電流が流れ
、この電流が第1の抵抗を流れることにより安定した定
電圧がバイアス点に生じる。
源電圧が変動してもnpnトランジスタに定電流が流れ
、この電流が第1の抵抗を流れることにより安定した定
電圧がバイアス点に生じる。
また、第1の抵抗とnpn トランジスタのコレクタと
の間に挿入された第2の抵抗があるために、npn ト
ランジスタの交流的なインピーダンスが排除される。
の間に挿入された第2の抵抗があるために、npn ト
ランジスタの交流的なインピーダンスが排除される。
第1図は、本発明の一実施例を示す回路図である。この
実施例と第2図に示す従来回路との相違点はバイアス回
路の構成にあり、本実施例のバイアス回路20は、第2
図のバイアス回路2のnpnトランジスタ3と抵抗4と
の間に抵抗21か付加されており、この抵抗21と抵抗
4との間のA点がバイアス点となっている。
実施例と第2図に示す従来回路との相違点はバイアス回
路の構成にあり、本実施例のバイアス回路20は、第2
図のバイアス回路2のnpnトランジスタ3と抵抗4と
の間に抵抗21か付加されており、この抵抗21と抵抗
4との間のA点がバイアス点となっている。
本実施例のバイアス回路20も、第2図のバイアス回路
2と同様の作用により、バイアス電圧が電源電圧変動の
影響を受けない。
2と同様の作用により、バイアス電圧が電源電圧変動の
影響を受けない。
すなわち、B点の電圧Vnが(−Voo+2VdVBE
)となるため、トランジスタ3のエミッタ?Li流1
′が((2V −vBE)/r5)となり、Vd エミッタ電流I 為コレクタ電流■ から、A点の
バイアス電圧VAが(−(r4/r5)(2V −V
BE)l となる。したがって、電源型圧(−■ )の
変動にかかわらずバイアス電圧e ■ は一定となる。このバイアス電圧VAは、信帰線1
0からの交流入力信号が重畳されてpnpトランジスタ
ーのベースに印加される。
)となるため、トランジスタ3のエミッタ?Li流1
′が((2V −vBE)/r5)となり、Vd エミッタ電流I 為コレクタ電流■ から、A点の
バイアス電圧VAが(−(r4/r5)(2V −V
BE)l となる。したがって、電源型圧(−■ )の
変動にかかわらずバイアス電圧e ■ は一定となる。このバイアス電圧VAは、信帰線1
0からの交流入力信号が重畳されてpnpトランジスタ
ーのベースに印加される。
一方、抵抗4とnpnトランジスタ3のコレクタとの間
に抵抗21が挿入されているので、npn トランジス
タ3の寄生インピーダンスは交流的に除去された形とな
っている。すなわち、第3図の等価回路に示すr 、
Cその他の寄生素 C8 子の影響が抵抗21によって交流的に打ち消される。し
たがって、信号線10から高周波の交流信号が入力され
たときでも、その交流信号はnpnトランジスタ3の寄
生インピーダンスの影響を受けない。なお、抵抗21も
寄生素子を伴うが、トランジスタのそれと比べてはるか
に小さいので、無視することができる。
に抵抗21が挿入されているので、npn トランジス
タ3の寄生インピーダンスは交流的に除去された形とな
っている。すなわち、第3図の等価回路に示すr 、
Cその他の寄生素 C8 子の影響が抵抗21によって交流的に打ち消される。し
たがって、信号線10から高周波の交流信号が入力され
たときでも、その交流信号はnpnトランジスタ3の寄
生インピーダンスの影響を受けない。なお、抵抗21も
寄生素子を伴うが、トランジスタのそれと比べてはるか
に小さいので、無視することができる。
なお、本実施例では、0点の電位を一定にするために、
2個のダイオード8.9を用いているが、トランジスタ
3を常に活性状態に置いておければ良いのであるから、
3個以上挿入することを妨げるものではない。ただし、
無用にダイオードを付加すれば集積化の妨げとなること
は明らかであり、その意味で2個とすることが望ましい
。
2個のダイオード8.9を用いているが、トランジスタ
3を常に活性状態に置いておければ良いのであるから、
3個以上挿入することを妨げるものではない。ただし、
無用にダイオードを付加すれば集積化の妨げとなること
は明らかであり、その意味で2個とすることが望ましい
。
以上説明したように、本発明のスイッチング回路によれ
ば、pnp トランジスタとバイアス回路を備え、バイ
アス回路が、電源電圧変動の影響を受けずまた交流入力
信号が、npn トランジスタの交流的インピーダンス
の影響を受けないので常に安定したバイアス電圧をスイ
ッチング用のpnpトランジスタに与える。したがって
、スイッチング動作が従来のものに比べて安定している
。
ば、pnp トランジスタとバイアス回路を備え、バイ
アス回路が、電源電圧変動の影響を受けずまた交流入力
信号が、npn トランジスタの交流的インピーダンス
の影響を受けないので常に安定したバイアス電圧をスイ
ッチング用のpnpトランジスタに与える。したがって
、スイッチング動作が従来のものに比べて安定している
。
第1図は、本発明の一実施例を示す回路図、第2図は、
従来従来のスイッチング回路を示す回路図、第3図は、
npnトランジスタ3の寄生素子を伴った等価回路であ
る。 1・・・pnpトランジスタ、3・・・npnトランジ
スタ、4.5.7.21・・・抵抗、6・・・電圧源、
8.9・・・ダイオード、10・・・入力信号線。 特許出願人 住友電気工業株式会社 代理人弁理士 長谷用 芳 樹間
塩 1) 辰 也貞箋 剥 第1図 オ之永オ叉′心 第2図 ヒ フ7pn’rランラ゛7.7カ嵜巨太5ど伴う5はイ面
巨ヌト第 図
従来従来のスイッチング回路を示す回路図、第3図は、
npnトランジスタ3の寄生素子を伴った等価回路であ
る。 1・・・pnpトランジスタ、3・・・npnトランジ
スタ、4.5.7.21・・・抵抗、6・・・電圧源、
8.9・・・ダイオード、10・・・入力信号線。 特許出願人 住友電気工業株式会社 代理人弁理士 長谷用 芳 樹間
塩 1) 辰 也貞箋 剥 第1図 オ之永オ叉′心 第2図 ヒ フ7pn’rランラ゛7.7カ嵜巨太5ど伴う5はイ面
巨ヌト第 図
Claims (1)
- エミッタが接地されベースに交流信号およびバイアス電
圧が印加されるpnpトランジスタと、前記バイアス電
圧を与えるバイアス回路とを有するスイッチング回路に
おいて、前記バイアス回路はnpnトランジスタを備え
、このnpnトランジスタのコレクタが第1および第2
の抵抗による直列回路を介して接地され、エミッタが第
3の抵抗を介して負電源に接続され、ベースが少なくと
も2個のダイオードによる直列回路を介して前記負電源
に接続されると共に第4の抵抗を介して接地されており
、前記第1および第2の抵抗の接続点を前記pnpトラ
ンジスタのベースに与えるバイアス点とすることを特徴
とするスイッチング回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20341788A JPH0252519A (ja) | 1988-08-16 | 1988-08-16 | スイッチング回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20341788A JPH0252519A (ja) | 1988-08-16 | 1988-08-16 | スイッチング回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0252519A true JPH0252519A (ja) | 1990-02-22 |
Family
ID=16473728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20341788A Pending JPH0252519A (ja) | 1988-08-16 | 1988-08-16 | スイッチング回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0252519A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5139901A (en) * | 1989-11-24 | 1992-08-18 | Central Glass Company, Limited | Lithium secondary battery using hydric boron carbonitride as electrode material |
-
1988
- 1988-08-16 JP JP20341788A patent/JPH0252519A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5139901A (en) * | 1989-11-24 | 1992-08-18 | Central Glass Company, Limited | Lithium secondary battery using hydric boron carbonitride as electrode material |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0328850B2 (ja) | ||
US5420530A (en) | Voltage comparator with hysteresis | |
KR100273830B1 (ko) | 다이오드-바이어스된 차동 증폭기를 갖춘 용량 결합 회로 | |
JPH0252519A (ja) | スイッチング回路 | |
US4017749A (en) | Transistor circuit including source voltage ripple removal | |
JPH0554072B2 (ja) | ||
JP2775787B2 (ja) | 集積回路 | |
JP2572758B2 (ja) | 直流再生回路 | |
JPS61140209A (ja) | 電流源回路 | |
JPH0685536A (ja) | 電圧制御発振器 | |
JP2558878B2 (ja) | 容量結合回路 | |
JPH01305609A (ja) | 出力回路 | |
JPS6143014A (ja) | ヒステリシス付コンパレ−タ | |
JP2782748B2 (ja) | 発振回路 | |
JPH0422214A (ja) | コンパレータ回路 | |
JPH0316644B2 (ja) | ||
JPS6269709A (ja) | Fet増幅回路 | |
JPS6217885B2 (ja) | ||
JPS6242605A (ja) | 振幅制限回路 | |
JPH01245609A (ja) | パルス電流出力回路 | |
JPH0155768B2 (ja) | ||
JPH0472410B2 (ja) | ||
JPS61248138A (ja) | 半導体集積回路 | |
JPH01200714A (ja) | パルス発生装置 | |
JPH01168104A (ja) | カレントミラー回路 |