JPH0247821A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH0247821A JPH0247821A JP63200485A JP20048588A JPH0247821A JP H0247821 A JPH0247821 A JP H0247821A JP 63200485 A JP63200485 A JP 63200485A JP 20048588 A JP20048588 A JP 20048588A JP H0247821 A JPH0247821 A JP H0247821A
- Authority
- JP
- Japan
- Prior art keywords
- positioning
- gate electrode
- margin
- marks
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 10
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000007772 electrode material Substances 0.000 abstract description 2
- 238000004070 electrodeposition Methods 0.000 abstract description 2
- 239000000463 material Substances 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置の製造方法に関し、特に位
置合せマークの形成方法に関する。
置合せマークの形成方法に関する。
近年、超ＬＳＩと呼ばれる極めて微細な集積回路が実用
化されそのための微細寸法形成の開発が著じるしく進歩
している。それに伴い製造工程間の重ね合わせ精度も高
精度なものが必要とされている。従来この重ね合せに使
用されていたマークは製造設計上合わせたい工程でマー
クを形成し合わせる工程でそのマークを使用して製造設
計思想を満足していた。とくにこの重ね合せマークは通
常一定方向（Ｘ）とそれと直角方向（Ｙ）とを同時に使
用し位置決めを行なっている。従ってＸおよびＸ方向の
マーク１対で１工程の重ね合わせマークが作られている
。またこの１対のマークは合わせたい工程で形成される
ため、通常３〜５回程度作製されそれぞれ製造設計思想
に基づいて合わせる工程度で使用されている。
化されそのための微細寸法形成の開発が著じるしく進歩
している。それに伴い製造工程間の重ね合わせ精度も高
精度なものが必要とされている。従来この重ね合せに使
用されていたマークは製造設計上合わせたい工程でマー
クを形成し合わせる工程でそのマークを使用して製造設
計思想を満足していた。とくにこの重ね合せマークは通
常一定方向（Ｘ）とそれと直角方向（Ｙ）とを同時に使
用し位置決めを行なっている。従ってＸおよびＸ方向の
マーク１対で１工程の重ね合わせマークが作られている
。またこの１対のマークは合わせたい工程で形成される
ため、通常３〜５回程度作製されそれぞれ製造設計思想
に基づいて合わせる工程度で使用されている。
上述した従来の重ね合わせマークはＸまたはＸ方向に対
して各々独立に合わせたい場合は対応できないという欠
点がある。とくに製造工程が進み終りに近い工程で製造
設計マージンがＸ方向についてはある工程に対して、Ｘ
方向については別の工程に対して厳しいことがある。こ
の場合、従来の重ね合わせマーク形成方法では一方には
対応できるが他方には対応できない重ね合わせを行なっ
ていた。とくに最近は０．２〜０゜３ミクロン程度のマ
ージンしかないため、上述のような制限が集積回路の製
造歩留りのキーファクターとなっている。
して各々独立に合わせたい場合は対応できないという欠
点がある。とくに製造工程が進み終りに近い工程で製造
設計マージンがＸ方向についてはある工程に対して、Ｘ
方向については別の工程に対して厳しいことがある。こ
の場合、従来の重ね合わせマーク形成方法では一方には
対応できるが他方には対応できない重ね合わせを行なっ
ていた。とくに最近は０．２〜０゜３ミクロン程度のマ
ージンしかないため、上述のような制限が集積回路の製
造歩留りのキーファクターとなっている。
本発明は半導体基板上に異なる２方向に対して形成され
た１対の位置合せマークにおいて前記２方向の位置合せ
マークをそれぞれ異なった製造工程で形成し、しかる後
肢１対の位置合せマークを使用することによって構成さ
れる。
た１対の位置合せマークにおいて前記２方向の位置合せ
マークをそれぞれ異なった製造工程で形成し、しかる後
肢１対の位置合せマークを使用することによって構成さ
れる。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例を説明するための平面図
であり、ＭＯ８型トランジスタを示したものである。活
性領域１０１内に金属配線との接続用コンタクトホール
１０２が設けられさらにゲート電極１０３およびそのコ
ントクトホール１０４が設けられている。
であり、ＭＯ８型トランジスタを示したものである。活
性領域１０１内に金属配線との接続用コンタクトホール
１０２が設けられさらにゲート電極１０３およびそのコ
ントクトホール１０４が設けられている。
第２図は第１図に示すＭＯ８型トランジスタを製造する
時に同時に作成された重ね合わせ用マークである。第１
図の活性領域１０１を製造する時に同時に活性領域２０
１を作る。同様にゲート電極１０３と同時に多結晶シリ
コン２０２をコントクトホール１０２，１０４と同時に
開ロバターン２０３を作製する。いまコントクトホール
１０２を形成する場合の重ね合わせを考える。第１図の
ＭＯ８型トランジスタにおいてコントクトホール１０２
の位置決めマージンはＸ方向１０５とＸ方向１０６であ
る。Ｘ方向１０５の位置決めが満足されない場合、コン
トクトホール１０２はゲート電極１０３に接触してしま
い、後に行なわれる金属配線（第１図では図示していな
い）とゲート電極が短絡してしまう。従ってＸ方向のマ
ージンを決めているのはゲート電極位置である。そのた
め第２図に示す重ね合わせマークとしてはＸ方向２０４
はゲート電極材料で形成している。他方Ｘ方向１０６の
マージンは活性領域１０１で決まっており、ゲート電極
１０３とは全く関係がない。
時に同時に作成された重ね合わせ用マークである。第１
図の活性領域１０１を製造する時に同時に活性領域２０
１を作る。同様にゲート電極１０３と同時に多結晶シリ
コン２０２をコントクトホール１０２，１０４と同時に
開ロバターン２０３を作製する。いまコントクトホール
１０２を形成する場合の重ね合わせを考える。第１図の
ＭＯ８型トランジスタにおいてコントクトホール１０２
の位置決めマージンはＸ方向１０５とＸ方向１０６であ
る。Ｘ方向１０５の位置決めが満足されない場合、コン
トクトホール１０２はゲート電極１０３に接触してしま
い、後に行なわれる金属配線（第１図では図示していな
い）とゲート電極が短絡してしまう。従ってＸ方向のマ
ージンを決めているのはゲート電極位置である。そのた
め第２図に示す重ね合わせマークとしてはＸ方向２０４
はゲート電極材料で形成している。他方Ｘ方向１０６の
マージンは活性領域１０１で決まっており、ゲート電極
１０３とは全く関係がない。
従ってＸ方向１０６の重ね合わせマークは活性領域２０
１で形成された境界に対してコントクトホール形成工程
２０３を合わせるように形成する。
１で形成された境界に対してコントクトホール形成工程
２０３を合わせるように形成する。
第３図および第４図は本発明の第２の実施例を説明する
ための平面図である。第３図は多結晶シリコンによる配
線３０１とアルミニウムによる配線３０２が交差し、そ
の中心部で基板の活性部と第２のアルミニウム配線（図
では示されていない）とを接続する開口３０３を形成す
る場合を示した図である。第４図は開口３０３を形成す
るための位置決め用マークを示しており横方向はアルミ
ニウム４０１、縦方向は多結晶シリコン４０２で形成さ
れている。本実施例の場合は露光装置そのものが自動で
位置合せ用マークを検出する例であるため、第４図のマ
ークを装置がマーク位置そのものを検出し位置決めを行
なう。第１の実施例と同様に第３図に示す開口３０３は
Ｘ方向のマージンが多結晶シリコン３０１でＸ方向はア
ルミニウム３０２でそのマージンが決定されるため、同
時に形成したマーク（第４図）もＸ方向の位置決め用マ
ーク４０２は多結晶シリコン、Ｘ方向の位置決め用マー
ク４０１はアルミニウムで形成されている。従って第３
図の開口３０３を形成する際の位置決めを第４図のマー
クを使用することによって真に有効な位置決めを可能に
する。
ための平面図である。第３図は多結晶シリコンによる配
線３０１とアルミニウムによる配線３０２が交差し、そ
の中心部で基板の活性部と第２のアルミニウム配線（図
では示されていない）とを接続する開口３０３を形成す
る場合を示した図である。第４図は開口３０３を形成す
るための位置決め用マークを示しており横方向はアルミ
ニウム４０１、縦方向は多結晶シリコン４０２で形成さ
れている。本実施例の場合は露光装置そのものが自動で
位置合せ用マークを検出する例であるため、第４図のマ
ークを装置がマーク位置そのものを検出し位置決めを行
なう。第１の実施例と同様に第３図に示す開口３０３は
Ｘ方向のマージンが多結晶シリコン３０１でＸ方向はア
ルミニウム３０２でそのマージンが決定されるため、同
時に形成したマーク（第４図）もＸ方向の位置決め用マ
ーク４０２は多結晶シリコン、Ｘ方向の位置決め用マー
ク４０１はアルミニウムで形成されている。従って第３
図の開口３０３を形成する際の位置決めを第４図のマー
クを使用することによって真に有効な位置決めを可能に
する。
以上説明したように本発明は半導体集積回路の製造工程
において、その位置決め実行するのに真にその限界とな
っている材料でＸおよびＸ方向それぞれ独立にマークを
形成することにより、より厳格な重ね合わせマージンを
確保できる。従って重ね合わせ不良を低減できコスト低
減２少留り向上の効果がある。
において、その位置決め実行するのに真にその限界とな
っている材料でＸおよびＸ方向それぞれ独立にマークを
形成することにより、より厳格な重ね合わせマージンを
確保できる。従って重ね合わせ不良を低減できコスト低
減２少留り向上の効果がある。
第１図、第２図はそれぞれ本発明の第１の実施例を説明
するための平面図、第３図、第４図はそれぞれ本発明の
第２の実施例を説明するための平面図である。 １０１．２０１・・・・・・活性領域、１０３，２０２
・・・・・・多結晶シリコン、１０２，２０３・・・・
・・コントクトホール、３０１，４０２・・・・・・多
結晶シリコン配線、 ３０２゜ １・・・・・・アルミニウム配線。
するための平面図、第３図、第４図はそれぞれ本発明の
第２の実施例を説明するための平面図である。 １０１．２０１・・・・・・活性領域、１０３，２０２
・・・・・・多結晶シリコン、１０２，２０３・・・・
・・コントクトホール、３０１，４０２・・・・・・多
結晶シリコン配線、 ３０２゜ １・・・・・・アルミニウム配線。
Claims (1)
- 半導体基板上に異なる２方向に対して形成される１対の
位置合わせマークをそれぞれ異なった製造工程で形成し
、しかる後該１対の位置合せマークを使用することを特
徴とする半導体集積回路装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63200485A JPH0247821A (ja) | 1988-08-10 | 1988-08-10 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63200485A JPH0247821A (ja) | 1988-08-10 | 1988-08-10 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0247821A true JPH0247821A (ja) | 1990-02-16 |
Family
ID=16425098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63200485A Pending JPH0247821A (ja) | 1988-08-10 | 1988-08-10 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0247821A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6448147B2 (en) * | 1998-03-27 | 2002-09-10 | Masahiro Komuro | Semiconductor device and method for manufacturing the same |
-
1988
- 1988-08-10 JP JP63200485A patent/JPH0247821A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6448147B2 (en) * | 1998-03-27 | 2002-09-10 | Masahiro Komuro | Semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0513684A2 (en) | Method of improving the manufaturing of SOI devices by forming position alignment marks | |
| JPH05217816A (ja) | 位置合せパターン | |
| JPH0247821A (ja) | 半導体集積回路装置の製造方法 | |
| JP2000147743A (ja) | 半導体製造用のレチクルとこれを用いた半導体装置の製造方法 | |
| JPH01287968A (ja) | 半導体装置の製造方法 | |
| JPH02229419A (ja) | 半導体装置の製造方法 | |
| JPH05341499A (ja) | 縮小投影露光装置用レチクル | |
| JPS59134825A (ja) | 半導体装置およびそのための半導体ウエ−ハ | |
| JPH1195407A (ja) | フォトマスク | |
| JPS58209124A (ja) | レジストパタ−ン形成方法 | |
| JPS5963728A (ja) | 半導体装置の製造方法 | |
| JP2590467B2 (ja) | 選択的熱酸化方法 | |
| JPS6347330B2 (ja) | ||
| JP2789743B2 (ja) | 半導体装置の製造方法 | |
| JPS62186569A (ja) | 電界効果型トランジスタの製造方法 | |
| JPS6161418A (ja) | パタ−ン合わせ方法 | |
| JPH0629176A (ja) | 半導体素子の露光方法 | |
| JPS607120A (ja) | 半導体基板の位置決め方法 | |
| JPS63151027A (ja) | パタ−ン形成方法 | |
| JPS6334266Y2 (ja) | ||
| JPS59197164A (ja) | 半導体装置の製造方法 | |
| JPS6143424A (ja) | 高精度の位置合せ方法 | |
| JPH0399453A (ja) | 半導体集積回路用スクライブデータ | |
| JPH05190554A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JPH05129179A (ja) | 半導体装置の製造方法 |