JPH0232548A - フィルムパッケージ形半導体装置のペレットボンディング方法 - Google Patents

フィルムパッケージ形半導体装置のペレットボンディング方法

Info

Publication number
JPH0232548A
JPH0232548A JP63181827A JP18182788A JPH0232548A JP H0232548 A JPH0232548 A JP H0232548A JP 63181827 A JP63181827 A JP 63181827A JP 18182788 A JP18182788 A JP 18182788A JP H0232548 A JPH0232548 A JP H0232548A
Authority
JP
Japan
Prior art keywords
film
base film
bonding
semiconductor element
collet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63181827A
Other languages
English (en)
Inventor
Teruhisa Nagai
永井 輝久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP63181827A priority Critical patent/JPH0232548A/ja
Publication of JPH0232548A publication Critical patent/JPH0232548A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、フィルムパッケージ形半導体装置のペレット
ボンディング方法、さらに詳しくは、表面に導電回路部
を有するベースフィルム上に複数個の電極を有する半導
体素子を、前記素子電極が前記導電回路部に対向するよ
うに接合するものに係り、特に小形素子のフィルムパッ
ケージダイオードに好適なペレットボンディング方法に
関する。
〔従来の技術〕
従来、ベースフィルムとしてのプラスチックフィルムに
半導体素子を搭載するものとしては、第6図に示すよう
に、・ポリイミド樹脂フィルム1′の表面に電解銅箔2
°を積層し、前記銅箔をエツチング処理し、電気回路を
構成したベースフィルム3に集積回路素子すなわち半導
体素子4を搭載するテープ・オート・ボンディング(T
AB)方式のものがある。この場合、集積回路素子すな
わち半導体素子4の複数の電極と接合する電解銅箔の電
気回路部分はプラスチックフィルムが打ち抜かれたもの
になっている。
なお、この種のボンディング方式を開示するものとして
は、特開昭61−149880号公報がある。
〔発明が解決しようとする課題〕
ところが、上記従来技術のTAB方式は、比較的大形の
集積回路素子すなわち半導体素子4を搭載することを目
的としており、第5図に示す如く、半導体素子4の電極
間距離はピックアップコレット9°で前記半導体素子4
の電極を有する表面側を吸着し、位置修正ステージ11
へ移動可能な程広いが小形の素子、たとえばダイオード
、トランジスタ等に適用するにはピックアップコレット
の製作寸法精度の問題があった。
また、素子を加熱し、素子の電極を溶融接合することに
おいても、従来のTAB方式では素子外形寸法が比較的
大きいため、電解銅箔側からボンディングツール10で
直接加熱できるようプラスチックフィルム部分が除去さ
れており、それによって、プラスチックフィルムの加熱
が防止できるようになっているが、小形の素子に適用す
る場合、寸法制約上問題があった。
このため、ダイオードやトランジスタ等の小形素子の場
合、第4図に示す如く、半導体素子を一括チツブトレー
12に裏返しておくことにより準備し、次に素子裏面側
から吸着し、ベースフィルム3上に移載後、素子裏面側
からボンディングツール10で加熱していたが、素子を
チップトレー12上に整列させる手間がかかり、またベ
ースフィルム上へ移載し、加熱接合する場合の位置精度
に問題があった。
本発明の目的は、小形の半導体素子を位置精度良く、し
かもベースフィルムを過熱することなくボンディング可
能にするボンディング技術を提供することにある。
また、本発明の他の目的は、素子をチップトレーあるい
は位置修正ステージに仮置きすることなく、ウェハから
直接ベースフィルムにボンディング可能にするボンディ
ング技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、表面に導電回路パターンを形成したベースフ
ィルム上に、複数個の電極を持つ半導体素子をボンディ
ングする方法であって、前記ベースフィルムにおける半
導体素子の搭載位置に小孔を形成し、この小孔を通して
半導体素子の電極形成面を前記ベースフィルムに吸着し
、その次の加熱工程においてその半導体素子の反対面側
から該半導体素子を加熱し、該半導体素子の電極と前記
ベースフィルムの導電回路パターンと接合するものであ
る。
〔作用〕
前記したボンディング方法によれば、半導体素子が小孔
を通して仮吸着されることにより、半導体素子を位置精
度良く目的位置にボンディングすることができる。
〔実施例〕
第1図は本発明の一実施例であるフィルムパッケージダ
イオードのペレットボンディング方法ニおける半導体素
子の搭載工程を示す部分断面図、第2図は本発明におけ
る加熱工程を示す部分断面図、第3図は第1図の半導体
素子搭載部の拡大部分断面図である。
本実施例においては、たとえばポリイミドフィルム等の
プラスチックフィルム1の表面に電解銅箔等の金属薄膜
を積層密着させ、写真製版等により所要の導電回路パタ
ーン2を構成したフィルムをベースフィルム3として用
いる。導電回路パターン2の一部にダイオード素子等の
小形の半導体素子4 (以下、素子と称することがある
。)を搭載する搭載部2aを設ける。プラスチックフィ
ルム1には、搭載部2aの略中夫に位置する部分に小孔
5を所定のピッチで列設する。
これらの小孔5は導電回路パターン2をたとえば図示し
ない画像認識装置等で位置認識し、これに連動したレー
ザ加工機(図示せず)で搭載する搭載部2aの中央にレ
ーデビームを集光し削孔することにより、所要の大きさ
のものを得ることができる。
一方、素子4は素子固定フィルム6上に一定間隔で粘着
剤等で貼り付けられている。素子4のボンディング面側
には、ベースフィルム3の導電回路パターン2への接合
のため、加熱溶融可能な金属、たとえば半田で作られた
半円丘状の電極4a(第3図参照)が複数個設けられて
いる。
このような素子4のフィルム6への貼着は、素子4を作
成する前段階としてウェハ状態のもの(図示せず)を素
子固定フィルム6上に固定し、基盤目状に切断後、素子
固定フィルム6を拡張する方法などによって行うことが
できる。素子固定フィルム6の素材としては、塩化ビニ
ールフィルム等の透光性フィルムを用いる。素子固定フ
ィルム6は第1図に示すように、x、7両方向に移動可
能な装置(図示せず)に固定する。
素子固定フィルム6上の素子4の位置は、素子固定フィ
ルム6の下方に位置する画像認識装置のカメラ7で認識
し、処理すべき素子4が素子突上げピン8真上に位置す
るよう、前記移動可能な装置(図示せず)を連動させ、
素子固定フィルム6ごと位置出しする。
ベースフィルム3の導電回路パターン2を構成しないプ
ラスチックフィルム10面1aには、小孔5の位置に合
わせて当接する吸着コレット9が複数個所要の動き(矢
印Bで示す。)をするよう配置されている。吸着コレッ
ト9の中心部には、真空吸引孔9aが設けられている。
ベースフィルム3は素子突上げピン8の矢印C方向への
間欠的上下動に連動して矢印りの方向に間欠送りされる
ようになっている。
一方、吸着コレット9でベースフィルム3の導電回路パ
ターン2上に吸着された素子4を該導電回路パターン2
上に接合するため、加熱工程部には、ヒータ10aを内
蔵したボンディングツール10が配設されている。この
ボンディングツール10は素子4の電極4aの形成面と
は反対面側を直接接触で加熱し、電極4aを溶融させて
、素子4を導電回路パターン2上に接合するものである
次に、本実施例によるペレットボンディング方法につい
て説明する。
まず、ベースフィルム3として、プラスチックフィルム
1の搭載部2aの中央部に小孔5を所定のピッチで列設
したものを用意し、図示しない移送手段で矢印り方向に
間欠送りする。また素子4を固定した素子固定フィルム
6をx、y方向に移動可能な装置(図示せず)に固定し
、該装置と共に移動させるようにする。
そして、ベースフィルム3の間欠送りに連動して矢印C
方向に間欠的に上下動可能な素子突上げピン8により、
素子4をベースフィルム3の一面(下面)の導電回路パ
ターン2に当接するよう素子固定フィルム6を突き上げ
る。
この時、素子4がベースフィルム3の小孔5に対して精
密に位置決めされるように、素子固定フィルム6上の素
子4の位置は、該フィルム6の下方に設けた画像認識装
置のカメラ7で認識することにより、その時に処理すべ
き素子4が素子突上げピン8の真上の位置、すなわちベ
ースフィルム3の小孔5の真下の位置に正確に位置決め
されるよう、前記移動可能な装置(図示せず)によって
素子固定フィルム6をx、y方向に位置出し移動させる
一方、吸着コレット9を第1図のB方向に動作させ、そ
の真空吸引孔9aをベースフィルム3の小孔5の上方に
位置決めしかつプラスチックフィルム1の面1aに当接
させる。そして、図示しない真空源からの真空吸引力に
より、吸着コレット9で素子4をベースフィルム3の導
電回路パターン2の所定位置に対して吸着固定する。
この真空吸着時においては、第3図に示すように、吸着
コレット9によって小孔5を通して素子4を搭載部2a
に吸着することにより、素子4の周囲に空気の流れFが
生じるが、素子4はこの空気の流れFの中央、すなわち
小孔5の中心に位置しようとする流体の力(いわゆるコ
アンダ効果による力)が作用する。一方、小孔5は、導
電回路パターン2を画像認識装置で認識し、それに連動
したレーザ加工機で位置精度良く搭載部2aの中央に削
孔しであるので、素子4は、前記空気ノ流れFによる求
心力と相まって、搭載部2aの所定位置に位置精度良く
搭載できるものである。
次に、前記のように吸着コレット9の真空吸弓孔9aか
ら小孔5を通し、矢印E方向に吸引されて搭載部2aに
吸着された素子4は、ベースフィルム3.吸着コレット
9と共に、吸着工程から加熱工程へ移動する。この移動
の際、吸着コレット9は素子4を吸引し続ける。すなわ
ち、本実施例の吸着コレット9は素子4の電極4aが溶
融接合するまで素子4を吸着できるので、従来のように
仮置き後、電極溶融接合までの間に素子が位置ズレする
ような不具合もない。
加熱工程においては、素子4は下方から上昇、当接する
ボンディングツール10により加熱される。この時、ボ
ンディングツール10は素子4の電極4aの形成面とは
反対面に直接当接してヒータ10aからの熱で素子4の
みを効率的に加熱する。ボンディングツール10は電極
4aの溶融につれて所要位置まで上昇する。
このようにして、素子4の電極4aをベースフィルム3
の導電回路パターン2に溶融接合した後、ボンディング
ツール10は所定位置まで下降して次の加熱溶融接合時
まで待機する。
本実施例においては、素子4は素子固定フィルム6の裏
面から素子突上げピン8によって素子固定フィルム6を
介して持ち上げられ、吸着コレット9によって小孔5よ
りベースフィルム3を介して導電回路パターン2の素子
搭載部2aに吸着されるため、素子4の当接衝撃が少な
く、素子4のダメージが少ない。また、素子4の外形寸
法に制約されるビックアップコレット等の製作が不要で
あり、小形の素子のボンディングが容易に可能となる。
さらに、素子固定フィルム6上の素子4を1接ベースフ
イルム3に搭載できるので、従来のような素子位置決め
ステージへの仮置きや、素子を一旦チツブトレーに裏返
しておいて準備する等の余分な作業が不要であり、迅速
な作業が可能となる。
通常、素子搭載速度は素子をベースフィルムに当接する
掴欠時間で決まるが、本発明では突上げビン8の上下動
速度と素子固定フィルム6をX。
y方向へ移動する装置の速度とによって決まる。
したがって、本発明では、従来のように素子を一旦ピツ
クアップし、他の場所の位置決めステージまたはベース
フィルムヘセットする等の比較的長時間の作業を要せず
、極めて高速度で素子4の搭載が可能になる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
以上の説明では主として本発明者によってなされた発明
をその利用分野であるフィルムパッケージダイオードの
ペレットボンディングに適用した場合について説明した
が、これに限定されるものではなく、たとえばフィルム
パッケージ形ディスクリート半導体装置のペレットボン
ディング等にも広く適用できる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
(1)、半導体素子はベースフィルムの小孔を通して吸
着コレットで搭載部に吸着されるので、その吸着時に半
導体素子の周囲に生じる空気の流れによる力で小孔の中
心に位置され、それにより半導体素子を搭載部の所定位
置に精度良くボンディングできる。
〔2)、半導体素子は吸着コレットの真空吸引力でベー
スフィルムの搭載部に吸着されるので、半導体素子への
当接衝撃が少なく、半導体素子のダメージを少なくする
ことができる。
(3)、半導体素子を直接ベースフィルムに搭載できる
ので、ステージへの仮置きなどを要することなく、迅速
なボンディング作業を能率良く行うことが可能である。
(4)、半導体素子の外形寸法に制約されるピックアッ
プコレットなどを必要としないので、小形の半導体素子
でも容易にボンディングでキル。
【図面の簡単な説明】 第1図は本発明の一実施例であるフィルムパッケージダ
イオードのペレットボンディング方法ニおける半導体素
子の搭載工程を示す概略部分断面図、 第2図は本発明の方法における加熱工程の概略部分断面
図、 第3図は第1図の搭載工程における素子搭載部の拡大部
分断面図、 第4図は従来技術における小形素子のボンディング方法
を示す概略断面図、 第5図と第6図はそれぞれ従来技術における比較的大形
の半導体素子をフィルムに搭載する例を示す概略部分断
面図である。 l・・・プラスチックフィルム、1a・・・面、2・・
・導電回路パターン、2a・・・搭載部、3・・・ベー
スフィルム、4・・・半導体素子、4a・・・電極、5
・・・小孔、6・・・素子固定フィルム、7・・・カメ
ラ、8・・・素子突上げビン、9・・・吸着コレット、
9a・・・真空吸引孔、10・・・ボンディングツール
、10a・・・ヒータ。

Claims (1)

  1. 【特許請求の範囲】 1、表面に導電回路パターンを形成したベースフィルム
    上に、複数個の電極を持つ半導体素子をボンディングす
    る方法であって、前記ベースフィルムにおける半導体素
    子の搭載位置に小孔を形成し、この小孔を通して半導体
    素子の電極形成面を前記ベースフィルムに吸着し、その
    次の加熱工程においてその半導体素子の反対面側から該
    半導体素子を加熱し、該半導体素子の電極と前記ベース
    フィルムの導電回路パターンとを接合することを特徴と
    するフィルムパッケージ形半導体装置のペレットボンデ
    ィング方法。 2、前記半導体装置がフィルムパッケージダイオードで
    あることを特徴とする請求項1記載のフィルムパッケー
    ジ形半導体装置のペレットボンディング方法。
JP63181827A 1988-07-22 1988-07-22 フィルムパッケージ形半導体装置のペレットボンディング方法 Pending JPH0232548A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63181827A JPH0232548A (ja) 1988-07-22 1988-07-22 フィルムパッケージ形半導体装置のペレットボンディング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63181827A JPH0232548A (ja) 1988-07-22 1988-07-22 フィルムパッケージ形半導体装置のペレットボンディング方法

Publications (1)

Publication Number Publication Date
JPH0232548A true JPH0232548A (ja) 1990-02-02

Family

ID=16107511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63181827A Pending JPH0232548A (ja) 1988-07-22 1988-07-22 フィルムパッケージ形半導体装置のペレットボンディング方法

Country Status (1)

Country Link
JP (1) JPH0232548A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027549A (ja) * 2005-07-20 2007-02-01 Fujitsu Ltd Icチップ実装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027549A (ja) * 2005-07-20 2007-02-01 Fujitsu Ltd Icチップ実装方法

Similar Documents

Publication Publication Date Title
JP2666788B2 (ja) チップサイズ半導体装置の製造方法
JPH07142489A (ja) バンプの形成方法
JP2006511960A (ja) サブマウントに部品を組み付けるためのシステム、および、それに対する方法
US9426898B2 (en) Thermocompression bonders, methods of operating thermocompression bonders, and interconnect methods for fine pitch flip chip assembly
JPH11163006A (ja) ペレットボンディング方法
JPH0232548A (ja) フィルムパッケージ形半導体装置のペレットボンディング方法
JP2021514842A (ja) 表面へのはんだプリフォームのパターンの精密位置合わせおよびデカール接合
JP2619123B2 (ja) 半導体製造装置
JPH0793305B2 (ja) バンプ形成方法およびバンプ形成装置
JP2002368023A (ja) 半導体装置の製造方法
JP3415283B2 (ja) バンプ形成装置、バンプ形成方法および半導体素子の製造方法
JP2000349099A (ja) はんだ接合方法および、半導体装置の製造方法
JPS6250057B2 (ja)
JPH08203962A (ja) チップ位置決め装置、チップステージおよびインナリードボンディング装置ならびに方法
JPH08139096A (ja) 電子部品及び電子部品の実装方法並びに電子部品の実装装置
JP2008288460A (ja) 部品実装用治具、部品実装装置、および部品実装方法
JPS59175132A (ja) テ−プキヤリア方式による半導体装置の製造方法
JPH0936535A (ja) 実装方法、実装装置及び位置合せ用治具
JPH0661310A (ja) リード、tabテープ、tabテープの製造方法、リードと被接合体との接合方法、ならびにtabテープと半導体チップとの接合方法および接合装置
JP3784739B2 (ja) ダイボンド装置
JP2003282605A (ja) 吸着保持ツールと実装装置、ならびに半導体装置の製造方法
JP2002353262A (ja) 導電性ボールの搭載装置および搭載方法
JP2004179256A (ja) コレットと該コレットを用いた部品ユニットの搬送方法及び製造方法
JPH10189666A (ja) 半田ボール搭載用キャリアフィルム及びその製造方法ならびに半田ボール搭載方法
JP2001284407A (ja) 半導体製造装置