JP2021514842A - 表面へのはんだプリフォームのパターンの精密位置合わせおよびデカール接合 - Google Patents

表面へのはんだプリフォームのパターンの精密位置合わせおよびデカール接合 Download PDF

Info

Publication number
JP2021514842A
JP2021514842A JP2020542579A JP2020542579A JP2021514842A JP 2021514842 A JP2021514842 A JP 2021514842A JP 2020542579 A JP2020542579 A JP 2020542579A JP 2020542579 A JP2020542579 A JP 2020542579A JP 2021514842 A JP2021514842 A JP 2021514842A
Authority
JP
Japan
Prior art keywords
solder
release tape
pattern
decal
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020542579A
Other languages
English (en)
Inventor
アウヨン，レイモンド，シー．ワイ．
プレスティジャコモ，ジョセフ，シー．
オソフスキー，マイケル，エス．
Original Assignee
ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ， アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー
ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ， アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ， アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー, ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ， アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー filed Critical ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ， アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー
Publication of JP2021514842A publication Critical patent/JP2021514842A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B12/00—Superconductive or hyperconductive conductors, cables, or transmission lines
    • H01B12/02—Superconductive or hyperconductive conductors, cables, or transmission lines characterised by their form
    • H01B12/06—Films or wires on bases or cores
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/20—Permanent superconducting devices
    • H10N60/203—Permanent superconducting devices comprising high-Tc ceramic materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B23K3/0607—Solder feeding devices
    • B23K3/0623—Solder feeding devices for shaped solder piece feeding, e.g. preforms, bumps, balls, pellets, droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0036—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0268—Manufacture or treatment of devices comprising copper oxide
    • H10N60/0661—Processes performed after copper oxide formation, e.g. patterning
    • H10N60/0688—Etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0268—Manufacture or treatment of devices comprising copper oxide
    • H10N60/0801—Manufacture or treatment of filaments or composite wires
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/264—Bi as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68309—Auxiliary support including alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/031—Manufacture and pre-treatment of the bonding area preform
    • H01L2224/0311—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0531—Decalcomania, i.e. transfer of a pattern detached from its carrier before affixing the pattern to the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/60—Superconducting electric elements or equipment; Power systems integrating superconducting elements or equipment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Wire Bonding (AREA)
  • Optics & Photonics (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Plasma & Fusion (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Laser Beam Processing (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

一本のはんだリボンを半導体剥離テープ上へ切断および配置して、はんだリボンと半導体剥離テープとの組み合わせを形成するステップと、はんだリボンと半導体剥離テープとの組み合わせを、レーザ微細加工システムのＸ−Ｙステージ対上の真空チャック上に配置するステップと、作動距離を調節するステップと、輪郭をレーザ切断するステップと、はんだリボンを剥がすステップと、所望のはんだ形状を残すステップと、割り出し孔を作り出すステップと、ターゲット面を、割り出しピンを有する位置合わせ固定具上に提供するステップと、割り出し孔を位置合わせするステップと、所望のはんだ形状を有する半導体剥離テープをターゲット面上に配置するステップと、所望のはんだ形状をターゲット面上へ押圧するステップと、剥離テープを除去するステップと、ターゲット面上に、精密位置合わせおよびデカール接合で、所望のはんだ形状のパターンを作るステップとを含む、表面へのはんだプリフォームのパターンの精密位置合わせおよびデカール接合を行う方法。【選択図】図２

Description

関連出願の相互参照
本出願は、２０１７年１２月１４日に出願された米国仮特許出願第６２／５９８，５４１号、および２０１７年１２月１４日に出願された米国仮特許出願第６２／５９８，５３９号、および２０１８年９月７日に出願された米国仮特許出願第６２／７２８，６５０号の非仮出願であり、その優先権および利益を主張する。
本開示は、表面へのはんだプリフォームのパターンの精密位置合わせおよびデカール接合に関する。
本開示は、表面へのはんだプリフォームのパターンの精密位置合わせおよびデカール接合に関する。用語「表面」および「試料」、「受け取り」および「ターゲット」は、本発明では交換可能に使用される。
最新のマイクロエレクトロニクスにおける回路構成の密度および複雑さの増大に伴い、部品を取り付けるために、厳しい空間公差で、少ない精密な量ではんだを塗布する必要がある。
はんだプリフォームは、はんだの一定の体積を接合領域に供給する、様々な大きさ、形状、厚さ、および組成（フラックス含有または非含有）の、市販のはんだの精密に形成された要素である。
これらのプリフォームを設置する現在の方法は、低体積用途または高体積用途で区別される。低体積用途は、ピンセットまたは吸引具を使用したはんだプリフォームの手動配置を採用する。高体積の方法は、予めパッケージ化されたプリフォーム（すべて同じ大きさおよび形状）を、自動ピックアンドプレースまたは表面実装（ＳＭＴ）機で使用されるテープアンドリールパッケージまたはトレイ上へ配置する。手動配置は遅く、ピックアンドプレースシステムは、非常に小さく脆い部品を取り扱うことができない（厚さ数百ミクロンに制限される）。本発明における用語「テープ」は、粘着剤を含有するかまたは含有しない構造を意味するように一般化される。
高速マルチヘッドピックアンドプレース機が存在するが、増大する回路構成の複雑さおよび密度は、はんだプリフォームの大きさをますます小さくすることを必要とし、より幅広い種類の、現在のピックアンドプレース機の能力を超える要求を伴う。
最終的に、先行技術の両方法は、その処理速度を制限する逐次的方式で、はんだプリフォームをその最終位置に配置する。
高体積のはんだプリフォームを配置する代替の方法は、受け取り面上のパッド／コネクタ位置へのマッチングパターンを有する固定具を使用することである。別の高体積配置方法は、はんだの薄いリンクですべて接続されたプリフォームのアレイを使用することである。これらのリンクは、電気的短絡を引き起こすことになるいかなるはんだ残渣も残すことなく、溶融およびリフローしてはんだプリフォーム塊に完全に戻るように設計される。これらの先行技術の両方法は、はんだプリフォームを同時に処理することができるが、テープの製造に使用されるロールツーロール環境に容易に実装することはできない。
はんだプリフォームは、伝統的に、はんだワイヤまたははんだ箔を所望の形状にスタンピングすることによって作られる。スタンピングに関連した１つの問題は、スタンピングプロセス中にそれに作用する力によって引き起こされる、プリフォームの表面の湾曲である。曲面は、プリフォームとＳＭＴ機の真空ノズルとの間の密封を低下させ得、結果としてプリフォームの持ち上げおよび解放の信頼性の低下をもたらす。この湾曲は、プリフォームの厚さが減少するにつれて悪化する。
はんだプリフォームのレーザ製造は、材料の廃棄を最小限にし、スタンピング後のプリフォームの隆起した縁またはバリを減少させるために使用されてきた。しかしながら、はんだプリフォームは、個々に切断され、受け取り面の任意の所定のパターンに位置合わせされていなかった。
はんだプリフォームは、位置決め板中の開口のマッチングパターン中にプリフォームを装填し、その後、機械的、振動、空気、または音圧による手段でプリフォームを剥離することによって、目的の受け取りパターンの上に配置され得る。プリフォームはまた、位置決め板からプリフォームを分離し、受け取り面に付着するのに、はんだペーストなどの、受け取り面上の粘着性媒体に頼る。
既存の技術は、まず、（ステンシルまたはチャネルなどの）開口のアレイからなる凹型ホルダ上にプリフォームを機械的に装填および固定し、その後、受け取りパターンの上にそれらを位置合わせし、様々な作動手段でプリフォームを剥離することによって、所定の規則的な形状および大きさのはんだプリフォームのパターンを、受け取り面上に配置する。これらの先行技術では、各はんだプリフォームの形状および大きさは、通常、受け取りパターン全体で一定であり、凹型ホルダを再設計および再作製することなく容易に変更されない。これらの先行技術では、プリフォーム形状は、プリフォームが、受け取り試料上に任意の空間的配向で着地できるという点で、規則的である。これは、プリフォームの装填、および剥離装置の動作を単純化するが、受け取りパターンのはんだ着地領域が、２次元および３次元の両方で形状が対称かつ規則的であることを必要とする。非常に特殊な用途に必要とされ得る、不規則な形状で非常に薄い（＜０．２５ｍｍ）はんだプリフォームは、現在の技術によって容易に取り扱えない場合がある。加えて、現在の技術からのはんだプリフォームの配置の空間公差およびばらつきについて言及はない。非常に薄く（＜０．２ｍｍ）、低質量のはんだプリフォームは、（高温超伝導（ＨＴＳ）テープまたは箔などの）微細な電子回路構成に必要とされ、それらを受け取り試料上に高い精度（数十ミクロンの公差）で配置することは、先行技術に関する長年の問題である。
そのようなはんだプリフォームのパターンを受け取り面上へ堆積させるための、新規で効率的な方法が必要である。
本開示は、はんだプリフォームのパターンを、複数の位置に同時に配置し、それらを微視的精度で表面上へ接合するための方法について記載する。
本明細書に記載されるこの新規プロセスは、上下の面間で特定の位置に電気回路パターンを接合するための、効率的かつスケーラブルな方法である。はんだプリフォームのパターンは、剥離テープ上に作製され、規定位置に割り出された位置合わせ孔を有する。この割り出されたテープ設計は、商業用のリールツーリールシステムへの単純な統合を可能とする。この方法は、上下の高温超伝導（ＨＴＳ）テープからのフィラメントの重ね合わせをはんだ接合するのに、特に適用可能である。この方法はまた、任意の２つの重ね合わせた隣接表面間で、精密な位置での微小フィーチャの並行はんだ接合を可能とするように一般化され得る。
本開示は、表面へのはんだプリフォームのパターンの精密位置合わせおよびデカール接合に関する方法および製品を教示する。
本明細書に記載されるこの新規プロセスは、上下の面間で特定の位置に電気回路パターンを接合するための、効率的かつスケーラブルな方法である。はんだプリフォームのパターンは、剥離テープ上に作製され、規定位置に割り出された位置合わせ孔を有する。この割り出されたテープ設計は、商業用のリールツーリールシステムへの単純な統合を可能とする。この方法は、上下の高温超伝導（ＨＴＳ）テープからのフィラメントの重ね合わせをはんだ接合するのに、特に適用可能である。この方法はまた、任意の２つの重ね合わせた隣接表面間で、精密な位置での微小フィーチャの並行はんだ接合を可能とするように一般化され得る。
発明の目的は、はんだプリフォームのパターンを、複数の位置に同時に配置し、それらを微視的精度で表面上へ接合するための方法を提供することにある。
発明のさらなる目的は、はんだプリフォームのパターンを剥離テープ上に予め作製することにある。
発明のさらなる目的は、はんだプリフォーム剥離テープが、受け取り面上の位置決め孔と位置合わせされる、割り出された位置決め孔を有することにある。
発明のさらなる目的は、この方法が、リールツーリール製造システムに適合可能なことにある。
発明のさらなる目的は、ＨＴＳテープ構造中の通電フィラメントを電気的に接続するために、この方法によって、はんだプリフォームのパターンを適用および接合し得ることにある。
はんだのデカールインプリントおよび接合（ＤＩＢＳ）プロセスは、３つのステップ−剥離テープ上へのはんだプリフォーム（形状および間隔）の作製、ターゲット面の上への剥離テープの位置合わせおよび配置、ならびに剥離テープからターゲット面上への個々のはんだプリフォームの剥離およびそれに続くターゲット面へのそれらの接合からなる。はんだプリフォームは、剥離テープから取り外され得、機械的、熱的、または光による手段によって、ターゲット面に接合され得る。
はんだ剥離テープを作製するために、「ロータックブルー（ｌｏｗ−ｔａｃｋ ｂｌｕｅ）」などの、半導体ダイシングテープ片が、はんだプリフォームの支持構造として使用される。「ロータックブルー」ダイシングテープに取り付けられた部品は、機械的に除去され得る。他のタイプのダイシングテープは、その取り付けられた部品を剥離するために、熱（日東電工、「リバアルファ」）または、ＵＶ光（ＤＵ−３００）を使用してその粘着性を低下させ得る。ターゲット面とほぼ同じ大きさおよび形状のダイシングまたは剥離テープ片が、安定した表面（例えば、真空チャック）に固定される。次に、一定の厚さのはんだのリボン（例えば、インジウムビスマス共晶）が、剥離テープ上へ押圧される。その後、ＵＶ（λ＝３５５ｎｍ）レーザが、はんだ上へ集束され、下層の剥離テープを損傷することなく、所望のはんだプリフォームの外周を穿孔する。ターゲット面への剥離テープ（およびはんだプリフォーム）の精密位置合わせを確実に行うために、同じレーザが使用されて、はんだ接合領域の外側の剥離テープに割り出し孔をあける。割り出し孔のレーザ孔あけおよびはんだプリフォームの穿孔は、剥離テープを物理的に乱すことなく、同じ装置で行われなければならない。その後、はんだリボンが、剥離テープから注意深く剥がされ得、所望のはんだプリフォームのパターンを残す。剥離テープの割り出し孔の大きさ、形状、および位置は、例えば、リール上の割り出しピンと一致するテープの両縁部に沿った規則的な間隔の孔といった、リールツーリールシステムでの使用に適合され得ることに留意されたい。
このはんだプリフォームテープは、今度は、ターゲット面を保持する位置合わせ治具の対応する割り出しピンの上にガイドされ、はんだ側がターゲット面の上に配置され、ターゲット面上へ押圧される。ＩｎＢｉなどのはんだプリフォームは、ダイシングテープから機械的に剥離され得、その後、圧力および／または熱処理されて単一ステップで適合面に接合され得る。剥離テープは、その後、ターゲット面上にはんだプリフォームの精密な間隔のパターンを残して除去され得る。同じパターンの割り出し孔を有する追加の層またはテープが、今度は、このはんだプリフォームの第１の層の上に精密に位置合わせおよび配置され得ることに留意されたい。図１は、使用できる状態のはんだプリフォームのセットを有する、完成した青色「ロータック」剥離テープを示す。
受け取り面へのはんだパターンの高い配置正確度を確実にするための鍵は、１）はんだプリフォームを含有する剥離テープおよび受け取り面（複数可）の両方に割り出し孔を作製すること、および２）位置合わせ治具上に「相補的」割り出しピンを作製することである。位置合わせ治具は、２Ｄ平面または３Ｄ曲面上のすべての別々の部品をともに、高い精度で位置合わせしかつ組み立てるのを助けるデバイスまたは構造である。割り出し孔およびピンの賢明な選択で、個々の部品は、５０ミクロン未満の空間公差に位置合わせされる。機械的手段（例えば、ノッチ、孔、ガイド）または光学的手段（例えば、レーザ、ＬＥＤ、ランプ）などの割り出し部品の他の方法が、使用され得る。割り出される部品と一致する位置合わせ治具上に「相補的」構造がある限り、高い空間正確度が維持され得る。
以下の説明および図面は、本開示のある例示的実装を詳細に述べ、開示の様々な原則が実行され得るいくつかの例示的方法を示す。しかしながら、説明される例は、開示の多くの可能な実施形態を網羅していない。図面と併せて検討した、開示の他の目的、利点、および新規特徴を、以下の詳細な説明で述べる。
はんだプリフォームを有する「ブルーロータック」ダイシング／剥離テープの写真を示す。 一般的なＤＩＢＳプロセスの段階的な図を示す。
本開示は、表面へのはんだプリフォームのパターンの精密位置合わせおよびデカール接合を教示する。
本発明は、任意の形状のはんだ要素を任意のパターンで剥離テープ層上に作製し、その後、それらすべてを、微視的精度で表面上へ同時に配置する。
実施例１
はんだのデカールインプリントおよび接合（ＤＩＢＳ）
本発明は、「はんだのデカールインプリントおよび接合」（ＤＩＢＳ）」と呼ばれ得、３つのステップ−剥離（層または）テープ上へのはんだプリフォーム（形状および間隔）の作製、ターゲット面の上への剥離テープの位置合わせおよび配置、ならびに剥離テープからターゲット面上への個々のはんだプリフォームの剥離およびそれに続くターゲット面へのそれらの接合からなる。
はんだプリフォームは、剥離テープから取り外され得、機械的、熱的、または光による手段によって、ターゲット面に接合され得る。
実施例２
はんだ剥離テープを作製するために、「ロータックブルー（ｌｏｗ−ｔａｃｋ ｂｌｕｅ）」などの、半導体ダイシングテープ片が、はんだプリフォームの支持構造として使用される。「ロータックブルー」ダイシングテープに取り付けられた部品は、機械的に除去され得る。他のタイプのダイシングテープは、その取り付けられた部品を剥離するために、熱（日東電工、「リバアルファ」）または、ＵＶ光（ＤＵ−３００）を使用してその粘着性を低下させ得る。
ターゲット面とほぼ同じ大きさおよび形状のダイシングまたは剥離テープ片が、安定した表面、例えば、真空チャックに固定される。
次に、一定の厚さのはんだのリボン（例えば、インジウムビスマス共晶）が、剥離テープ上へ押圧される。
その後、ＵＶ（λ＝３５５ｎｍ）レーザが、はんだ上へ集束され、下層の剥離テープを損傷することなく、所望のはんだプリフォームの外周または輪郭を穿孔する。
ターゲット面への剥離テープ（およびはんだプリフォーム）の精密位置合わせを確実に行うために、同じレーザが使用されて、はんだ接合領域の外側の剥離テープに割り出し孔をあける。割り出し孔のレーザ孔あけおよびはんだプリフォームの穿孔は、剥離テープを物理的に乱すことなく、同じ装置で行われ得る。
その後、はんだリボンが、剥離テープから注意深く剥がされ得、所望のはんだプリフォームのパターンを残す。剥離テープの割り出し孔の大きさ、形状、および位置は、リールツーリールシステムでの使用に適合され得ることに留意されたい（例えば、リール上の割り出しピンと一致するテープの両縁部に沿った規則的な間隔の孔）。
実施例３
このはんだプリフォームテープは、今度は、受け取り面を保持する位置合わせ治具の対応する割り出しピンの上にガイドされ、はんだ側が受け取り面の上に配置され、受け取り面上へ押圧される。
Ｉｎ２Ｂｉなどのはんだプリフォームは、ダイシングテープから機械的に剥離され得、圧力および熱処理されて単一ステップで適合面に接合され得る。
剥離テープは、その後、ターゲット面上にはんだプリフォームの精密な間隔のパターンを残して除去され得る。同じパターンの割り出し孔を有する追加の層またはテープが、今度は、このはんだプリフォームの第１の層の上に精密に位置合わせおよび配置され得ることに留意されたい。図１は、使用できる状態のはんだプリフォームのセットを有する、完成した青色「ロータック」剥離テープを示す。
本発明は、任意の大きさおよび形状の複数のはんだプリフォームが、剥離テープ上の精密な位置に作製されることを可能とする。はんだプリフォームのこの規定のパターンは、対応する「接合パッド」の位置と一致し、本質的に高度に並行なはんだプロセスを行う。
現在のはんだ技術は、テープリール上ですべて同じ大きさおよび形状のプリフォームのみを可能とする。それらは、その後、「ピックアンドプレース」機によって、逐次的方式でパッド位置上へ配置される。
本発明は、設計の自由度を高めること、および処理速度を上げることによって、これらの制限を克服する。
加えて、剥離テープの薄い寸法および本発明の割り出し機能は、リールツーリールまたはシートツーシート環境に容易に適合可能である。
剥離テープの粘着性は、先に述べたように、熱的に、またはＵＶ光によって不活性化され得る。したがって、熱またはＵＶ光源（ランプまたはレーザ）が、剥離テープから受け取り面上へはんだプリフォームを剥離するために、注意深く使用され得る。インジウムビスマス以外の他のはんだ材料が使用され得、剥離テープが除去され得る前に受け取り面に接合するために、追加の熱処理を必要とする場合がある。
実施例４
本発明に使用される材料は、はんだリボン、例えば、厚さ２ミルのＩｎ２Ｂｉからなるが、ＤＩＢＳプロセスで機能するであろう任意の他の一定の組成または厚さであり得る。
タックまたは粘着性が低く、残渣を残さないか、または最小限の残渣を残す半導体（剥離）テープが、はんだリボンまたは要素の保持に必要である。
予め加工された割り出しまたは位置決め孔を有する目的の受け取り試料または表面が、はんだ要素を受け取るために必要である。
割り出しピンを有する位置合わせ治具または固定具が、試料および剥離テープを位置合わせして受け取るために必要である。
レーザ微細加工システムも、はんだプリフォームテープおよび割り出し孔を作製するために必要である。システムは、以下を含む：
ａ）レーザ−好ましくは、パルスＵＶ（波長３５５ｎｍ、パルス幅３０〜７０ｎｓ、繰り返し数＞１０ｋＨｚ）であるが、はんだリボンを溶融または変形させることなく切断できる他のタイプのレーザであり得る。
ｂ）ａ）高速走査ガルバノメトリック（ガルボ）ミラー、レーザーパルス振幅およびタイミング制御、高精度および正確度Ｘ−Ｙ平行移動ステージ対、真空チャック、同焦点光学検査カメラ、ならびにステージ、ならびにミラー走査ソフトウェアからなるビーム制御、光学および動作制御部品。
実施例５
Ａ．剥離テープの作製：
１）所望の長さのはんだリボンを半導体剥離テープ上へ切断および配置する。
２）レーザ微細加工システムのＸ−Ｙステージ対上の真空チャック上に配置する。
３）カメラに光学像の焦点を合わせることによって、はんだからのガルボの作動距離を調節する。
４）レーザエネルギーおよび走査パラメータを他の代理テープについて最適化した後、所望のはんだ形状およびパターンの輪郭（外周）を、剥離テープを損傷しない深さまでレーザ切断する。
５）所望のはんだ（プリフォーム）要素を残しながら、はんだリボンを剥離テープから注意深く剥がす。
６）受け取り面上の割り出し孔と一致する、剥離テープを貫通する割り出し孔をレーザ切断する。
Ｂ）試料へのはんだプリフォームの適用
１）接合面を有する受け取り試料を、位置合わせ治具上の割り出しピンの上に仰向けに配置する。
２）剥離テープ上の割り出し孔を、位置合わせ治具の割り出しピンと位置合わせし、はんだプリフォームを有する剥離テープを、受け取り試料に面して設置する。
３）はんだプリフォームを表面上へ押圧し、機械的、熱的、または光による手段によって、剥離テープを除去する。
はんだプリフォームは、今や試料表面に接合され、必要に応じてさらなる処理を受けられる状態である。
はんだプリフォームは、電子回路構成を取り付けるための精密な量および形状のはんだを供給する。プリフォームを設置する現在の方法は、低体積用途または高体積用途で区別される。低体積用途は、ピンセットまたは吸引具を使用したはんだプリフォームの手動配置を採用する。高体積の方法は、プリフォーム（すべて同じ大きさ）を、テープアンドリールパッケージまたはトレイ上へ配置し、それらは、自動ピックアンドプレースシステムによって除去され、他の場所に配置され得る。手動配置は遅く、ピックアンドプレースシステムは、非常に小さく脆い部品を取り扱うことができない。高速マルチヘッドピックアンドプレース機が存在するが、増大する回路構成の複雑さおよび密度は、はんだプリフォームの大きさをますます小さくすることを必要とし、より幅広い種類の、現在のピックアンドプレース機の能力を超える要求を伴う。最終的に、両方法は、その処理速度を制限する逐次的方式で、はんだプリフォームをその最終位置に配置する。
本発明は、一定の体積および形状のはんだを、表面上の複数の精密な位置に同時に配置する方法を教示する。
［０００１］本発明は、明確な形状および大きさのはんだプリフォーム（または要素）のパターンを、表面上の複数の位置に同時に配置し、それらを、高い空間分解能および正確度で表面に接合するための方法を提供する。
それは、特にフレキシブル試料上の、電子回路の２Ｄおよび３Ｄフィーチャをはんだ接合する、効率的かつスケーラブルな方法である。
はんだプリフォームのパターンは、高速走査レーザビームで剥離（層または）テープ上に作製され、ユーザが定めた位置に割り出された位置合わせ孔を有する。この割り出されたテープ設計は、リールツーリールまたはシートツーシートシステムへのはんだプリフォームの配置および単純な統合を可能とする。
この方法は、別々の高温超伝導（ＨＴＳ）テープまたはリボン構造に由来するフィラメントのセットをはんだ接合するのに、特に適用可能である。この方法はまた、密着した任意の２つの隣接表面間で、精密な位置での微小フィーチャのはんだ接合を可能とするように一般化され得る。
本発明は、任意の大きさおよび形状の複数のはんだプリフォームが、剥離テープ上の精密な位置に作製されることを可能とする。はんだプリフォームのこの規定のパターンは、対応する「接合パッド」の位置と一致し、本質的に高度に並行なはんだプロセスを行う。現在のはんだ技術は、テープリール上ですべて同じ大きさおよび形状のプリフォームのみを可能とする。それらは、その後、「ピックアンドプレース」機によって、逐次的方式でパッド位置上へ配置される。
本発明は、設計の自由度を高めること、および処理速度を上げることによって、これらの制限を克服する。
加えて、剥離テープの薄い寸法および本発明の割り出し機能は、リールツーリール環境および将来の商業的可能性に容易に適する。
剥離テープの粘着性は、熱的に、またはＵＶ光によって不活性化され得る。したがって、熱またはＵＶ源、例えば、ランプまたはレーザが、受け取り面上へはんだプリフォームを剥離するために、注意深く使用され得る。ＩｎＢｉ以外の他のはんだ材料が使用され得、剥離テープが除去され得る前に受け取り面に接合するために、追加の熱処理を必要とする場合がある。
上記の例は、本開示の様々な態様のいくつかの可能な実施形態の単なる例示であり、当業者なら、本明細書および付属の図面を読んで理解すると、均等な変更および／または修正が思い浮かぶであろう。加えて、開示の特定の特徴が、いくつかの実装の１つのみに関して説明および／または記載されている場合があるが、そのような特徴は、任意の所与のまたは特定の用途に望ましくかつ有利であり得るように、他の実装の１つ以上の他の特徴と組み合わせられてよい。また、用語「含んでいる（ｉｎｃｌｕｄｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、「有している（ｈａｖｉｎｇ）」、「有する（ｈａｓ）」、「有する（ｗｉｔｈ）」、またはそれらの変化形が、詳細な説明および／または特許請求の範囲で使用される限り、そのような用語は、用語「含む（ｃｏｍｐｒｉｓｉｎｇ）」と同様の方法で含むことが意図される。

Claims (16)

  1. 一本のはんだリボンを半導体剥離テープ上へ切断および配置して、はんだリボンと半導体剥離テープとの組み合わせを形成するステップと、
    前記はんだリボンと半導体剥離テープとの組み合わせを、レーザ微細加工システムのＸ−Ｙステージ対上の真空チャック上に配置するステップと、
    カメラに光学像の焦点を合わせることによって、前記はんだリボンと半導体剥離テープとの組み合わせの前記はんだリボンからのガルボの作動距離を調節するステップと、
    前記はんだリボンと半導体剥離テープとの組み合わせ上に、所望のはんだ形状パターンの要素の輪郭または外周をレーザ切断するステップと、
    前記はんだリボンと半導体剥離テープとの組み合わせの空間的位置合わせを維持しながら、前記剥離テープを貫通する割り出し孔を作り出すステップと、
    前記はんだリボンを前記半導体剥離テープから剥がすステップと、
    前記所望のはんだ形状パターンの要素を前記半導体剥離テープ上に残すステップと、
    ターゲットまたは受け取り面を、割り出しピンを有する位置合わせ固定具上に提供するステップと、
    前記剥離テープ上の前記割り出し孔を、前記位置合わせ固定具の前記割り出しピンと位置合わせするステップと、
    前記所望のはんだ形状パターンの要素を有する前記半導体剥離テープをターゲット面上に配置するステップと、
    前記所望のはんだ形状パターンの要素を前記ターゲット面上へ押圧するステップと、
    前記剥離テープを除去するステップと、
    前記ターゲット面上に、精密位置合わせおよびデカール接合で、前記所望のはんだ形状パターンの要素のパターンを作るステップと
    を含む、表面へのはんだプリフォームのパターンの精密位置合わせおよびデカール接合を行う方法。
  2. 所望のはんだ形状の輪郭または外周をレーザ切断するステップは、前記剥離テープの完全性を維持する深さまでである、
    請求項１に記載の、表面へのはんだプリフォームのパターンの精密位置合わせおよびデカール接合を行う方法。
  3. 所望のはんだ形状の輪郭または外周をレーザ切断するステップは、前記剥離テープの表面までの深さまでである、
    請求項１に記載の、表面へのはんだプリフォームのパターンの精密位置合わせおよびデカール接合を行う方法。
  4. 前記剥離テープを貫通する割り出し孔を作り出すステップは、レーザ切断による、
    請求項３に記載の、表面へのはんだプリフォームのパターンの精密位置合わせおよびデカール接合を行う方法。
  5. 前記ターゲット面は、ターゲット面割り出し孔を有し、
    前記割り出し孔を、前記ターゲット面割り出し孔と位置合わせするステップをさらに含む、
    請求項１に記載の、表面へのはんだプリフォームのパターンの精密位置合わせおよびデカール接合を行う方法。
  6. 前記割り出し孔を、リール上の割り出しピンと位置合わせするステップをさらに含む、
    請求項１に記載の、表面へのはんだプリフォームのパターンの精密位置合わせおよびデカール接合を行う方法。
  7. リールツーリールシステムの方法を利用するステップをさらに含む、
    請求項１に記載の、表面へのはんだプリフォームのパターンの精密位置合わせおよびデカール接合を行う方法。
  8. 前記剥離テープを除去するステップは、機械的、熱的、または光による手段によるものである、
    請求項１に記載の、表面へのはんだプリフォームのパターンの精密位置合わせおよびデカール接合を行う方法。
  9. 接合面を有する受け取り試料を、位置合わせ治具上の前記割り出しピンの上に仰向けに配置するステップと、
    前記剥離テープ上の前記割り出し孔を、前記位置合わせ治具の前記割り出しピンと位置合わせするステップと、
    前記はんだプリフォームを有する前記剥離テープを、前記受け取り試料に面して設置するステップと、
    前記はんだプリフォームを前記表面上へ押圧するステップと、
    機械的、熱的、または光による手段によって、前記剥離テープを除去するステップと
    をさらに含む、請求項１に記載の、表面へのはんだプリフォームのパターンの精密位置合わせおよびデカール接合を行う方法。
  10. フレキシブル基板上の電子回路のはんだ接合を作るステップをさらに含む、
    請求項１に記載の、表面へのはんだプリフォームのパターンの精密位置合わせおよびデカール接合を行う方法。
  11. 前記はんだプリフォームは、５０ミクロン未満の空間正確度で表面上に配置される、請求項１に記載の、表面へのはんだプリフォームのパターンの精密位置合わせおよびデカール接合を行う方法。
  12. 別々の層に由来する電気要素または構造を接合するステップをさらに含む、
    請求項１に記載の、表面へのはんだプリフォームのパターンの精密位置合わせおよびデカール接合を行う方法。
  13. 別々の層に由来する超伝導要素または構造を接合するステップをさらに含む、
    請求項１に記載の、表面へのはんだプリフォームのパターンの精密位置合わせおよびデカール接合を行う方法。
  14. 位置合わせ治具は、２Ｄ平面または３Ｄ曲面上の別々の部品を、精度よく位置合わせしかつ組み立てる、
    請求項６に記載の、表面へのはんだプリフォームのパターンの精密位置合わせおよびデカール接合を行う方法。
  15. 一本のはんだリボンを半導体剥離テープ上へ切断および配置して、はんだリボンと半導体剥離テープとの組み合わせを形成するステップと、
    前記はんだリボンと半導体剥離テープとの組み合わせを、レーザ微細加工システムのＸ−Ｙステージ対上の真空チャック上に配置するステップと、
    カメラに光学像の焦点を合わせることによって、前記はんだリボンと半導体剥離テープとの組み合わせの前記はんだリボンからのガルボの作動距離を調節するステップと、
    前記はんだリボンと半導体剥離テープとの組み合わせ上に、所望のはんだ形状パターンの輪郭または外周をレーザ切断するステップと、
    前記はんだリボンと半導体剥離テープとの組み合わせの空間的位置合わせを維持しながら、前記剥離テープを貫通する割り出し孔を作り出すステップと、
    前記はんだリボンを前記半導体剥離テープから剥がすステップと、
    前記所望のはんだ形状要素を前記半導体剥離テープ上に残すステップと、
    ターゲット面を、割り出しピンを有する位置合わせ固定具上に提供するステップと、
    前記剥離テープ上の前記割り出し孔を、前記位置合わせ固定具の前記割り出しピンと位置合わせするステップと、
    前記所望のはんだ形状要素を有する前記半導体剥離テープを前記ターゲット面上に配置するステップと、
    前記所望のはんだ形状要素を前記ターゲット面上へ押圧するステップと、
    前記剥離テープを除去するステップと、
    前記ターゲット面上に、精密位置合わせおよびデカール接合で、前記所望のはんだ形状要素のパターンを作るステップと
    を含む、表面へのはんだプリフォームのパターンの精密位置合わせおよびデカール接合を行うプロセスの製品。
  16. 接合面を有する受け取り試料を、位置合わせ治具上の前記割り出しピンの上に仰向けに配置するステップと、
    前記剥離テープ上の前記割り出し孔を、前記位置合わせ治具の前記割り出しピンと位置合わせするステップと、
    前記はんだプリフォームを有する前記剥離テープを、前記受け取り試料に面して設置するステップと、
    前記はんだプリフォームを前記表面上へ押圧するステップと、
    機械的、熱的、または光による手段によって、前記剥離テープを除去するステップと
    をさらに含む、請求項１５に記載の、表面へのはんだプリフォームのパターンの精密位置合わせおよびデカール接合を行うプロセスの製品。
JP2020542579A 2017-12-14 2018-12-12 表面へのはんだプリフォームのパターンの精密位置合わせおよびデカール接合 Pending JP2021514842A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201762598541P 2017-12-14 2017-12-14
US201762598539P 2017-12-14 2017-12-14
US62/598,541 2017-12-14
US62/598,539 2017-12-14
US201862728650P 2018-09-07 2018-09-07
US62/728,650 2018-09-07
PCT/US2018/065294 WO2019118650A1 (en) 2017-12-14 2018-12-12 Precise alignment and decal bonding of a pattern of solder preforms to a surface

Publications (1)

Publication Number Publication Date
JP2021514842A true JP2021514842A (ja) 2021-06-17

Family

ID=66815192

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020542823A Pending JP2021516443A (ja) 2017-12-14 2018-12-12 高温超伝導線状テープの組み合わせの作製
JP2020542579A Pending JP2021514842A (ja) 2017-12-14 2018-12-12 表面へのはんだプリフォームのパターンの精密位置合わせおよびデカール接合

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020542823A Pending JP2021516443A (ja) 2017-12-14 2018-12-12 高温超伝導線状テープの組み合わせの作製

Country Status (6)

Country Link
US (3) US11600762B2 (ja)
EP (2) EP3724898A4 (ja)
JP (2) JP2021516443A (ja)
KR (2) KR20200099555A (ja)
CA (2) CA3088977A1 (ja)
WO (2) WO2019118651A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021516443A (ja) * 2017-12-14 2021-07-01 ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ， アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー 高温超伝導線状テープの組み合わせの作製
US10860754B2 (en) 2018-04-26 2020-12-08 Vektor Medical, Inc. Calibration of simulated cardiograms

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4164064A (en) * 1978-03-13 1979-08-14 General Dynamics Corporation Solder preform loading method and apparatus
US4862249A (en) * 1987-04-17 1989-08-29 Xoc Devices, Inc. Packaging system for stacking integrated circuits
DE4038765A1 (de) 1990-12-05 1992-06-11 Abb Patent Gmbh Verfahren zum beschicken und benetzen eines substrates mit lot
US5497938A (en) * 1994-09-01 1996-03-12 Intel Corporation Tape with solder forms and methods for transferring solder to chip assemblies
US5695109A (en) * 1995-11-22 1997-12-09 Industrial Technology Research Institute Solder paste inter-layer alignment apparatus for area-array on-board rework
US6412685B2 (en) 1997-01-28 2002-07-02 Galahad, Co. Method and apparatus for release and optional inspection for conductive preforms placement apparatus
US6210514B1 (en) * 1998-02-11 2001-04-03 Xerox Corporation Thin film structure machining and attachment
CA2378833A1 (en) 1999-07-23 2001-02-01 American Superconductor Corporation Enhanced high temperature coated superconductors
DE10117370C2 (de) 2001-04-06 2003-05-22 Vacuumschmelze Gmbh & Co Kg Supraleiteranodnung
ATE407456T1 (de) 2002-10-04 2008-09-15 Nexans Metall-keramik-hochtemperatursupraleiterverbund und verfahren zur verbindung eines keramikhochtemperatursupraleiters mit einem metall
DE10312109A1 (de) 2003-03-19 2004-09-30 Robert Bosch Gmbh Herstellung von Lotkontakten auf einem Wafer unter Verwendung einer strukturierten Lotfolie
US7533793B2 (en) 2004-02-20 2009-05-19 Fry's Metals, Inc. Solder preforms for use in electronic assembly
US20090298697A1 (en) 2008-05-28 2009-12-03 Superpower, Inc. Multifilamentary superconducting articles and methods of forming thereof
US8053283B2 (en) 2010-03-25 2011-11-08 International Business Machines Corporation Die level integrated interconnect decal manufacturing method and apparatus
KR101637468B1 (ko) 2014-07-24 2016-07-07 한국전기연구원 하우징과 접합된 구조의 적층 고온초전도 선재 및 그 제조방법
WO2016021343A1 (ja) 2014-08-05 2016-02-11 株式会社フジクラ 酸化物超電導線材、超電導機器及び酸化物超電導線材の製造方法
KR102284652B1 (ko) * 2014-08-28 2021-08-02 삼성전자 주식회사 반도체 패키지
TWI759281B (zh) * 2016-02-19 2022-04-01 美商萬騰榮公司 用於環狀焊接預製體的雷射製造的方法、由雷射製造備製的環狀焊接預製體及在框帽組件中使用環狀焊接預製體的方法
JP2021516443A (ja) * 2017-12-14 2021-07-01 ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ， アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー 高温超伝導線状テープの組み合わせの作製

Also Published As

Publication number Publication date
US20230081740A1 (en) 2023-03-16
CA3088977A1 (en) 2019-06-20
US11711983B2 (en) 2023-07-25
EP3724898A1 (en) 2020-10-21
WO2019118651A1 (en) 2019-06-20
EP3724898A4 (en) 2021-09-15
EP3723934A4 (en) 2021-09-22
EP3723934A1 (en) 2020-10-21
US11600762B2 (en) 2023-03-07
KR20200099554A (ko) 2020-08-24
CA3089491A1 (en) 2019-06-20
JP2021516443A (ja) 2021-07-01
US20190184480A1 (en) 2019-06-20
KR20200099555A (ko) 2020-08-24
WO2019118650A1 (en) 2019-06-20
US20190189888A1 (en) 2019-06-20

Similar Documents

Publication Publication Date Title
JP5964005B2 (ja) チップを接触基板に移送する方法及び装置
JPS6097634A (ja) マイクロパツク製作方法
JPH0212849A (ja) 集積回路チップの取付方法
JP6716391B2 (ja) 実装方法および実装装置
US20060013680A1 (en) Chip handling methods and apparatus
TWI790353B (zh) 元件的移設方法
EP2980048B1 (en) Apparatus and method for producing (metallic plate)-(ceramic board) laminated assembly, and apparatus and method for producing substrate for power modules
US11495571B2 (en) Mounting method and mounting device
JP2021514842A (ja) 表面へのはんだプリフォームのパターンの精密位置合わせおよびデカール接合
CN111512423A (zh) 安装方法和安装装置
JP6817826B2 (ja) 実装方法および実装装置
JP6932164B2 (ja) 電子部品を貼り付ける方法
JP6916104B2 (ja) 実装方法および実装装置
CN111837299A (zh) 半导体模块及其制造方法
TWI814612B (zh) 基板之電子元件植入方法及裝置
WO2013072078A1 (en) Punching method and tools therefore
JP2003203881A (ja) 電子部品の剥離方法及びその実装方法
JPH0661310A (ja) リード、ｔａｂテープ、ｔａｂテープの製造方法、リードと被接合体との接合方法、ならびにｔａｂテープと半導体チップとの接合方法および接合装置
TW202335556A (zh) 使用層壓模組化預製件接合電組件及機械組件之方法
JP3529554B2 (ja) 電子素子の製造方法
JP5489784B2 (ja) 半導体デバイスの製造方法
JP2020115510A (ja) ウェーハの加工方法
JP2020115509A (ja) ウェーハの加工方法
JPH0936535A (ja) 実装方法、実装装置及び位置合せ用治具
JPH0232548A (ja) フィルムパッケージ形半導体装置のペレットボンディング方法