JP2007027549A - Ｉｃチップ実装方法 - Google Patents

Ｉｃチップ実装方法 Download PDF

Info

Publication number
JP2007027549A
JP2007027549A JP2005209965A JP2005209965A JP2007027549A JP 2007027549 A JP2007027549 A JP 2007027549A JP 2005209965 A JP2005209965 A JP 2005209965A JP 2005209965 A JP2005209965 A JP 2005209965A JP 2007027549 A JP2007027549 A JP 2007027549A
Authority
JP
Japan
Prior art keywords
base
chip
wafer
mounting
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005209965A
Other languages
English (en)
Other versions
JP4750492B2 (ja
Inventor
Naoki Ishikawa
直樹 石川
Shunji Baba
俊二 馬場
Hidehiko Kira
秀彦 吉良
Hiroshi Kobayashi
弘 小林
Shunichi Kikuchi
俊一 菊池
Tatsuro Tsuneno
達朗 常野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Frontech Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Frontech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Frontech Ltd filed Critical Fujitsu Ltd
Priority to JP2005209965A priority Critical patent/JP4750492B2/ja
Priority to TW094144237A priority patent/TWI315052B/zh
Priority to EP05257725.1A priority patent/EP1746651B1/en
Priority to US11/319,652 priority patent/US7214563B2/en
Priority to KR1020060001010A priority patent/KR100824083B1/ko
Priority to CNB2006100036140A priority patent/CN100431125C/zh
Priority to CN2008100992976A priority patent/CN101303988B/zh
Publication of JP2007027549A publication Critical patent/JP2007027549A/ja
Priority to KR1020070115728A priority patent/KR100811039B1/ko
Application granted granted Critical
Publication of JP4750492B2 publication Critical patent/JP4750492B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75317—Removable auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

【課題】本発明は、ベース上に複数のＩＣチップを実装するＩＣチップ実装方法に関し、生産性向上を図る。
【解決手段】ベースへの搭載面とは反対側の面がテープでマウントされダイシングによりそのテープを残してＩＣチップごとに分離されたウェハを用意して、そのウェハを、ベースへの搭載面がベースに対面する向きに、ベースに対向させ、ベースをウェハに沿う所定の一次元方向に送りながら、かつウェハをベースに沿って二次元的に移動させながら、ウェハ上のＩＣチップを順次にベース上に押し当ててベース上に仮固定させ、ベース上に仮固定された複数のＩＣチップを一括して加熱及び加圧することによりそれら複数のＩＣチップをベース上に固定させる。
【選択図】 図４

Description

本発明は、ベース上に複数のＩＣチップを実装するＩＣチップ実装方法に関する。
近年、リーダライタに代表される外部機器との間で、電波によって非接触で情報のやり取りを行う種々のタイプのＲＦＩＤタグが提案されている。このＲＦＩＤタグの一種として、プラスチックや紙からなるベースシート上に電波通信用のアンテナパターンとＩＣチップが搭載された構成のものが提案されており、このようなタイプのＲＦＩＤタグについては、物品などに貼り付けられ、その物品に関する情報を外部機器とやり取りすることで物品の識別などを行うという利用形態が考えられている。
図１は、ＲＦＩＤタグの一例を示す正面図（Ａ）および側面断面図（Ｂ）である。
この図１に示すＲＦＩＤタグ１は、シート状のＰＥＴフィルム等からなるベース１３上に設けられたアンテナ１２と、そのアンテナ１２にバンプ１６を介して接続されたＩＣチップ１１と、それらアンテナ１２およびＩＣチップ１１を覆ってベース１３に接着剤１５で接着されたカバーシート１４で構成されている。
このＲＦＩＤタグ１を構成するＩＣチップ１１は、アンテナ１２を介して外部機器と無線通信を行ない情報をやりとりすることができる。
このようなＲＦＩＤタグについては、上述のような利用形態を含む広範な利用形態が考えられているが、このようなＲＦＩＤタグを様々な形態で利用するにあたってはその製造コストが大きな問題の１つとなっており、製造コスト低減のための様々な努力が払われている。
図２は、従来の一般的なＲＦＩＤタグの製造方法の中のＩＣチップ実装方法を示す図である。
ここでは、先ず、図２（Ａ）に示すように、各種のＩＣチップの作り込まれたウェハ１０の裏面（ベースシートへの搭載面とは反対側の面）全面がテープ３０でマウントされ、さらにダイシングによりそのテープ３０を残してＩＣチップ１１ごとに分離される。
次に、図２（Ｂ）に示すように、ピッキング冶具３２でウェハ１０上の多数のＩＣチップ１１のうちの１個をテープ３０から引き剥して持ち上げる。
さらに、図２（Ｃ）に示すように、ＩＣチップ１１を吸着した状態のピッキング冶具３２を上下反転させる。
さらに、図２（Ｄ）に示すように、今度は、そのＩＣチップ１１をボンディングヘッド３３に渡す。
さらに、図２（Ｅ）に示すように、そのボンディングヘッド３３が、その１個のＩＣチップ１１を、ベース１３上に運んでそのベース１３上に形成されているアンテナ１２と接続される正規の位置に載せ、図２（Ｆ）に示すようにして、加圧および加熱によりそのＩＣチップ１１をベース１３上に半田付けする。その後、ボンディングヘッド３３をＩＣチップ１１から移動すると、図２（Ｇ）に示すように、ＩＣチップ１１の実装が完了する。
以上の図２（Ｂ）〜図２（Ｇ）の各工程が、ウェハ１０上の多数のＩＣチップ１１について順次繰り返される。
この実装方法の場合、ウェハ１０上のＩＣチップ１１を１つずつピックアップし、反転して別の冶具（ボンディングヘッド）に受け渡しそのボンディングヘッドで実装するという複雑な工程をＩＣチップ１つずつについて順次行なう必要があり、生産性が低く製造コスト高となってしまっている。
この製造コストを低減する１つの方法として、特許文献１には、走行するウェブ材料（ベース）上に間隔を置いてＩＣチップ埋め込み用の凹部を形成し、その凹部にＩＣチップを嵌め込み、その凹部に嵌め込まれたＩＣチップと接続されるようにアンテナパターンをインクジェット法で印刷することが提案されている。
しかしながら、この特許文献１で提案された方法は、ウェブ材料（ベース）の凹部にＩＣチップを実装するにあたり、槽内に液体を充満させてその液体内にＩＣチップを浮かべ、ウェブ材料（ベース）を槽内を通して走行させることによりそのウェブ材料（ベース）の凹部にＩＣチップを嵌め込むというものであり、ＩＣチップが正しい向きに凹部内に正確に嵌め込まれるとは限らず、また凹部にＩＣチップが嵌入せずに空の凹部のまま槽内を通過してしまうおそれもあり、凹部にＩＣチップを嵌め込む工程の信頼性が低いという問題がある。また、凹部にＩＣチップが正しく嵌め込まれたとしても、アンテナパターンは、その凹部に嵌め込まれたＩＣチップに対し高精度に位置決めされている必要があり、ＩＣチップの凹部への嵌め込み位置に僅かな誤差があってもその誤差に合わせてアンテナパターンの印刷位置を変更する必要があり、結局は生産性向上には結びつかないおそれがある。
特開２００３−２４２４７２号公報
本発明は、上記事情に鑑み、生産性向上が図られたＩＣチップ実装方法を提供することを目的とする。
上記目的を達成する本発明のＩＣチップ実装方法のうちの第１のＩＣチップ実装方法は、ベース上に複数のＩＣチップを実装するＩＣチップ実装方法であって、
ベースへの搭載面とは反対側の面がテープでマウントされダイシングによりそのテープを残してＩＣチップごとに分離されたウェハを用意して、
そのウェハを、ベースへの搭載面がベースに対面する向きに、ベースに対向させ、
ベースをウェハに沿う所定の一次元方向に送りながら、かつウェハをベースに沿って二次元的に移動させながら、ウェハ上のＩＣチップを順次にベース上に押し当ててベース上に仮固定させ、
ベース上に仮固定された複数のＩＣチップを一括して加熱及び加圧することによりそれら複数のＩＣチップをベース上に固定させることを特徴とする。
また、上記目的を達成する本発明のＩＣチップ実装方法のうちの第２のＩＣチップ実装方法は、ベース上に複数のＩＣチップを実装するＩＣチップ実装方法であって、
ベースへの搭載面とは反対側の面がテープでマウントされダイシングによりそのテープを残してＩＣチップごとに分離されたウェハを用意して、
そのウェハを、ベースへの搭載面がベースに対向する向きに、ベースに対向させ、
ベースをウェハに沿う所定の一次元方向に送りながら、かつウェハをベースに沿って二次元的に移動させながら、ウェハ上のＩＣチップを、加熱と加圧を行なう加熱加圧ヘッドでベース上に押し当てて加熱および加圧することにより、ＩＣチップをベース上に順次固定させることを特徴とする。
また、上記目的を達成する本発明のＩＣチップ実装方法のうちの第３のＩＣチップ実装方法は、ベース上に複数のＩＣチップを実装するＩＣチップ実装方法であって、
ダイシングにより複数のＩＣチップに分離される前のウェハの、ベースへのＩＣチップの搭載面とは反対側の面を、ダイシング後の展開によりＩＣチップどうしの間隔がベース上への搭載間隔と一致するように折り曲げにより縮小させたテープでマウントし、
縮小させたテープでマウントされたウェハを、ダイシングにより、そのテープを残してＩＣチップごとに分離し、
テープによりマウントされたＩＣチップを、ＩＣチップのベースへの搭載面がベースに対面する向きに、テープを展開した状態でベースに対向させ、
ＩＣチップをベース上に搭載させることを特徴とする。
さらに、上記目的を達成する本発明のＩＣチップ実装方法のうちの第４のＩＣチップ実装方法は、ベース上に複数のＩＣチップを実装するＩＣチップ実装方法であって、
ベースへの搭載面とは反対側の面がテープでマウントされダイシングによりテープを残してＩＣチップごとに分離されたウェハを用意するとともに、ＩＣチップが搭載されるベースを、そのベース上にウェハ上のＩＣチップを搭載してそのベースを展開することによりベース上のＩＣチップどうしの間隔がベース上に搭載すべき所期の間隔と同一の間隔となるように曲げ加工により縮小化しておき、
テープでマウントされたウェハを、ベースへの搭載面がベースに対面する向きに、縮小化されたベースに対向させ、
ウェハ上のＩＣチップを縮小化されたベース上に搭載させ、
ベースを展開することを特徴とする。
ここで、上記目的を達成する本発明の第１〜第４のＩＣチップ実装方法のいずれにおいても、上記ベースが、通信用のアンテナが所定間隔で複数形成されたベースであり、上記ＩＣチップが、ベース上のアンテナを介して無線通信を行なう回路が搭載されたＩＣチップであることが好ましい。すなわち、本発明をＲＦＩＤタグに適用することが好ましい。
また、上記目的を達成する本発明の第１〜第４のＩＣチップ実装方法のいずれにおいても、ベースに対向させたＩＣチップをそのベースに搭載させるにあたり、ベース上のＩＣチップの搭載箇所、及び／又は、そのＩＣチップ自体をカメラで撮影し、画像認識により位置調整を行ないながら、ＩＣチップをベース上に搭載することが好ましい。
以上の本発明のうちの第１および第２のＩＣチップ実装方法によれば、ＩＣチップを順次高速にベース上に搭載することができ、ＩＣチップ実装の生産性が向上する。
また、本発明のうちの第３および第４のＩＣチップ実装方法によれば、ＩＣチップの間隔と、ベース上のＩＣチップ搭載位置の間隔を揃えておいてＩＣチップをベースに搭載するため、複数のＩＣチップをベース上に一括して、あるいは順次高速に搭載することができ、ＩＣチップ実装の生産性が向上する。
以下、本発明の実施の形態について説明する。
図３は、ウェハとベースとの位置関係を示す図である。
以下に説明する第１実施形態では、ウェハ１０とベース１３が用意され、図３に示すように対向した位置に配置される。ここで、このウェハ１０は、ベース１３への搭載面（図３の下側の面）とは反対側の面（図３の上側の面）がテープ３０でマウントされ、ダイシングによりそのテープ３０を残してＩＣチップ１１ごとに分離されたものであり、そのウェハ１０が、図３に示すように、ベース１３への搭載面がベース１３に対面する向きに、ベース１３に対向した位置に配置される。このウェハ１０は、ベース１３に沿うＸ方向およびＹ方向に二次元的に移動される。
また、ベース１３は、ウェハ１０と対向する側の面（図３の上面）にアンテナ１２が所定間隔で複数形成されたものであり、このベース１３は、アンテナ１２が並ぶ方向（図３に矢印Ｘで示す方向）に定量送りされる。
本発明の第１実施形態では、ウェハ１０とベース１３を図３のとおりに配置した上で、以下のようにして、ウェハ１０上のＩＣチップ１１をベース１３上に搭載する。
図４は、本発明の第１実施形態のＩＣチップ実装方法を示す工程図である。
先ず、図３を参照して説明したように、テープ３０でマウントされてＩＣチップ１１ごとに分離されたウェハ１０を用意して、そのウェハ１０を、ベース１３への搭載面がそのベース１３に対面する向きにベース１３に対向させて配置する。一方、このベース１３上には、アンテナ１２が配列されている（図４（Ａ））。
その状態で、ベース１３を矢印Ｘ方向（図３参照）に定量送りしながら、かつウェハ１０をＸＹ方向（図３参照）に二次元的に移動させて、そのウェハ１０上に並ぶ多数のＩＣチップ１１のうちの１つ（ＩＣチップ１１ａ）を押当冶具５１でテープ３０の上から押してその１つのＩＣチップ１１ａをベース１３上の１つのアンテナ１２ａ上に仮固定する（図４（Ｂ））。
図５は、ＩＣチップ１１をベース１３上に位置決めする場面の模式図である。
ＩＣチップ１１を押当冶具５１で押してベース１３上に仮固定するにあたっては、仮固定しようとしているＩＣチップ１１をベース１３上の所定位置に位置決めする必要がある。このため、ここでは、２台のカメラ７１ａ，７１ｂで、搭載しようとしているＩＣチップ１１自体、およびベース１３上の、そのＩＣチップ１１の搭載位置が撮影され、各画像認識部７２ａ，７２ｂで画像認識され、各ずれ量算出部７３ａ，７３ｂで各ずれ量が算出され、ＸＹ補正部７４ではそれらのずれ量を総合して搭載しようとしているＩＣチップをベース１３上の所定位置に正確に位置決めする。こうすることにより、ＩＣチップ１１が、ベース１３上のアンテナ１２に対する所定位置に正確に搭載される。
図４に戻って説明を続ける。
次に、ベース１３を定量送りする間にウェハ１０側もＸ−Ｙ移動により位置決めし（図４（Ｃ））、次のＩＣチップ１１ｂが押当冶具５１で押され（図４（Ｄ））、そのＩＣチップ１１ｂがベース１３上の次のアンテナ１２ｂ上に仮固定される（図４（Ｅ））。
次に、同様にして、押当冶具５１により、ベース１３上のアンテナ１２ｃにＩＣチップ１１ｃが押し当てられて（図４（Ｆ））、ＩＣチップ１１ｃがアンテナ１２ｃに仮固定される。
このようにして複数のＩＣチップ１１がベース１３上の複数のアンテナ１２にそれぞれ仮固定された後、それら複数のＩＣチップ１１上に一括加熱ヘッド５２が置かれてそれら複数のＩＣチップ１１が加熱および加圧され、それら複数のＩＣチップ１１がベース１３上の各アンテナ１２上に一括して半田付け実装される（図４（Ｇ））。
この第１実施形態によれば、多数のＩＣチップ１１がベース１３上に順次高速に仮固定され、ベース１３上に仮固定された複数のＩＣチップ１１が一括加熱ヘッド５２により一括して半田付け固定されるため、ベース１３へのＩＣチップ１１の実装が高速化され生産性が向上する。
図６は、本発明の第２実施形態のＩＣチップ実装方法を示す工程図である。
この第２実施形態でも、図３を参照して説明した配置や移動の形態はそのまま踏襲される。すなわち、ここでは先ず、図３を参照して説明したように、テープ３０でマウントされてＩＣチップ１１ごとに分離されたウェハ１０を用意して、そのウェハ１０を、ベース１３への搭載面がそのベース１３に対面する向きにベース１３に対向させて配置する。一方、このベース１３上には、アンテナ１２が配列されている（図６（Ａ））。
その状態で、ベース１３を矢印Ｘ方向（図３参照）に定量送りしながら、かつウェハ１０をＸＹ方向（図３参照）に二次元的に移動させて、そのウェハ１０上に並ぶ多数のＩＣチップ１１のうちの１つ（ＩＣチップ１１ａ）を加熱ヘッド６１でテープ３０の上から押して加熱および加圧し、その１つのＩＣチップ１１ａを、ベース１３上の１つのアンテナ１２ａ上に、半田付け固定する（図６（Ｂ））。
図７は、加熱ヘッド６１の構造を示した模式図である。
この加熱ヘッド６１は、その中央部に搭載ヘッド６１１が備えられている。この搭載ヘッド６１１は、内部に加熱ヒータ（図示せず）を備え、ヘッド保持部６１２で保持されて上下動する構造となっている。また、この搭載ヘッド６１１を取り巻くように吸着部６１３が設けられている。この吸着部６１３は、図７（Ｂ）に示すように、搭載ヘッド６１１でテープ３０の上からＩＣチップ１１を押し下げるときに、そのテープ３０の、押し下げられるＩＣチップ１１の周囲に吸着し、搭載ヘッド６１１が押し下げ対象のＩＣチップ１１を押し下げたときの影響が、テープ３０の隣接するＩＣチップの部分まで及ばないようにしている。この影響が隣接するＩＣチップの部分にまで及ぶと、その隣接するＩＣチップの部分へのテープの伸びが、そのＩＣチップ搭載時に搭載位置誤差としてあらわれるおそれがあるからである。
図６に戻って説明を続ける。
次に、ベース１３を定量送りする間にウェハ１０側もＸ−Ｙ移動により位置決めし（図６（Ｃ））、次のＩＣチップ１１ｂを加熱ヘッド６１で押して加熱および加圧し（図６（Ｄ））、そのＩＣチップ１１ｂをベース１３上の次のアンテナ１２ｂ上に半田付け固定する（図６（Ｅ））。
次に、同様にして、加熱ヘッド６１により、ベース１３上のアンテナ１２ｃにＩＣチップ１１ｃを押し当てて加熱および加圧し（図６（Ｆ））、ＩＣチップ１１ｃをアンテナ１２ｃに半田付け固定する。
このようにして、この第２実施形態では、ベース１３が定量送り出されウェハ１０がＸ−Ｙ移動しながら複数のＩＣチップ１１がベース１３上の複数のアンテナ１２に順次に高速に半田付け固定されるため、ＩＣチップ１１の実装が高速化され、生産性が向上する。
図８は、本発明の第３実施形態の工程図である。
ここでは、ダイシングにより複数のＩＣチップ１１に分離される前のウェハ１０の、ベース１３（図８（Ｃ）参照）へのＩＣチップ１１の搭載面（図８（Ａ）の上側の面）とは反対側の面（図８（Ａ）の下側の面）を、テープ３０でマウントする（図８（Ａ））。ここで、このテープ３０は、ダイシング後の展開によりＩＣチップ１１どうしの間隔がベース１３上への搭載間隔と一致するように、折り曲げにより縮小した状態にある。
ウェハ１０を縮小させたテープ３０でマウントするにあたっては、テープ３０の折り曲げの峰にあたる頂部１つずつがＩＣチップ１１の１つずつに対応するように位置決めした上でマウントする。
次に、ウェハ１０が、ＩＣチップ１１ごとに分離するようにダイシングされる（図８（Ｂ））。
さらに、テープ３０によりマウントされたＩＣチップ１１を、そのテープ３０を展開した状態で、そのＩＣチップ１１のベース１３への搭載面（図８（Ｃ）の下面）がそのベース１３に対面する向きにベース１３に対向させる（図８（Ｃ））。
この状態で、ＩＣチップ１１の間隔と、ベース１３上のアンテナ１２の間隔とが一致しており、個々に位置決めする必要はなく、あるいは図５に示すようにして個々に位置決めする場合であっても位置を微調整すればよく、複数のＩＣチップ１１を、一括して、あるいは、順次高速に、ベース１３上の各アンテナ１２に固定する。
図９は、本発明の第４実施形態の工程図である。
ここでは、図９（Ａ）に示すような、アンテナ１２が等間隔に形成されたベース１３が、図９（Ｂ）に示すように曲げ加工により縮小化される。このベース１３は、曲げ加工により、そのベース１３上にウェハ１０上のＩＣチップ１１を搭載してそのベース１３を展開することによりそのベース１３上のＩＣチップ１１どうしの間隔がそのベース１３上に搭載すべき所期の間隔、すなわちアンテナ１２どうしの間隔と同一の間隔となるように縮小化される。
また、このベースとは別に、ベース１３への搭載面とは反対側の面がテープ３０でマウントされダイシングによりそのテープ３０を残してＩＣチップ１１ごとに分離されたウェハ１０を用意し、そのウェハ１０を、ベース１３への搭載面がベース１３に対面する向きに、上記のようにして縮小化されたベース１３に対向させ（図９（Ｃ））、それらのＩＣチップ１１をベース１３上のアンテナ１２上に搭載する（図９（Ｄ））。その後、ベース１３を展開すると、ベース１３上に所定のピッチで形成された複数のアンテナ１２のそれぞれに１つずつＩＣチップ１１が搭載された状態となる（図９（Ｅ））。
図１０は、ＩＣチップ１１をベース１３上に搭載する場面の模式図である。
ＩＣチップ１１をベース１３上に搭載するにあたっては、カメラ８１でその搭載部分が撮影され、画像認識部８２で画像認識され、ズレ量算出部８３でＩＣチップ１１とベース１３上のアンテナ１２とのずれ量が算出され、ＸＹ補正部８４によりＩＣチップ１１が位置調整される。こうすることにより、ＩＣチップ１１が、ベース１３上のアンテナ１２に対する所定位置に正確に搭載される。
この第４実施形態でも、複数のＩＣチップ１１を一括して、あるいは順次高速にベース１３上に搭載することができ、ＩＣチップ実装の高速化が図られ、実装コストが低減化される。
ＲＦＩＤタグの一例を示す正面図（Ａ）および側面断面図（Ｂ）である。 従来の一般的なＲＦＩＤタグの製造方法の中のＩＣチップ実装方法を示す図である。 ウェハとベースとの位置関係を示す図である。 本発明の第１実施形態のＩＣチップ実装方法を示す工程図である。 ＩＣチップをベース上に位置決めする場面の模式図である。 本発明の第２実施形態のＩＣチップ実装方法を示す工程図である。 加熱ヘッドの構造を示した模式図である。 本発明の第３実施形態の工程図である。 本発明の第４実施形態の工程図である。 ＩＣチップをベース上に搭載する場面の模式図である。
符号の説明
１ ＲＦＩＤタグ
１０ ウェハ
１１ ＩＣチップ
１２ アンテナ
１３ ベース
１５ 接着剤
１６ バンプ
３０ テープ
３２ ピッキング冶具
３３ ボンディングヘッド
５１ 押当冶具
５２ 一括加熱ヘッド
６１ 加熱ヘッド
７１ａ，７１ｂ カメラ
７２ａ，７２ｂ 画像認識部
７３ａ，７３ｂ ずれ量算出部
７４ ＸＹ補正部
８１ カメラ
８２ 画像認識部
８３ ズレ量算出部
８４ ＸＹ補正部
６１１ 搭載ヘッド
６１２ ヘッド保持部
６１３ 吸着部

Claims (6)

  1. ベース上に複数のＩＣチップを実装するＩＣチップ実装方法において、
    ベースへの搭載面とは反対側の面がテープでマウントされダイシングにより該テープを残してＩＣチップごとに分離されたウェハを用意して、該ウェハを、ベースへの搭載面が該ベースに対面する向きに、該ベースに対向させ、
    前記ベースを前記ウェハに沿う所定の一次元方向に送りながら、かつ該ウェハを該ベースに沿って二次元的に移動させながら、前記ウェハ上のＩＣチップを順次に前記ベース上に押し当てて該ベース上に仮固定させ、
    前記ベース上に仮固定された複数のＩＣチップを一括して加熱及び加圧することにより、該複数のＩＣチップを該ベース上に固定させることを特徴とするＩＣチップ実装方法。
  2. ベース上に複数のＩＣチップを実装するＩＣチップ実装方法において、
    ベースへの搭載面とは反対側の面がテープでマウントされダイシングにより該テープを残してＩＣチップごとに分離されたウェハを用意して、
    該ウェハを、ベースへの搭載面が該ベースに対向する向きに該ベースに対向させ、
    前記ベースを前記ウェハに沿う所定の一次元方向に送りながら、かつ該ウェハを該ベースに沿って二次元的に移動させながら、前記ウェハ上のＩＣチップを、加熱と加圧を行なう加熱加圧ヘッドで前記ベース上に押し当てて加熱および加圧することにより、該ＩＣチップを該ベース上に順次固定させることを特徴とするＩＣチップ実装方法。
  3. ベース上に複数のＩＣチップを実装するＩＣチップ実装方法において、
    ダイシングにより複数のＩＣチップに分離される前のウェハの、ベースへのＩＣチップの搭載面とは反対側の面を、ダイシング後の展開によりＩＣチップどうしの間隔がベース上への搭載間隔と一致するように折り曲げにより縮小させたテープでマウントし、
    縮小させたテープでマウントされたウェハを、ダイシングにより、該テープを残してＩＣチップごとに分離し、
    前記テープによりマウントされたＩＣチップを、該ＩＣチップのベースへの搭載面が該ベースに対面する向きに、該テープを展開した状態で該ベースに対向させ、
    前記ＩＣチップを前記ベース上に搭載させることを特徴とするＩＣチップ実装方法。
  4. ベース上に複数のＩＣチップを実装するＩＣチップ実装方法において、
    ベースへの搭載面とは反対側の面がテープでマウントされダイシングにより該テープを残してＩＣチップごとに分離されたウェハを用意するとともに、ＩＣチップが搭載されるベースを、該ベース上に前記ウェハ上のＩＣチップを搭載して該ベースを展開することにより該ベース上のＩＣチップどうしの間隔が該ベース上に搭載すべき所期の間隔と同一の間隔となるように曲げ加工により縮小化しておき、
    前記テープでマウントされたウェハを、ベースへの搭載面が該ベースに対面する向きに、縮小化されたベースに対向させ、
    前記ウェハ上のＩＣチップを縮小化されたベース上に搭載させ、
    前記ベースを展開することを特徴とするＩＣチップ実装方法。
  5. 前記ベースが、通信用のアンテナが所定間隔で複数形成されたベースであり、
    前記ＩＣチップが、前記ベース上のアンテナを介して無線通信を行なう回路が搭載されたＩＣチップであることを特徴とする請求項１から４のうちいずれか１項記載のＩＣチップ実装方法。
  6. 前記ベースに対向させたＩＣチップを該ベースに搭載させるにあたり、前記ベース上のＩＣチップの搭載箇所、及び／又は、該ＩＣチップ自体をカメラで撮影し、画像認識により位置調整を行ないながら、該ＩＣチップを該ベース上に搭載することを特徴とする請求項１から４のうちいずれか１項記載のＩＣチップ実装方法。
JP2005209965A 2005-07-20 2005-07-20 Ｉｃチップ実装方法 Expired - Fee Related JP4750492B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2005209965A JP4750492B2 (ja) 2005-07-20 2005-07-20 Ｉｃチップ実装方法
TW094144237A TWI315052B (en) 2005-07-20 2005-12-14 Ic chip mounting method
EP05257725.1A EP1746651B1 (en) 2005-07-20 2005-12-15 IC chip mounting method
US11/319,652 US7214563B2 (en) 2005-07-20 2005-12-29 IC chip mounting method
KR1020060001010A KR100824083B1 (ko) 2005-07-20 2006-01-04 Ｉｃ 칩 실장 방법
CNB2006100036140A CN100431125C (zh) 2005-07-20 2006-01-09 Ic芯片安装方法
CN2008100992976A CN101303988B (zh) 2005-07-20 2006-01-09 Ic芯片安装方法
KR1020070115728A KR100811039B1 (ko) 2005-07-20 2007-11-13 Ｉｃ 칩 실장 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005209965A JP4750492B2 (ja) 2005-07-20 2005-07-20 Ｉｃチップ実装方法

Publications (2)

Publication Number Publication Date
JP2007027549A true JP2007027549A (ja) 2007-02-01
JP4750492B2 JP4750492B2 (ja) 2011-08-17

Family

ID=37330695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005209965A Expired - Fee Related JP4750492B2 (ja) 2005-07-20 2005-07-20 Ｉｃチップ実装方法

Country Status (6)

Country Link
US (1) US7214563B2 (ja)
EP (1) EP1746651B1 (ja)
JP (1) JP4750492B2 (ja)
KR (2) KR100824083B1 (ja)
CN (2) CN100431125C (ja)
TW (1) TWI315052B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222639A (ja) * 2010-04-07 2011-11-04 Disco Abrasive Syst Ltd ボンディング方法
JP2012156473A (ja) * 2011-01-28 2012-08-16 Adwelds:Kk 部品移載装置および部品移載方法
WO2014020790A1 (ja) * 2012-08-03 2014-02-06 パナソニック株式会社 実装方法
US9245787B2 (en) 2011-06-13 2016-01-26 Samsung Electronics Co., Ltd. Apparatus of manufacturing semiconductor packages and methods of manufacturing semiconductor packages using the same
JP2016092078A (ja) * 2014-10-30 2016-05-23 株式会社東芝 半導体チップの接合方法及び半導体チップの接合装置
JP2020021966A (ja) * 2018-06-21 2020-02-06 株式会社東芝 半導体チップの接合方法及び半導体チップの接合装置
JP2021535629A (ja) * 2018-09-03 2021-12-16 アセンブリオン ビー．ブイ． ダイ取り付けシステム、およびダイを基板に取り付ける方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101288165B1 (ko) * 2011-08-29 2013-07-18 삼성전기주식회사 바이오칩 스탬핑 장치 및 스탬핑 방법
KR101488609B1 (ko) * 2013-07-22 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법
JP6582975B2 (ja) * 2015-12-28 2019-10-02 富士通株式会社 半導体実装装置、半導体実装装置のヘッド及び積層チップの製造方法
US10672638B2 (en) * 2017-01-27 2020-06-02 International Business Machines Corporation Picking up irregular semiconductor chips
US10694651B2 (en) * 2017-06-20 2020-06-23 Saul Tech Technology Co., Ltd. Chip-placing method performing an image alignment for chip placement and chip-placing apparatus thereof
KR102077049B1 (ko) * 2017-12-21 2020-02-13 한국기계연구원 마이크로 소자 전사방법 및 마이크로 소자 전사장치
KR102031603B1 (ko) * 2018-03-12 2019-11-08 ㈜큐엠씨 발광다이오드 칩을 전사하는 전사 장치 및 방법
WO2019177337A1 (ko) * 2018-03-12 2019-09-19 (주)큐엠씨 발광다이오드 칩을 전사하는 전사 장치 및 방법
KR102139571B1 (ko) * 2018-03-12 2020-07-29 ㈜큐엠씨 발광다이오드 칩을 전사하는 전사 장치 및 방법
KR20200109493A (ko) * 2019-03-13 2020-09-23 (주)큐엠씨 반도체 칩을 전사하는 전사 장치 및 방법
CN109830453B (zh) * 2019-03-21 2023-10-03 深圳中科四合科技有限公司 一种芯片巨量转移的方法和装置
US11136202B2 (en) * 2020-01-06 2021-10-05 Asm Technology Singapore Pte Ltd Direct transfer apparatus for electronic components
KR102436955B1 (ko) * 2020-03-11 2022-08-26 넥스타테크놀로지 주식회사 실장 헤드 및 이를 포함하는 부품 실장 장치
KR102391169B1 (ko) * 2020-03-11 2022-05-03 넥스타테크놀로지 주식회사 실장 헤드 및 이를 포함하는 부품 실장 장치
KR102271499B1 (ko) * 2020-10-16 2021-07-01 넥스타테크놀로지 주식회사 실장 헤드 및 이를 포함하는 부품 실장 장치
FR3118514B1 (fr) * 2020-12-31 2023-03-03 Axem Tech Procédé de fabrication d’un identifiant RFID

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0232548A (ja) * 1988-07-22 1990-02-02 Hitachi Ltd フィルムパッケージ形半導体装置のペレットボンディング方法
JP2002016107A (ja) * 2000-06-29 2002-01-18 Shibaura Mechatronics Corp 部品実装装置
JP2002026071A (ja) * 2000-07-05 2002-01-25 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002373917A (ja) * 2001-06-15 2002-12-26 Hitachi Ltd 半導体装置およびその製造方法
JP2006196526A (ja) * 2005-01-11 2006-07-27 Omron Corp 半導体チップの実装方法、配線回路基板の構造、及び配線回路基板の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204267A (ja) * 1993-01-08 1994-07-22 Nec Yamagata Ltd 半導体装置の製造方法
JP3955659B2 (ja) * 1997-06-12 2007-08-08 リンテック株式会社 電子部品のダイボンディング方法およびそれに使用されるダイボンディング装置
JP3994498B2 (ja) * 1998-01-30 2007-10-17 日立化成工業株式会社 半導体装置の製造方法
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
CN1149650C (zh) * 2001-04-16 2004-05-12 华瑞股份有限公司 充电电池保护电路用功率场效应晶体管的覆晶安装方法
DE10121578C2 (de) * 2001-05-03 2003-04-10 Infineon Technologies Ag Verfahren und Bestückungssystem zum Bestücken eines Substrats mit elektronischen Bauteilen
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
JP3998993B2 (ja) 2002-02-14 2007-10-31 大日本印刷株式会社 ウェブに実装されたｉｃチップへのアンテナパターン形成方法と印刷回路形成方法、およびｉｃタグ付き包装体
US6965160B2 (en) * 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer
US7246431B2 (en) * 2002-09-06 2007-07-24 Tessera, Inc. Methods of making microelectronic packages including folded substrates
US7575955B2 (en) * 2004-01-06 2009-08-18 Ismat Corporation Method for making electronic packages

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0232548A (ja) * 1988-07-22 1990-02-02 Hitachi Ltd フィルムパッケージ形半導体装置のペレットボンディング方法
JP2002016107A (ja) * 2000-06-29 2002-01-18 Shibaura Mechatronics Corp 部品実装装置
JP2002026071A (ja) * 2000-07-05 2002-01-25 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002373917A (ja) * 2001-06-15 2002-12-26 Hitachi Ltd 半導体装置およびその製造方法
JP2006196526A (ja) * 2005-01-11 2006-07-27 Omron Corp 半導体チップの実装方法、配線回路基板の構造、及び配線回路基板の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222639A (ja) * 2010-04-07 2011-11-04 Disco Abrasive Syst Ltd ボンディング方法
JP2012156473A (ja) * 2011-01-28 2012-08-16 Adwelds:Kk 部品移載装置および部品移載方法
US9245787B2 (en) 2011-06-13 2016-01-26 Samsung Electronics Co., Ltd. Apparatus of manufacturing semiconductor packages and methods of manufacturing semiconductor packages using the same
WO2014020790A1 (ja) * 2012-08-03 2014-02-06 パナソニック株式会社 実装方法
JP2014033100A (ja) * 2012-08-03 2014-02-20 Panasonic Corp 実装方法
JP2016092078A (ja) * 2014-10-30 2016-05-23 株式会社東芝 半導体チップの接合方法及び半導体チップの接合装置
US10847497B2 (en) 2014-10-30 2020-11-24 Kabushiki Kaisha Toshiba Bonding method of semiconductor chip and bonding apparatus of semiconductor chip
US11018112B2 (en) 2014-10-30 2021-05-25 Kabushiki Kaisha Toshiba Bonding method of semiconductor chip and bonding apparatus of semiconductor chip
JP2020021966A (ja) * 2018-06-21 2020-02-06 株式会社東芝 半導体チップの接合方法及び半導体チップの接合装置
JP2021535629A (ja) * 2018-09-03 2021-12-16 アセンブリオン ビー．ブイ． ダイ取り付けシステム、およびダイを基板に取り付ける方法
JP7344627B2 (ja) 2018-09-03 2023-09-14 アセンブリオン ビー．ブイ． ダイ取り付けシステム、およびダイを基板に取り付ける方法

Also Published As

Publication number Publication date
CN101303988B (zh) 2012-02-08
US7214563B2 (en) 2007-05-08
TWI315052B (en) 2009-09-21
KR100824083B1 (ko) 2008-04-21
KR20070115835A (ko) 2007-12-06
EP1746651A2 (en) 2007-01-24
CN100431125C (zh) 2008-11-05
CN101303988A (zh) 2008-11-12
JP4750492B2 (ja) 2011-08-17
TW200705280A (en) 2007-02-01
KR20070011066A (ko) 2007-01-24
US20070020800A1 (en) 2007-01-25
EP1746651A3 (en) 2007-04-18
EP1746651B1 (en) 2016-09-28
CN1901147A (zh) 2007-01-24
KR100811039B1 (ko) 2008-03-07

Similar Documents

Publication Publication Date Title
JP4750492B2 (ja) Ｉｃチップ実装方法
JP4616719B2 (ja) Ｉｃチップ実装方法
JP4992465B2 (ja) Ｒｆｉｄタグおよびｒｆｉｄタグの製造方法
US20220164621A1 (en) Method of assembly of articles and intermediate created thereby
JP2007280343A (ja) Ｒｆｉｄタグの製造方法およびｒｆｉｄタグ
US11937375B2 (en) Wireless communication device manufacturing method and wireless communication device manufacturing apparatus
JP4742526B2 (ja) Ｉｃチップ実装体の製造方法及び製造装置
US7431218B2 (en) RFID tag, module component, and RFID tag fabrication method
JP2004014914A (ja) 基板貼込み装置、基板貼込み方法およびカード製造装置
TWI336223B (en) Electronic device and method of manufacturing same
JP5293394B2 (ja) 非接触ｉｃカードの製造装置
JP2009176874A (ja) インレットの製造方法
JP5886174B2 (ja) 非接触通信媒体の製造方法、非接触通信媒体、及びアンテナと回路装置の接続方法
JP2009072874A (ja) プレス加工装置
JP2009110106A (ja) Ｒｆｉｄタグ、およびｒｆｉｄタグ製造方法
JP2019036671A (ja) 半導体リードフレーム、半導体リードフレームの製造方法、及び半導体リードフレーム製造装置
JP2004005093A (ja) 複式ｉｃカードの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110418

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110519

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees